KR940003611Y1 - Mac신호의 자동이득제어앰프회로 - Google Patents
Mac신호의 자동이득제어앰프회로 Download PDFInfo
- Publication number
- KR940003611Y1 KR940003611Y1 KR92000136U KR920000136U KR940003611Y1 KR 940003611 Y1 KR940003611 Y1 KR 940003611Y1 KR 92000136 U KR92000136 U KR 92000136U KR 920000136 U KR920000136 U KR 920000136U KR 940003611 Y1 KR940003611 Y1 KR 940003611Y1
- Authority
- KR
- South Korea
- Prior art keywords
- agc
- signal
- mac
- output
- mac signal
- Prior art date
Links
- 238000001914 filtration Methods 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안에 따른 MAC신호의 자동이득제어앰프회로의 블럭구성도.
제2도는 제1도의 변환부에 대한 상세회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : MAC신호입력 2 : AGC증폭기
3 : MAC A/D변환기 4 : MAC디코더
5 : D/A변환기 및 매트릭스 6 : 변환부
7 : 마이콤(MICOM:Micro-Computer의 약칭) 8 : 저역통과필터(LPF)
9 : R.G.B색신호출력 100 : MAC신호복호부
200 : AGC량 제어부
본 고안은 멀티플렉스드 아날로그 콤포넌트(Multiplexed Analog Component ; 이하 MAC라 함) 입력레벨이 변동하더라도 그것의 출력레벨을 항상 일정한 전압으로 유지시켜줄 수 있도록 한 MAC신호의 자동이득제어앰프회로에 관한 것으로, 특히 ITT칩세트(chip set)를 이용하여 D2-MAC디코더를 구성할 경우의 자동이득제어(Automatic Gain Control ; 이하 AGC라 함) 앰프회로에 관한 것이다.
종래에 있어서, AGC앰프를 제어하기 위한 D2-MAC디코더의 하나로서는 ITT칩세트(chip set)중 DMA2280이 사용되어 왔다. 이 칩(chip)의 특징은, 49번 핀(pin)이 AGC출력으로서, MAC신호의 레벨이 너무 작으면 하이(High)로 출력되며, MAC신호의 레벨이 너무 크면 로우(Low)로 출력되고, MAC신호의 레벨이 적당하면 High impedance상태로 출력되는 것이다.
상기와 같은 신호특성으로 인하여 AGC폐회로를 구성하면 신호의 흔들림이 발생하는 문제점이 있었다. 예를 들어, MAC신호레벨이 작게 들어온다면 MAC디코더의 AGC출력이 하이(High)로 출력되고 이 출력신호를 AGC앰프의 DC전압으로 인가시에는 다시 MAC신호레벨이 적당한 레벨이 될 것이다. 그러면 MAC디코더 AGC출력이 하이(High)상태에서 하이임피던스(High impedance)상태로 전환되며, 그로인해 AGC앰프 DC전압이 변하게 되고 그러면 MAC신호레벨은 다시 작은 신호가 출력된다. 따라서, 상기와 같은 과정이 반복되므로서 MAC신호레벨의 흔들림이 발생하게 되는 것이다.
본 고안의 목적은 상술한 바와같은 문제점을 해소하여 MAC신호레벨의 흔들림이 발생하지 않는 안정된 자동이득제어(Automatic Gain Control)앰프회로를 제공하는데 있다.
상기와 같은 본 고안의 목적은 MAC신호레벨 안정화를 위한 AGC앰프회로에 있어서, MAC신호를 입력받아 AGC량에 따라 이득조정하여 출력시키는 AGC앰프와, 상기 AGC앰프로 부터 인가되는 MAC신호를 디코딩(decoding)하여 디코딩된 AMC신호의 레벨에 따라 하이, 로우 및 하이임피던스상태중 하나의 상태를 갖는 AGC신호를 출력하는 MAC신호복호부, 및 상기 MAC신호복호부로 부터의 상기 AGC신호를 인가받아 상기 AGC앰프에서 출력되는 MAC신호가 기설정된 레벨이면 현 AGC량을 유지하고, 기설정된 레벨이 아니면 AGC량을 상기 AGC신호에 따라 조정하여 AGC앰프로 궤한 출력하는 AGC량 제어부에 의하여 달성된다.
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다.
제1도는 본 고안에 따른 MAC신호의 AGC앰프회로에 대한 블럭구성도이다. 본 고안에 따른 MAC신호의 AGC앰프회로는 인가되는 MAC신호를 조정된 이득에 따라 증폭하는 AGC앰프(2)와, AGC앰프(2)의 출력을 디지탈신호로 변환하여 디코딩하는 MAC신호복호부(100)와, MAC신호복호부(100)의 제1출력단에 연결되어 그 출력신호를 아날로그신호로 변환하여 색신호 R.G.B를 출력하는 D/A변환기 및 메트릭스부(5)와, MAC신호복호부(100)의 제2출력단에 연결되어 MAC디코더의 AGC출력을 받아 AGC앰프(2)의 이득을 제어하는 AGC량 제어부(200)로 구성되어 있다. AGC량 제어부(200)는 MAC디코더(4)의 AGC출력을 2비트바이너리데이타로 변환하는 변환부(6)와 변환부(6)로부터의 2비트바이너리데이타를 인지하여 PWM펄스를 출력하는 마이콤(7) 및 마이콤(7)으로부터의 PWM출력을 필터링하여 AGC앰프의 DC전압단에 DC전압을 인가하는 저역통과필터(8)로 구성된다.
제2도는 AGC량 제어부(200)의 변환부(6)에 대한 상세도로서, MAC디코더(4)의 AGC출력전압에 따라 온/오프되도록 PNP트랜지스터(Q1) 및 NPN트랜지스터(Q2)의 베이스(B)가 보호저항 R2, R3를 통해 MAC디코더(4)의 제2출력단에 연결되어 있다. PNP트랜지스터(Q1)의 에미터(E)는 트랜지스터 구동전압 V에 연결되고, 에미터(E)는 접지되어 있는 구성을 가진다. 여기서 트랜지스터 구동전압 +V는 DC 5volt로 사용하여 MAC디코더(4)의 AGC출력레벨중 하이(High)에 대응하도록 한다.
상기와 같이 구성된 본 고안에 따른 MAC신호의 자동이득제어앰프회로의 동작을 첨부한 도면을 참조하여 구체적으로 설명한다.
AGC앰프(2)의 동작은 MAC신호입력단의 레벨이 변화하더라도 이득제어신호에 따라 적절한 출력전압(예를 들면 1〔V〕)을 유지시켜주는 역할을 한다. 위의 출력전압을 입력받은 MAC A/D변환기(3)는 이 신호를 디지탈로 변환하여 MAC디코더(4)에 인가하고, MAC디코더(4)의 제2출력단으로 MAC디코더(4) AGC출력이 출력되어 AGC량 제어부(200)내의 변환부(6)에 인가되면 변환부(6)의 변환회로에 의해 2비트바이너리출력(bit binary output)으로 변환된다. 이를 마이콤(7)이 인지하여 펄스폭변조(Pulse Width Modulation ; 이하 PWM라 함)후 저역통과필터(Low Pass Filter ; 이하 LPF라 함)(8)를 통해 필터링(Filtering)하면 DC전압으로 변환되고, 이 DC전압을 AGC앰프(2)의 DC전압단에 인가한다. 이때, AGC앰프(2)의 이득(Gain)은 DC전압단의 DC전압의 크기에 비례하기 때문에 필터링(Filtering)된 PWM신호에 의하여 제어된다.
상술한 본 고안의 동작을 MAC신호레벨 각각의 예를들어 제1도와 제2도를 참조하여 더욱 상세히 설명한다.
MAC신호입력(1)의 레벨이 크다고 하면 MAC디코더(4)에서의 제2출력단의 AGC출력이 로우(Low)가 되어 이것이 변환부(6)의 변환회로(제2도)입력단(Bi)에 인가된다. 이때, 바이어스(Bias)전압으로 사용되는 입력단(Bi)의 전압이 로우(Low)이므로 PNP트랜지스터(Q1)은 온(ON)되고 NPN트랜지스터(Q2)는 오프(off)된다. 그러므로, 출력단 D1과 D2의 상태는 모두 하이(high)가 된다. 그러면 마이콤(7)은 상기 변환부(6)의 출력 D1과 D2의 신호를 받아 PWM출력의 펄스폭(Pulse Width)를 작게한다. 그러므로, PWM출력을 LPF(8)에서 필터링(Filtering)한후 출력되는 DC전압도 감소하게 되고, 따라서 AGC앰프(2)의 이득(gaing)이 작아지게 된다. 이때 마이콤(7)은 D1, D2의 상태를 계속 검사(check))하여 D1, D2의 상태가 모두 하이(high)상태를 유지하는 동안 펄스폭(Pulse Width)을 감소시켜 나간다. 이렇게 하여 AGC앰프(2)의 이득(gain)이 감소되어 적당한 전압(예를들면 1〔V〕)의 출력이 되면 MAC디코더(4)의 AGC출력은 하이임피던스(high impedance)가 된다.
이 상태가 되면 변환회로(제2도)의 NPN트랜지스터(Q1)과 PNP트랜지스터(Q2)가 모두 동시에 온(ON)상태가 된다. 이때 바이어스(Bias)전압은 NPN트랜지스터(Q2)의 VEB인 0.7〔V〕보다는 크고 PNP트랜지스터(Q1)의 V-VEB인 V-0.7[V]보다는 작은 범위(예를들면 1〔V〕)에 들게 된다. 그러면 출력단 D1은 하이(high)상태가 되고 D2는 로우(Low)상태가 된다. 위 D1,D2의 상태를 마이콤(7)이 인식하면 펄스폭(Pulse Width)를 그 상태로 유지시킨다.
그러면 LPF(8)의 DC전압출력은 그대로 유지되며 AGC앰프(2)의 이득(gain)도 유지되고 MAC디코더(4)의 AGC출력신호도 적당한 레벨을 유지한다.
한편, 상기와는 달리 MAC신호입력(1)의 레벨이 작다고 하면 MAC디코더(4)에서의 제2출력단의 AGC출력이 하이(high)가 되어 이것이 변환부(6)의 변환회로(제2도) 입력단(Bi)에 인가된다. 위의 AGC출력이 각 트랜지스터(Q1)(Q2)의 바이어스(Bias) 전압으로 인가되어 트랜지스터(Q1)은 오프(OFF)되고 트랜지스터(Q2)는 온(ON)된다. 그러므로 출력단 D1과 D2의 상태는 모두 로우(Low)가 된다. 그러면 마이콤(7)은 상기 변환부(6)의 출력 D1과 D2의 신호를 인지하여 PWM출력의 펄스폭(Pulse Width)를 크게하여 출력하고 이 출력을 LPF(8)에서 필터링(Filtering)후 출력되는 DC전압이 크게되어 AGC앰프(2)의 이득(gain)이 증가한다. 이때 마이콤은 D1, D2의 상태를 계속 검사(check)하여 D1, D2의 상태가 모두 로우(Low)상태를 유지하는 동안 펄스폭(Pulse Width)를 증가시켜 나간다. 이렇게 하여 AGC앰프(2)의 이득(gain)이 증가되어 적당한 전압(예를들면 1〔V〕)의 출력이 되면 MAC디코더(4)의 AGC출력은 하이임피던스(high impedance)가 된다. 따라서, AGC출력신호는 적당한 레벨을 유지하게 된다.
이상에서 설명한 세가지의 경우에 대한 관계를 요약하면 다음과 같다.
상술한 바와같이, MAC디코더(4)의 AGC출력신호를 2비트의 2진수데이타(Binary data)로 변환후 마이콤(7)이 인식하고, 인식된 데이타에 따라 PWM펄스를 발생하여 LPF(8)를 통해 AGC앰프(2)에 인가하므로써, AGC앰프(2)의 이득(gain)이 일정한 상태를 유지하고, 일정한 증폭도로 출력된다. 그러므로 MAC신호복호부(100)의 출력이 보다 안정적이고, MAC디코더(4)의 AGC출력의 신호레벨의 흔들림을 방지하여 전체시스템의 보다 안정적인 신호의 전달 및 이득을 제어하는 장점이 있다.
Claims (4)
- MAC신호레벨 안정화를 위한 AGC앰프회로에 있어서, MAC신호를 입력받아 AGC량에 따라 이득조정하여 출력시키는 AGC앰프 ; 상기 AGC앰프로 부터 인가되는 MAC신호를 디코딩(decoding)하여 디코딩된 MAC신호의 레벨에 따라 하이,로우 및 하이임피던스상태중 하나의 상태를 갖는 AGC신호를 출력하는 MAC신호복호부 ; 및 상기 MAC신호복호부로 부터의 상기 AGC신호를 인가받아 상기 AGC앰프에서 출력되는 MAC신호가 기설정된 레벨이면 현 AGC량을 유지하고, 기설정된 레벨이 아니면 AGC량을 상기 AGC신호에 따라 조정하여 AGC앰프로 궤한 출력하는 AGC량 제어부를 포함하는 것을 특징으로 하는 MAC신호의 자동이득제어앰프회로.
- 제1항에 있어서, 상기 AGC량 제어부는 상기의 MAC신호복호부로부터 인가되는 AGC신호를 2비트의 바이너리신호로 변환하여 주는 변환부와, 2비트 바이너리화된 데이타에 따라 상기 증폭된 MAC신호의 레벨을 판단하고, 그 판단결과에 따라 펄스폭이 가변되는 PWM펄스를 출력하는 마이콤, 및 상기의 마이콤으로부터 출력되는 PWM펄스의 펄스폭에 대응하는 DC전압을 상기 AGC량으로 출력하는 AGC량산출부로 구성됨을 특징으로하는 MAC신호의 자동이득제어앰프회로.
- 제2항에 있어서, 상기 변환부는 AGC신호를 인가받는 베이스와 구동전압을 인가받는 에미터 및 접지된 콜렉터를 갖는 제1트랜지스터와, AGC신호를 인가받는 베이스와 구동전압을 인가받는 콜렉터를 갖는 제2트랜지스터를 구비하며, 상기 제1트랜지스터의 콜렉터단에 걸리는 전압을 상기 바이너리신호중의 다른 1비트로 출력하고, 상기 제2트랜지스터의 콜렉터단에 걸리는 전압을 상기 바이너리신호중의 다른 1비트로 출력하는 것을 특징으로 하는 MAC신호의 자동이득제어앰프회로.
- 제2항에 있어서, 상기 AGC량산출부는 상기 마이콤으로 부터 인가되는 PWM펄스를 필터링하는 저역통과필터인 것을 특징으로 하는 MAC신호의 자동이득제어앰프회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92000136U KR940003611Y1 (ko) | 1992-01-08 | 1992-01-08 | Mac신호의 자동이득제어앰프회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92000136U KR940003611Y1 (ko) | 1992-01-08 | 1992-01-08 | Mac신호의 자동이득제어앰프회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930018893U KR930018893U (ko) | 1993-08-21 |
KR940003611Y1 true KR940003611Y1 (ko) | 1994-06-02 |
Family
ID=19327633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92000136U KR940003611Y1 (ko) | 1992-01-08 | 1992-01-08 | Mac신호의 자동이득제어앰프회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940003611Y1 (ko) |
-
1992
- 1992-01-08 KR KR92000136U patent/KR940003611Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930018893U (ko) | 1993-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1048635A (en) | Television receiver with picture level control | |
US6021144A (en) | Automatic power control circuit for a laser driver | |
US5789975A (en) | Analog signal amplifier and audio signal amplifier | |
US5040065A (en) | Video image reproducing apparatus provided with a contrast adjustment device, and method of adjusting the contrast in such a reproducing apparatus | |
KR940003611Y1 (ko) | Mac신호의 자동이득제어앰프회로 | |
US7181028B2 (en) | Audio converting device and converting method thereof | |
US5525922A (en) | Automatic gain and level control circuit and method | |
EP0271954A2 (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
EP0512376A2 (en) | Plural time constant signal control | |
KR100189744B1 (ko) | 영상신호 처리회로 | |
US4899221A (en) | Television signal processing apparatus including rise time normalization and noise reduction | |
KR100394498B1 (ko) | 영상신호의윤곽보정회로 | |
KR19980031855A (ko) | 영상 제어회로 | |
JP3266203B2 (ja) | 自動利得制御回路 | |
JPH09130160A (ja) | アナログ信号増幅装置及びオーディオ信号増幅装置 | |
KR100254882B1 (ko) | 에스. 엔. 비가 개선되는 알. 에프. 자동이득제어기 | |
KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
KR930003393Y1 (ko) | 자동이득 조정기 제어회로 | |
JP2570256B2 (ja) | デイジタルクリツプ補正回路 | |
JP2994920B2 (ja) | ガンマ補正回路 | |
KR100246769B1 (ko) | 모니터의 영상 처리 회로 | |
JPS60264130A (ja) | レ−ザダイオ−ド駆動回路 | |
KR910005011Y1 (ko) | 텔레비젼의 티브이/비디오 모우드절환시 노이즈제거회로 | |
JP2940768B2 (ja) | 非線形変換回路 | |
KR100217366B1 (ko) | 입력 밸런스 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |