KR940003392B1

KR940003392B1 - 브이 씨 알의 컬러신호 처리회로

Info

Publication number: KR940003392B1
Application number: KR1019910025780A
Authority: KR
Inventors: 이주석
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-12-31
Filing date: 1991-12-31
Publication date: 1994-04-21
Also published as: KR930014493A

Abstract

내용 없음.

Description

브이 씨 알의 컬러신호 처리회로

제1도는 컬러신호 처리 회로도에 적용되는 일반적인 자동위상 제어회로도.

제2도의 (a) 내지 2도의 (c)는 제1도 각부의 파형도.

제3도는 본 발명이 적용되는 재생시 컬러계의 자동 위상 제어 블록도.

제4도는 본 발명 브이 씨 알의 컬러신호 처리회로도.

제5도 본 발명의 자동 위상 제어를 설명하기 위한 자동위상 제어 블록도.

제6도의 (a) 내지 6도의 (c)는 제1기준전압과 버스트신호가 135°인 경우에 대한 전류에러 전압 산출 파형도.

제7도의 (a) 내지 7도의 (c)는 제2기준전압과 버스트신호가 135°인 경우에 대한 전류에러 전압 산출 파형도.

제8a도 내지 8d도는 기준전압과 버스트신호와의 위상 벡터도.

제9a도 및 9b도는 멀티플라이어의 입력전압 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 크리스탈 브이씨오 11,12 : 멀티플라이어

13,14 : 스위칭부 15 : 아이디 검출부

16 : 기준 에어전압검출부 17 : 에러전압 출력부

18 : 아이디 펄스 출력부 20 : 320f_H브이씨오

30 : 1/8분주기 40 : 서브 컨버터

50 : 메인 컨버터 60 : 자동 위상 제어부

70 : 디스크리부 FF11 : D형 플립플롭

Q1-Q50 : 트랜지스터 R1-R18 : 저항

C1-C5 : 콘덴서

본 발명은 브이 씨 알의 컬러신호 처리 기술에 관한 것으로, 특히 PAL 방송방식에서 버스트신호가 1수평 주기마다 ±135°마다 교대로 출력되는 것에 의하여 발생되는 에이 피 씨(APC) 에러에 의해 위상 에러를 제거하는데 적당하도록한 브이 씨 알의 컬러신호 처리회로에 관한 것이다.

제1도는 컬러신호 처리 회로도에 적용되는 일반적인 자동위상 제어회로도로서 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.

트랜지스터(Q5-Q7)는 크리스탈 발진기로 부터 자동 위상 제어용 기준전압(V_ref)을 입력하고, 그 트랜지스터(Q7), (Q8)는 컬러신호의 입력전압(V_i)을 공급받아 위상 검파를 수행한다. 트랜지스터(Q1, Q2) 및 저항(R1, R3)은 전류 미러, 트랜지스터(Q3), (Q4) 및 저항(R2), (R4)은 전류 미러로서 여기에 자동 위상 제어용 기준전압(V_ref)과 컬러신호 전압(V_i)의 위상차에 해당하는 제2도의 (c)와 같은 에러 전류가 흐르고, 이는 트랜지스터(Q11), (Q12) 및 저항(R5), (R6)으로 구성된 전류 미러에 의해 2배로 증가된후, 저항(R7) 및 콘덴서(C1, C2)로 구성된 필터를 통해 출력되고, 이렇게 출력되는 전압에 의하여 321f_H브이 씨 오가 제어된다.

여기서, 트랜지스터(Q13-Q15)는 자동 위상 제어동작을 전신호에 대하여 수행하는 것이 아니라 BGP기간만 동작한다. 제2도의 (a)와 같은 컬러신호의 기준이 되는 버스트신호를 추출하기 위한 회로이다.

트랜지스터(Q15)의 베이스에 공급되는 제2도의 (b)와 같은 비 지피 신호(BGP)가 저전위일때, 그 트랜지스터(Q15)가 오픈되므로 트랜지스터(Q13, Q14)가 오프되어 이때, 상기 기준전압(V_ref1)과 컬러신호가 위상 검파되고, 상기 비 지 피 신호(BGP)가 고전위일때, 트랜지스터(Q9, Q10)의 베이스 전위 보다 그 트랜지스터(Q15)의 베이스 전위가 높아 그 트랜지스터(Q9, Q10)가 오프되는 반면, 트랜지스터(Q15)가 온되므로 전류(I₁)가 저항 및 트랜지스터(R1, R14)(R2, Q13)를 통해 흐르게 되므로 이때, 위상 비교 동작이 수행되지 않고, 이에따라 상기 저항 및 콘덴서(R7, C1, C2)로 구성된 필터에 에러전압이 충방전되지 않으므로 에러전압이 그대로 보존된다. 즉, 출력단자(V_out)로 부터 에러신호가 출력되어 크리스탈 브이 씨 오의 기준전압(V_ref)과 비교되고 그 결과치에 의해 321f_H브이 씨 오가 제어된다.

그러나 이와같은 종래의 회로에 있어서는 PAL 방송방식에서 버스트 신호가 +135°일때 발생되는 “+”에러, -135°일때 발생되는 “-”에러의 평균값으로 위상을 제어하게 되는데, 그 “+”, “-”에러에 의하여 브이 씨 오가 영향을 받아 주파수가 변화되므로 이로인하여 위상 에러가 유발되는데 결함이 있었다.

본 발명은 이와같은 종래의 결함을 해결하기 위하여 록킹시 에러전압이 발생되지 않게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.

제3도는 본 발명이 적용되는 재생시 컬러계의 자동 위상 제어 블록도로서 이에 도시한 바와 같이, 재생기 3.579545MHZ에서 발진하는 크리스탈 브이씨오(10)와, 320f_H를 발진하는 320f_H브이씨오(20)와, 상기 320f_H브이씨오(20)의 출력신호를 공급받아 이를 1/8 분주하는 1/8 분주기(30)와, 상기 크리스탈 브이씨오(10)에 출력되는 3.58MHZ의 발진신호에 상기 1/8 분주기(30)에 출력되는 629KHZ의 신호(140f_H=629KHZ)를 곱하여 4.21MHZ의 신호를 출력하는 서브 컨버터(40)와, 6.29KHZ의 저역변환 기록신호와 상기 서브 컨버터(40)로 부터 공급되는 4.21MHZ의 신호에 대한 차(3.58MHZ)를 구하여 이를 컬러신호(f_sc)로 출력되는 메인 컨버터(50)와, 컬러버스트신호와 기준전압을 비교하여 318-322f_h내에 속할때 상기 320f_H브이씨오(20)를 제어하는 자동 위상 제어부(60)와, 상기 1/8 분주기(30)에 출력되는 분주신호를 8H 기간 동안 카운트한 신호가 318f_H~322f_H가 되도록 상기 320f_H브이씨오(20)를 제어하는 디스크리부(70)로 구성하였다.

제4도는 제3도에서 자동위상 제어부(60)를 상세 표현한 본 발명 브이 씨 알의 컬러신호 처리회로도로서 이에 도시한 바와 같이, 트랜지스터(Q13-Q15, Q18-Q20, Q25, Q26, Q40) 및 저항(R3)으로 구성되어 입력신호(V_i)와 자동 위상제어용 기준전압(V_ref1)의 위상차를 검파하는 멀티플라이어(11)와, 트랜지스터(Q16, Q21-Q24, Q27, Q28) 및 저항(R4)으로 구성되어 입력신호(V_i)와 자동 위상제어용 기준전압(V_ref2)의 위상치를 검파하는 멀티플라이어(12)와, 스위칭 제어전압을 발생하는 D형 플립플롭(FF11)과, 트랜지스터 및 저항(Q1-Q4, Q9, Q10, R1), (Q5-Q8, Q11, Q12, R2)으로 구성되어 상기 플립플롭(FF11)의 제어에 따라 크리스탈 브이씨오(10)에 출력되는 자동 위상제어용 기준전압(V_ref1), (V_ref2)을 상기 멀티플라이어(11), (12)에 선택적으로 공급하는 스위칭부(13), (14)와, 트랜지스터(Q29, Q30, Q32-Q39, Q41) 및 저항(R5, R6)으로 구성되어 상기 크리스탈 브이씨오(10)의 출력 기준전압(V_ref3) 및 입력신호(V_in)를 공급받아 아이 디(ID)를 검출하는 ID검출부(5)와, 트랜지스터(Q31, Q42, Q47, Q48), 저항(R7, R8, R15) 및 콘덴서(C2)로 구성되어 상기 멀티플라이어(11), (12)의 출력전류에 따른 자동 위상 제어용 기준 에러전압을 검출하는 기준 에러전압 검출부(16)와, 트랜지스터(Q40, Q43, Q49, Q50), 저항(R9, R10, R16-R118) 및 콘덴서(C1, C4, C15)로 구성되어 상기 ID 검출부(15)의 출력전류에 따른 ID 에러전압을 출력하는 아이디 에러전압 출력부(17)와, 트랜지스터(Q45, Q46) 및 저항(R11, R12)으로 구성되어 상기 ID에러전압 출력부(17)의 출력전압에 따라 상기 D형 플립플롭(FF11)의 토글을 제어하는 아이 디 펄스 출력부(18)로 구성한 것으로 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제5도 내지 제9도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 제3도를 참조하여 본 발명의 개략적인 동작 과정을 설명하면, 재생시 테이프에 저역 변환 색신호를 이용하여 3.58MHZ의 컬러신호를 생성하게 되는데, 메인 컨버터(50)는 서브 컨버터(40)로 부터 4.21MHZ를 공급받아 이 신호와 629KHZ의 저역변환 기록신호의 차에 해당하는 3.58MHZ의 색부반송파(f_sc)를 출력하게 된다.

그리고, 상기 서브 컨버터(40)는 크리스탈 브이씨오(40)로 부터 3.58MHZ의 발진신호를 공급받아 이를 1/8분주기(30)로 부터 입력되는 629KHZ(629KHZ=40f_H)의 신호와 합하여 4.21MHZ의 신호를 구한후, 이를 상기 메인 컨버터(50)에 공급한다.

또한, 상기 1/8분주기(30)는 320f_H브이씨오(10)의 출력신호를 1/8분주하여 40f_H를 출력하며, 재생시 크리스탈 브이씨오(10)는 3.579545MHZ에서 발진하므로 결과적으로 그 320f_H브이씨오(20)가 정확하게 320f_H에서 발진해야 한다.

상기 320f_H브이씨오(20)를 제어하는 것이 디스크리부(70)와 자동 위상 제어부(APC)(60)로서 그 디스크리부(70)는 1/8분주한 신호와 f_H와의 관계에서 브이 씨 오를 1/8분주한 신호를 8주기동안 카운트한 신호가 318f_H~322f_H가 되도록 넓은 범위에서 제어한다.

그리하여 318f_H~322f_H범위내에 들면 디스크리 제어를 하지 않고, APC제어를 한다. 자동 위상 제어부(60)는 재생 컬러신호중에서 버스트 신호만을 추출하여 이를 크리스탈 브이씨오(10)의 출력신호와 비교하게 되고, 그 결과에 따라 320f_H브이씨오(20)를 제어하게 된다. 즉, 상기 자동위상 제어부(60)는 멀티플라이어로써 NTSC 버스트 신호와 자신의 기준치의 위상차가 90°가 되도록 제어한다.

한편, 제4도에서 자동 위상 제어(APC)의 과정을 제2도를 참조하여 설명하면 다음과 같다.(APC1만 설명 APC2도 동일 조건에서 최종 출력이 더해진 상태임)

첫째, 트랜지스터(Q5), (Q9)의 베이스에 각기 입력되는 기준전압(V_ref1), 입력전압(V_i)이 모두 고전위인 경우, 그 고전위의 입력전압(V_i)에 의하여 트랜지스터(Q9)가 온되는 반면, 트랜지스터(Q10)가 오프되므로 이에 의하여 트랜지스터(Q7), (Q8)가 구동되지 않고, 이때, 트랜지스터(Q5), (Q6)가 각각 온, 오프되므로 저항(R1) 및 트랜지스터(Q5), (Q5), (Q9)를 통하여 전류(I₁)가 흐르게 된다.

이에따라 전류미터 트랜지스터(Q1), (Q2)에 의하여 저항(R1)과 저항(R3)의 저항값 비율에 따라 트랜지스터(Q2)에 전류가 흐르는 반면, 저항(R2) 및 트랜지스터(Q3)측에는 전류가 흐르지 않으므로 저항(R4) 및 트랜지스터(Q4)측에도 전류가 흐르지 않아 결과적으로 저항(R2) 및 트랜지스터(Q2, Q11), 저항(R5)을 통해 전류가 흐르고, 트랜지스터(Q1), (Q12)는 전류 미러이므로 출력단자(V_out)로 부터 트랜지스터(Q12) 및 저항(R6)을 통해 전류가 유입된다.

둘째, 상기 트랜지스터(Q5), (Q9)의 베이스에 각기 입력되는 기준전압(V_ref1), 입력전압(V_i)이 고전위, 저전위인 경우, 그 저전위의 입력전압(V_i)에 의하여 상기 트랜지스터(Q9)가 오프되므로 트랜지스터(Q5), (Q6)가 오프되고, 이에 의하여 트랜지스터(Q10)가 온되거나 상기 트랜지스터(Q7)가 오프되고, 트랜지스터(Q8)가 온되므로 저항(R2) 및 트랜지스터(Q3), (Q8), (Q10)를 통해 전류(I₁)가 흐르게 된다.

이에따라 저항(R1) 및 트랜지스터(Q1)측으로 전류가 흐르지 않아 저항(R3) 및 트랜지스터(Q2)측으로도 전류가 흐르지 않게 되며, 트랜지스터(Q11), (Q12)는 전류미러 이므로 전류가 흐르지 않게 된다. 즉, 저항(R4), 트랜지스터(Q4)를 통해 출력단자(V_out)로 전류가 흐르게 된다.

셋째, 상기 트랜지스터(Q5), (Q9)의 베이스에 각기 입력되는 기준전압(V_ref1), 입력전압(V_i)이 저전위, 고전위인 경우, 그 고전위의 입력전압(V_i)에 의하여 트랜지스터(Q9)가 온되는 반면, 트랜지스터(Q10)가 오프되므로 이에 의하여 트랜지스터(Q7), (Q8)가 오프되고, 트랜지스터(Q6)가 온된다.

이에따라 저항(R2) 및 트랜지스터(Q3), (Q6), (Q9)를 통해 전류(I₁)가 흐르고, 상기 두번째와 같은 이유로 인하여 저항(R4) 및 트랜지스터(Q4)를 통해 출력단자(V_out)로 전류가 흐르게 된다.

넷째, 상기 트랜지스터(Q5), (Q9)의 베이스에 각기 입력되는 기준전압(V_ref1), 입력전압(V_i)이 모두 저전위인 경우, 트랜지스터(Q9)가 오프되어 트랜지스터(Q10)가 온되고, 이로인하여 트랜지스터(Q5), (Q6)가 오프되므로 저항(R1) 및 트랜지스터(Q1), (Q7), (Q10)를 통하여 전류(I₁)가 흐르게 된다.

이에따라 저항(R1), (R3)의 저항값 비율에 따라 저항(R3) 및 트랜지스터(Q2)를 통해 흐르게 되고, 같은 전류가 트랜지스터(Q11) 및 저항(R5)에 흐르며, 트랜지스터(Q11), (Q12)는 전류미러이므로 저항(R5), (R6)비에 따른 전류가 출력단자(V_out)로 부터 흘러들어간다.

제4도에서 저항(R4) 및 트랜지스터(Q16)를 통해서는 전류가 흐르지 않게 되므로 저항(R4) 및 트랜지스터(Q42)를 통하여 출력단자(V_out)로 전류가 흐르게 된다.

트랜지스터(Q40, Q41)의 베이스에는 BGP(Burst Gate Pulse)가 입력되는데, 그 BGP가 고전위일때 트랜지스터(Q40)가 온되므로 저항(R3) 및 트랜지스터(Q13)를 통해 전류가 흐르고, 여기서 트랜지스터(Q13, Q14)는 전류미러이므로 저항(R4)을 통해 온 전류가 흐름에 따라 트랜지스터(Q17, Q18, Q19, Q20, Q25, Q26), (Q21, Q22, Q23, Q24, Q27, Q28)로 각기 구성된 자동 멀티플라이어(11), (12)가 동작되지 않는다.(APC 검출)

이때, 상기 고전위의 BGP가 트랜지스터(Q41)의 베이스에 공급되므로 그 트랜지스터(Q41)가 온되어 저항(R6) 및 트랜지스터(Q30)를 통해 전류가 흐르므로 아이디 검출부(15)의 트랜지스터(Q34, Q35, Q36, Q37, Q38, Q39)도 동작하지 않는다.

그러나 상기 BGP가 저전위로 입력되면, 그 고전위의 BGP에 의하여 상기 트랜지스터(Q40), (Q41)가 오프되어 전류미러 트랜지스터(Q13, Q14), (Q29, Q30)에 전류가 흐르지 않으므로 멀티플라이어(11), (12)와 아이디검출부(15)가 동작되어 크리스탈 브이씨오(10)로 부터 입력되는 기준전압(V_ref1), (V_ref2)를 입력전압(V_in)과 승산(Multiply)하게 된다.

상기 크리스탈 브이씨오(10)에서는 컬러버스트 위상에 대하여 트랜지스터(Q1)의 베이스에는 자동위상 제어용 기준전압(APC Reference1), 트랜지스터(Q5)의 베이스에는 자동위상 제어용 기준전압(APC Reference2), 트랜지스터(Q34)의 베이스에는 자동위상 제어용 기준전압(APC Reference3)을 공급한다.(제8a도 참조)

제6도의 (b)와 같은 자동 위상 제어용 기준전압(V_ref1)이 트랜지스터(Q17)의 베이스에 공급되고, 제6도의 (a)와 같은 버스트신호가 135°(위상차 45°)인 경우, 멀티플라이어(11) 그 기준전압(V_ref1)과 버스트 신호가 승산되어 그 결과치가 콘덴서 및 저항(C2, C3, R15)으로 구성된 저역필터에 의하여 출력단자(V_out)에 “+”방향의 에러전압으로 출력된다.

또한, 스위칭 트랜지스터(Q5, Q6)를 통하여 자동 위상 제어용 기준전압(V_ref2)이 트랜지스터(Q21), (Q24)의 베이스에 공급되는데, 버스트신호와 상기 기준전압(Vr_ef2)과는 135°의 위상차가 발생 되므로 상기 저역 필터에 의하여 출력단자(V_out)에 “-”방향의 에러전압이 출력되며, 이와같이 정확하게 위상차가 45°, 135°로 될 경우 “+”방향 에러의 크기와 “-”방향 에러의 크기가 같게되므로 총 에러는 “0”이 된다.

APC 검출, IC 검출을 각기 수행하는 멀티플라이어(Q17-Q20, Q25, Q26), (Q21-Q24, Q27, Q28), (Q34-Q39)는 입력신호 위상차에 따라 제9a도와 같은 특성을 갖게 되어 45°에 “+”에러를 출력하고, 135°에는 “-”에러를 출력하며, 90°에는 “0”에러를 출력하게 된다.

이를 제8도에 참조하여 설명하면, 먼저, 135°인 경우, 트랜지스터(Q9)의 베이스에는 D형 플립플롭(FF11)으로 부터 고전위가 입력되어 트랜지스터(Q10) 및 트랜지스터(Q3, Q4)가 오프되고, 이때, 크리스탈 브이 씨 오(10)로 부터 트랜지스터(Q1)의 베이스에 공급되는 자동 위상 제어용 기준전압(V_ref1)이 트랜지스터(Q17)의 베이스에 입력되어 버스트신호와의 멀티플라이어 동작에 의해 두 입력신호의 차가 45°이므로 출력단자(V_out)를 통해 에이 피 씨 에러가“+”방향으로 출력된다.

또, 상기 D형 플립플롭(FF11)에 출력되는 전압에 의하여 트랜지스터(Q11)가 온되므로 자동 위상 제어용 기준전압(Vr_ef2)이 트랜지스터(Q21)의 베이스에 입력되고, 이 신호와 버스트신호와의 멀티플라이어 동작(위상차 135°)에 의하여“-”방향 에러가 출력되는데, 45°, 135°의 조건이 맞았을 경우에는,“+”,“-”방향 크기가 같으므로 즉, 저항(R7), (R8) 각각의 루프에 동일 전류가 흐르게 되어 이때, 에러가 출력되지 않는다.(APC 로크시)

만약, 제8b도와 같은 경우, 즉, 제9a도와 같은 경우, 자동 위상 제어용 기준전압(V_ref1)과의 승산에 의한“+”에러가(위상차가 45°보다 커지므로) 작아지는 반면, 자동 위상 제어용 기준전압(V_ref2)에 의한“-”에러는(위상차가 135°보다 커지므로) 증가되어 2에러의 합은“-”에러가 된다.

제8c도와 같은 경우, 즉, 제9b도와 같은 경우, 기준전압(V_ref1)과의 에러는 45°일때 보다 커지고, 기준전압(V_ref2)과의 에러는 135°일때 보다 작아지므로 전체적으로“+”방향의 에러가 나타나게 되며, 이 에러에 의하여 321f_H브이씨오(20)가 제어되어 에러가 0이 되도록 귀환되고, -135° 버스트일때도 같은 방향으로 설명이 된다. ID검출은 정상적인 로크시 버스트와 ID 디텍터축이 135°이므로“-”에러가 나타난다.

그러나 제8d도와 같이, +135° 버스트인 경우 버스트와 기준전압(ref1)과는 135°(0에러), 버스트와 기준전압(ref2)와는 45°(0에러)로써 APC에 의해서는 록킹이 되지만 이는 기준전압(V_ref1), (V_ref1)이 바뀐 상태로서 원하는 록킹이 되지만 이는 기준전압(V_ref1), (V_ref1)이 바뀐 상태로써 원하는 록킹이 아니다. 즉, 색깔 반전이 일어난다.

이를 검출하기 위한 것으로, ID축은 기준전압(V_ref1) 90° 지연시키게 되는데, 이를 실현하기 위하여 저역필터를 사용할 수 있으나 여기서는 상기 크리스탈 브이 씨 오(10)에서 기준전압(V_ref3)으로 기준전압(V_ref1)과 90° 차이가 나게 하였으며, 이와같은 경우, 멀티플라이어(15)를 통해 에러를 구하면 제8d도에서와 같이 45°가 되고, 이 에러전압이 트랜지스터(Q45)의 베이스에 공급됨에 따라 바이어스 전압에 의하여“+”에러로 검출되어 D형 플립플롭(FF11)에 클럭으로 인가된다.

그리고, 상기 플립플롭(FF11)의 출력단자(Q) 전압이 입력단자(D)에 공급되므로 그 플립플롭(FF11)이 토글동작을 하여 출력단자(Q), (Q)의 전압이 반전되고, 이에따라 트랜지스터(Q10)와 트랜지스터(Q12)가 온되어 자동 위상 제어용 기준전압이 제8d도에서 제8a와 같이 변환된다. 즉, 트랜지스터(Q9), (Q11)의 베이스에 고전위가 공급되고, 트랜지스터(Q10), (Q12)의 베이스에 저전위가 공급되어 멀티플라이어(11)에 기준전압(V_ref1)이 공급되고, 멀티플라이어(12)에 기준전압(V_ref2)이 공급되다가 상기 플립플롭(FF11)의 토글작용에 의하여 트랜지스터(Q9), (Q11)의 베이스에 저전위가 공급되고, 트랜지스터(Q10), (Q12)의 베이스에 고전위가 공급되어 멀티플라이어(11), (12)에 공급되는 기준전압이 바뀌게 된다.

이상에서 상세히 설명한 바와 같이 본 발명은 로킹시 에러전압이 발생되지 않게 함으로써 에러전압에 의한 브이 씨 오의 영향을 없애고, 위상에러를 정확하게 제어할 수 있는 효과가 있다.

Claims

입력신호(V_i)와 자동 위상제어용 기준전압(V_ref1)의 위상차를 검파하는 멀티플라이어(11)와, 입력신호(V_i)와 자동 위상제어용 기준전압(V_ref2)의 위상차를 검파하는 멀티플라이어(12)와, 스위칭 제어전압을 발생하는 D형 플립플롭(FF11)과, 상기 플립플롭(FF11)의 제어에 따라 크리스탈 브이씨오(10)에 출력되는 자동 위상 제어용 기준전압(V_ref1), (V_ref2)을 상기 멀티플라이어(11), (12)에 선택적으로 공급하는 스위칭부(13), (14)와, 상기 크리스탈 브이씨오(10)의 출력 기준전압(V_ref3) 및 입력신호(V_in)를 공급받아 아이 디(ID)를 검출하는 ID검출부(15)와, 상기 멀티플라이어(11), (12)의 출력전류에 따른 자동 위상 제어용 기준 에러전압을 검출하는 기준 에러전압 검출부(16)와, 상기 ID 검출부(15)의 출력전류에 따른 ID 에러전압을 출력하는 아이 디 에러전압 출력부(17)와, 상기 ID에러전압 출력부(17)의 출력전압에 따라 상기 D형 플립플롭(FF11)의 토글을 제어하는 아이 디 펄스 출력부(18)로 구성한 것을 특징으로 하는 브이 씨 알의 컬러신호 처리회로.