KR940003354A - TV type discrimination circuit - Google Patents

TV type discrimination circuit Download PDF

Info

Publication number
KR940003354A
KR940003354A KR1019920013863A KR920013863A KR940003354A KR 940003354 A KR940003354 A KR 940003354A KR 1019920013863 A KR1019920013863 A KR 1019920013863A KR 920013863 A KR920013863 A KR 920013863A KR 940003354 A KR940003354 A KR 940003354A
Authority
KR
South Korea
Prior art keywords
output
horizontal
signal
frame pulse
signal generator
Prior art date
Application number
KR1019920013863A
Other languages
Korean (ko)
Other versions
KR950010060B1 (en
Inventor
이태희
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019920013863A priority Critical patent/KR950010060B1/en
Publication of KR940003354A publication Critical patent/KR940003354A/en
Application granted granted Critical
Publication of KR950010060B1 publication Critical patent/KR950010060B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 뮤즈 방식과 NTSC 방식의 텔레비젼 신호를 동일한 채널로 서로 다른 시간대에 수신하는 경우에 수신되는 신호의 형태를 판별하여 텔레비젼 수신상태를 절환하기 위한 텔레비젼 방식 판별회로에 관한 것으로 특히 뮤즈방식의 신호에 포함되는 프레임 펄스의 검출유무로 그 판별을 행하는 것이다. 상기 텔레비젼 방식 판별회로는 텔레비젼 신호를 수신하여 뮤즈방식의 프레임 펄스를 검출하기 위한 프레임 펄스 검출부와, 시스템 클럭에 동기하여 수평 및 수직방향으로 카운트하여 수평 및 수직방향의 특정싯점에서 일정기간 인에이블되는 제어 프레임 펄스를 출력하는 수평/수직 동기신호 발생부와, 상기 프레임 펄스 검출부와 상기 수평/수직 동기신호 발생부의 출력신호들을 입력하여 입력되는 2개의 신호의 동기여부에 따라 상태가 달라지는 판별신호발생부를 포함하여 구성되며 상기 판별신호발생부의 출력으로 텔레비젼 수신상태를 절환하도록 하는 것을 특징으로 하며 그 구성이 복잡하게 되는 별도의 하드웨어를 부가하지 않고 종래의 뮤즈방식의 신호처리를 하는 회로를 이용하여 이를 구현하는 용이하여 가격상승을 억제할 수 있는 효과가 있다.The present invention relates to a television type discrimination circuit for switching a television reception state by discriminating a type of a received signal when receiving a mute type and an NTSC type television signal in different time zones. The determination is made by detecting the presence or absence of the frame pulse included in the. The television type discrimination circuit includes a frame pulse detection unit for receiving a television signal and detecting a frame pulse of a mute type, and counting in horizontal and vertical directions in synchronization with a system clock to enable a predetermined period at a specific point in the horizontal and vertical directions. A horizontal / vertical sync signal generator for outputting control frame pulses, and a discrimination signal generator for varying states depending on whether two signals inputted by inputting output signals of the frame pulse detector and the horizontal / vertical sync signal generator are inputted And a TV reception state to be switched to the output of the discrimination signal generator, and implemented by using a conventional muse signal processing circuit without adding extra hardware, which is complicated in configuration. The effect that can suppress price increase by being easy to do There is.

Description

텔레비젼방식 판별회로TV type discrimination circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 의한 텔레비젼 방식 판별회로의 블럭도이고,3 is a block diagram of a television system discrimination circuit according to the present invention;

제4도는 상기 제3도의 프레임 펄스 검출부의 상세 블럭도이고,4 is a detailed block diagram of the frame pulse detector of FIG. 3;

제5도는 상기 제3도의 수평/수직동기신호 발생부의 상세 블럭도이다.5 is a detailed block diagram of the horizontal / vertical synchronous signal generator of FIG.

Claims (8)

텔레비젼 신호를 수신하여 뮤즈방식의 프레임 펄스를 검출하기 위한 프레임 펄스 검출부와; 시스템 클럭에 동기하여 수평 및 수직방향으로 카운트하여 수평 및 수직방향의 특정싯점에서 일정기간 인에이블되는 제어 플레임 펄스를 출력하는 수평/수직동기신호 발생부; 및 상기 프레임 펄스 검출부와 상기 수평/수직동기신호 발생부의 출력신호들을 입력하여 입력되는 2개의 신호의 동기여부에 따라 상태가 달라지는 판별신호발생부를 구비하여 상기 판별신호 발생부의 출력으로 텔레비젼 수신상태를 절환하도록 하는 것을 특징으로 하는 텔레비젼방식 판별회로.A frame pulse detector for receiving a television signal and detecting a frame pulse of a mute method; A horizontal / vertical synchronous signal generator for counting in the horizontal and vertical directions in synchronization with the system clock and outputting a control flame pulse that is enabled for a predetermined time at a specific point in the horizontal and vertical directions; And a discrimination signal generator for changing the state of the two signals inputted by inputting the output signals of the frame pulse detector and the horizontal / vertical synchronous signal generator. Television type discrimination circuit, characterized in that. 상기 제1항에 있어서, 상기 판별신호 발생부는 상기 프레임 펄스가 액티브되는 기간이 상기 제어프레임 펄스가 액티브되는 기간중에 액티브가 되면 출력이 인에이블로 전환되고 인에블로 전환된 후 일정기간동안 상기와 같은 동작이 일어나지 않으면 출력을 디스에이블로 전환하는 동기결정부와; 상기 동기 결정부의 신호가 디스에이블되는 것에 응답하여 리셋트되며 상기 수평/수직동기신호발생부의 출력신호를 상기 구비하는 것을 특징으로 하는 텔레비젼방식 판별회로.The method of claim 1, wherein the determination signal generator is further configured to enable the output when the period during which the frame pulse is activated becomes active during the period during which the control frame pulse is active, A synchronization determining unit for switching the output to disable if the same operation does not occur; And the output signal of the horizontal / vertical synchronization signal generator is reset in response to the signal of the synchronization determining unit being disabled. 상기 제2항에 있어서, 상기 프레임 펄스 검출부의 출력을 그 자신의 클럭단자로 입력하고 상기 수평/수직동기신호 발생부의 출력인 제어 프레임 펄스를 그 자신의 입력 단자로 입력하고 상기 동기 결정부의 출력을 그자신의 부성-리셋트단자로 입력하여 수신되는 신호가 뮤즈방식의 신호인 경우에는 액티브되고 그렇지 않은 경우에는 논액티브되는 신호를 출력하는 D-플립플롭인 것을 특징으로 하는 텔레비젼방식 판별회로.3. The control circuit according to claim 2, wherein the output of the frame pulse detection unit is input to its own clock terminal, and the control frame pulse which is the output of the horizontal / vertical synchronous signal generator is input to its own input terminal and the output of the synchronization determination unit is input. And a D-flip-flop for outputting a signal that is inputted to its negative-reset terminal and is active if it is a muse-type signal and otherwise non-active. 상기 제1항에 있어서, 상기 프레임 펄스 검출부는 뮤즈방식의 있어서 프레임 펄스의 상관성을 이용하여 1클럭동안 액티브되는 펄스를 발생하는 상관성 판별부와; 프레임 펄스와 같은 상관성이 뮤즈방식 이외에서 존제하므로해서 발생할 수 있는 오동작을 방지하기 위하여 상기 상관성 판별부의 출력을 입력하여 상기 상관성 판별부의 출력신호가 특정싯점에서 액티브된 경우에만 액티브된 신호를 출력하는 프레임 펄스 마스크부를 구비하는 것을 특징으로 하는 텔레비젼방식 판별회로.2. The apparatus of claim 1, wherein the frame pulse detection unit comprises: a correlation determination unit for generating a pulse that is activated for one clock by using the correlation of the frame pulses in a mute method; In order to prevent malfunctions caused by the existence of correlations such as frame pulses other than the muse method, a frame is inputted by outputting the correlation determining unit and outputting an active signal only when the output signal of the correlation determining unit is activated at a specific point. A television system discrimination circuit comprising a pulse mask section. 상기 제4항에 있어서. 상기 프레임 펄스 마스크부에서 상관성 판별부의 출력신호가 특정싯점에서 액티브된 경우를 판별함에 있어 상기 특정 싯점은 텔레비젼 신호중 제2라인의 제475샘플점인 것을 특징으로 하는 텔레비젼 방식 판별회로.The method of claim 4, wherein And the specific point is the 475th sample point of the second line of the television signals in the case where the output signal of the correlation determining unit is activated at the specific point in the frame pulse mask unit. 상기 제1항에 있어서, 상기 수평/수직동기신호 발생부는 수평/수직어드레스를 카운트하는 카운터블럭과; 상기 카운트블럭의 출력을 입력하여 특정한 기준값과 비교하여 기준값과 입력된 값들이 동일한 값이 되는 기간동안 액티브되는 신호를 출력하는 비교블럭과; 상기 비교블럭의 출력이 액티브인 싯점으로부터 일정기간동안 인에이블되는 펄스를 출력하는 내부 펄스 발생부를 포함하여 구성되는 것을 특징으로 하는 텔레비젼방식 판별회로.2. The apparatus of claim 1, wherein the horizontal / vertical synchronous signal generator comprises: a counter block for counting horizontal / vertical addresses; A comparison block configured to input an output of the count block to compare a specific reference value and output a signal that is activated during a period in which the reference value and the input values become the same value; And an internal pulse generator for outputting a pulse which is enabled for a predetermined period from an active point of time when the output of the comparison block is active. 상기 제6항에 있어서, 상기 카운터블럭은 시스템클럭을 입력하여 라인에 있는 샘플점의 수만큼 상승계수하는 수평어드레스 카운터와; 상기 수평 어드레스 카운터의 출력을 입력하여 한 필드의 라인의 수만큼 상승계수하는 수직 어드레스 카운터를 구비하는 것을 특징으로 하는 텔레비젼방식 판별회로.7. The apparatus of claim 6, wherein the counter block comprises: a horizontal address counter for inputting a system clock and increasing the coefficient by the number of sample points in the line; And a vertical address counter which inputs the output of the horizontal address counter and ascends the number of lines in one field. 상기 제6항 및 제7항에 있어서, 상기 비교블럭은 상기 수평어드레스 카운터의 출력과 라인상의 샘플점의 특정위치를 나타내는 기준값을 비교하여 비교되는 2개의 값이 동일한 경우에 액티브되는 신호를 출력하는 제1비교기와; 상기 수직 어드레스 카운터의 출력과 필드내에서 라인의 특정위치를 나타내는 기준값을 비교하여 비교되는 2개의 값이 동일한 경우에 액티브되는 신호를 출력하는 제2비교기와; 상기 제1비교기와 제2비교기의 출력들을 입력하여 입력되는 2개의 신호가 동시에 액티브되는 경우에 액티브되는 신호를 출력하는 논리게이트를 구비하는 것을 특징으로 하는 텔레비젼방식 판별회로.The method of claim 6, wherein the comparison block compares the output of the horizontal address counter with a reference value indicating a specific position of a sample point on a line, and outputs an active signal when two values being compared are equal. A first comparator; A second comparator for comparing the output of the vertical address counter with a reference value indicating a specific position of a line in a field and outputting a signal that is activated when two values being compared are equal; And a logic gate for inputting the outputs of the first comparator and the second comparator and outputting a signal that is activated when two input signals are simultaneously activated. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920013863A 1992-07-31 1992-07-31 Muse process distinct circuit KR950010060B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920013863A KR950010060B1 (en) 1992-07-31 1992-07-31 Muse process distinct circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013863A KR950010060B1 (en) 1992-07-31 1992-07-31 Muse process distinct circuit

Publications (2)

Publication Number Publication Date
KR940003354A true KR940003354A (en) 1994-02-21
KR950010060B1 KR950010060B1 (en) 1995-09-06

Family

ID=19337390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013863A KR950010060B1 (en) 1992-07-31 1992-07-31 Muse process distinct circuit

Country Status (1)

Country Link
KR (1) KR950010060B1 (en)

Also Published As

Publication number Publication date
KR950010060B1 (en) 1995-09-06

Similar Documents

Publication Publication Date Title
KR960008061B1 (en) Noise reduction apparatus for video signal
KR960003311A (en) Broadcast status self-diagnosis circuit
KR940003354A (en) TV type discrimination circuit
KR970056910A (en) Horizontal Synchronization Signal Generation Circuit and Method
KR860002196A (en) Burst Gate Generator
US5301033A (en) Circuit for preventing false detection of video sync pulses in a video signal which also contains copy guard signals
KR950703253A (en) TV LINE AND FIELD DETECTION APPARATUS WITH GOOD NOISE IMMUNITY
US5349387A (en) Apparatus for detecting polarity of an input signal
KR910019398A (en) Synchronization Component Evaluation Device Of TV Signal
KR0174929B1 (en) Apparatus for processing the video signal in plasma display panel
JP2932967B2 (en) Video signal system automatic discrimination method and apparatus
KR0145891B1 (en) The integrated circuit for color signal process with system director
KR0153976B1 (en) Method for detecting horizontal synchronizing signal
KR950033915A (en) Field Type Detectors for Video Signals
KR940005180A (en) Broadcasting Method Discrimination Device and Method
KR200151799Y1 (en) Circuit for distinguishing image signal
KR940027488A (en) Clamp Signal Automatic Switching Circuit by Image Synthesis Synchronization Signal Discrimination
KR0120533B1 (en) Multiplex analog component
KR100189962B1 (en) Digital circuit for preventing illegal dubbing
KR940001670A (en) Method and apparatus for detecting transition region of video signal
KR940005087A (en) Synchronous Detection Circuit by Gate Pulse
JPH04180386A (en) Color system discriminating circuit
JPH0211065A (en) Field deciding circuit
JPH07210106A (en) Equivalent pulse period invalidation discrimination circuit
KR970025134A (en) Contrast Level Detection Security System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980827

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee