Claims (5)
영상합성 동기신호 입력부를 통해 입력되는 영상합성 동기신호에서 동기신호만을 분리하는 영상합성 동기신호 분리부와 ; 제1, 제2TTL 레벨 동기신호 입력부를 통해 입력되는 제1, 제2TTL레벨 동기신호 중 하나를 선택하여 합성하는 TTL레벨 동기신호 처리 및 합성부와 ; 상기 영상합성 동기신호 분리부의 출력단에 연결되어, 상기 영상합성 동기신호 분리부의 출력을 소정 시간 지연시키는 지연부와 ; 상기 영상합성 동기신호 분리부의 출력단과 TTL 레벨 동기신호 처리 및 합성부의 출력단에 연결되어, 상기 영상합성 동기신호 분리부에서 출력되는 동기신호 및 TTL레벨 동기신호 처리 및 합성부에서 출력되는 동기신호를 선택하여 출력하는 동기신호 선택부와 ; 상기 동기신호 선택부의 출력단에 연결되어, 상기 동기신호 선택부에서 출력되는 동기신호의 극성을 항상 일정하게 유지시켜 출력하는 동기신호 처리부와 ; 상기 지연부의 출력단과 동기신호 처리부의 출력단에 연결되어, 영상합성 동기신호의 유무를 판별하는 영상합성 동기신호 판별부와 ; 상기 영상합성 동기신호 판별부의 출력단에 연결되어, 상기 영상합성 동기신호 판별부의 결과에 따라 하이 또는 로우 레벨의 신호를 출력하는 펄스 감지부와 ; 상기 동기신호 처리부의 출력단과 펄스 감지부의 출력단에 연결되어, 상기 펄스 감지부의 출력에 따라 동기신호 처리부의 출력을 반전 또는 비반전시키는 펄스 변환부와 ; 상기 펄스 변환부의 출력단에 연결되어, 상기 펄스 변환부의 백포치에서 트리거되는 클램프 신호를 발생시키고, 부극성이면 포론트포치에서 트리거되는 클램프 신호를 발생시키는 클램프 신호 발생부로 구성되는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.An image synthesis synchronizing signal separation unit for separating only the synchronization signal from the image synthesis synchronizing signal inputted through the image synthesis synchronizing signal input unit; A TTL level synchronization signal processing and synthesizing unit for selecting and synthesizing one of the first and second TTL level synchronization signals inputted through the first and second TTL level synchronization signal input units; A delay unit connected to an output terminal of the image synthesis synchronization signal separation unit and delaying an output of the image synthesis synchronization signal separation unit by a predetermined time; A synchronization signal output from the image synthesis synchronization signal separation unit and a synchronization signal output from the TTL level synchronization signal processing unit and synthesis unit are connected to an output terminal of the image synthesis synchronization signal separation unit and an output terminal of the TTL level synchronization signal processing unit and synthesis unit; A synchronization signal selection unit for outputting the control unit; A synchronization signal processing unit connected to an output terminal of the synchronization signal selecting unit, for maintaining and maintaining a constant polarity of the synchronization signal output from the synchronization signal selecting unit; An image synthesis synchronizing signal discrimination unit connected to an output terminal of the delay unit and an output terminal of the synchronizing signal processing unit to determine whether an image synthesis synchronizing signal is present; A pulse detector connected to an output terminal of the image synthesis synchronization signal discrimination unit and outputting a high or low level signal according to a result of the image synthesis synchronization signal discriminating unit; A pulse converter connected to an output terminal of the synchronization signal processor and an output terminal of the pulse detector to invert or non-invert the output of the synchronization signal processor according to the output of the pulse detector; Connected to an output terminal of the pulse converter to generate a clamp signal triggered by the back porch of the pulse converter; Clamp signal automatic switching circuit.
제1항에 있어서, 상기 영상합성 동기신호 판별부는, 클리어단(CLR)은 상기 지연부의 출력단에 연결되고, 폴링 엣지에서 동작하는 A입력단은 접지되며, 라이징 엣지에서 동작하는 B입력단은 상기 동기신호 처리부의 출력단에 연결되는 멀티 바이브레이터(MV1)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.2. The synchronization signal determining unit of claim 1, wherein the image synthesis synchronization signal determination unit comprises a clear terminal CLR connected to an output terminal of the delay unit, an A input terminal operating at a falling edge is grounded, and a B input terminal operating at a rising edge is the synchronization signal. A clamp signal automatic switching circuit by judging an image synthesis synchronization signal comprising a multivibrator (MV1) connected to an output of a processing unit.
제1항 또는 제2항에 있어서, 상기 펄스 감지부는, 클리어단과 라이징 엣지에서 동작하는 B입력단단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 멀티 바이브레이터(MV1)의 반전 출력단(Q)에 연결되며, C,RC입력단에는 시정수인 저항(R1)과 콘덴서(C1)가 결합되어 입력 펄스의 폭을 조정하는 멀티 바이브레이터(MV2)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.According to claim 1 or 2, wherein the pulse detection unit, the B input terminal operating at the clearing edge and the rising edge is connected to the power supply terminal (Vcc), the A input terminal operating at the falling edge of the multi-vibrator (MV1) Connected to the inverting output terminal Q, and the C and RC input terminals are combined with a time constant resistor R1 and a condenser C1 to determine the image synthesis synchronizing signal composed of a multivibrator MV2 for adjusting the width of the input pulse. Clamp signal automatic switching circuit.
제1항 또는 제3항에 있어서, 상기 펄스 변환부는, 한 입력단은 상기 펄스 감지부의 멀티 바이브레이터(MV2)의 반전 출력단(Q)에 연결되고, 다른 입력단은 상기 동기신호 처리부의 출력단에 연결되는 배타적 오아 게이트로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.4. The exclusive circuit of claim 1, wherein the pulse converter comprises an input terminal connected to an inverted output terminal Q of the multi-vibrator MV2 of the pulse detector, and an input terminal connected to an output terminal of the synchronization signal processor. Clamp signal automatic switching circuit by discriminating image synchronizing synchronization signal composed of OR gate.
제1항 또는 제4항에 있어서, 상기 클램프 신호 발생부는, 클리어단과 라이징 엣지에서 동작하는 B입력단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 배타적 오아 게이트의 출력단에 연결되고, C,RC 입력단에는 시정수인 저항(R2)과 콘덴서(C2)가 결합되고, 반전 출력단(Q)을 통해 클램프 신호를 출력하는 멀티 바이브레이터(MV3)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.The output terminal of claim 1 or 4, wherein the clamp signal generator comprises a B input terminal operating at a clear end and a rising edge connected to a power supply terminal Vcc, and an A input terminal operating at a falling edge connected to an output terminal of the exclusive OR gate. Connected to the C and RC input terminals, a resistor R2 and a capacitor C2 coupled to each other, and a multi-vibrator MV3 for outputting a clamp signal through the inverting output terminal Q. Clamp signal automatic switching circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.