KR940003125B1 - Level detector control circuit for vpp generator - Google Patents
Level detector control circuit for vpp generator Download PDFInfo
- Publication number
- KR940003125B1 KR940003125B1 KR1019910021020A KR910021020A KR940003125B1 KR 940003125 B1 KR940003125 B1 KR 940003125B1 KR 1019910021020 A KR1019910021020 A KR 1019910021020A KR 910021020 A KR910021020 A KR 910021020A KR 940003125 B1 KR940003125 B1 KR 940003125B1
- Authority
- KR
- South Korea
- Prior art keywords
- level detector
- vpp
- gate
- mosfet
- standby
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
Abstract
Description
제1도는 종래의 Vpp 발생기의 블럭도.1 is a block diagram of a conventional Vpp generator.
제2a 및 b도는 제1도의 동작설명을 위한 파형도.2A and 2B are waveform diagrams for explaining the operation of FIG.
제3도는 본 발명에 의한 레벨디텍터의 상세회로도.3 is a detailed circuit diagram of a level detector according to the present invention.
제4도는 본 발명의 실시예도.4 is an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 및 2,7 및 8 : 제1 및 제2레벨디텍터1 and 2, 7, and 8: first and second level detector
3 및 4 : 제1 및 제2링오실레이타 5 및 6 : 제1 및 제2Vpp 펌프3 and 4: first and second ring oscillators 5 and 6: first and second Vpp pumps
본 발명은 Vpp(Positive Pumping Voltage) 발생기용 레벨디텍터에 관한 것으로, 특히 한개의 레벨디텍터로서 2개의 Vpp 펌프회로를 제어할 수 있도록 한 Vpp 발생기용 레벨디텍터 제어회로에 관한 것이다.The present invention relates to a level detector for a positive pumping voltage (Vpp) generator, and more particularly, to a level detector control circuit for a Vpp generator capable of controlling two Vpp pump circuits as one level detector.
종래의 Vpp 발생기는 제1도에서와 같이 레벨디텍터(Level Detector), 링 오실레이타(Ring Oscillator), Vpp 펌프(Pump)등으로 구성되어 있으며 액티브(Active)시와 스탠바이(Stand by)시 Vpp 펌프 회로를 제어하도록 되어 있다.The conventional Vpp generator is composed of a level detector, a ring oscillator, a Vpp pump, and the like, as shown in FIG. 1. The Vpp generator is active and standby by Vpp. It is adapted to control the pump circuit.
이와 같이 2개의 통로(Path)를 갖는 이유는 액티브시와 스탠바이시 Vpp의 전류구동 능력이 달라져야 하며 펌핑 능력 역시 스탠바이시가 액티브시에 비해 적어야 스탠바이시 소비전류를 줄일 수 있으므로 스탠바이용 펌프의 크기가 적다.The reason for having two paths in this way is that the current driving capability of the active and standby Vpp must be different, and the pumping capacity must also be smaller than the standby time to reduce the standby current consumption. little.
현재 사용되는 레벨디텍터가 액티브용과 스탠바이용으로 분리되어 있는 것은 액티브시에는 Vpp의 변화를 빠르게 검출하여 Vpp 전하저장소(Chage Reservoir)(C)를 빨리 충전시키기 위한 것이고 스탠바이용 레벨디텍터는 주로 검출용 MOS 트랜지스터의 채널길이를 크게하여 스탠바이 전류를 줄이는 것에 주안점이 있다.The current level detectors are used for active and standby mode to quickly detect changes in Vpp and to charge the Vpp charge reservoir (C) quickly while active. The main focus is to reduce the standby current by increasing the channel length of the transistor.
그러므로 제1도와 같은 방법으로 Vpp 발생기를 구성시키면 2개의 레벨디텍터가 필요하며 DRAM의 동작상태에 관계없이 항상 접지로 전류가 빠져 나가는 문제점이 있으며 스탠바이용 레벨디텍터의 경우 스탠바이 전류를 줄이기 위하여 검출용 MOS 트랜지스터의 채널 길이를 크게하기 때문에 Vpp 변화에 빠르게 반응할 수 없어 Vpp 전압의 상한과 하한치 사이의 전압차가 크게된다.Therefore, if the Vpp generator is configured in the same way as in Fig. 1, two level detectors are required, and there is a problem that the current always goes to ground regardless of the operation state of the DRAM. In the case of the standby level detector, the detection MOS for reducing the standby current Because of the large channel length of the transistor, it cannot respond quickly to Vpp changes, resulting in a large voltage difference between the upper and lower limits of the Vpp voltage.
따라서 본 발명은 1개의 레벨디텍터를 공유하여 사용할 수 있도록 하고(2개로 분리하여 사용해도 무방), 액티브 및 스탠바이 상태를 DRAM의 내부제어신호를 사용, 제어하여 불필요한 전류통로가 차단되도록 하므로써 상기한 단점이 해소될 수 있는 Vpp 발생기용 레벨디텍터 제어회로를 제공하는데 목적이 있다.Therefore, the present invention allows one level detector to be shared and used (also separated into two), and by using and controlling the internal control signals of the DRAM to control the active and standby states, unnecessary current paths are blocked. It is an object to provide a level detector control circuit for a Vpp generator that can be eliminated.
본 발명에 의해 레벨디텍터의 전류를 차단하는 방법은 액티브 주기에서는 øRDE(Row Decorder Enable)과 ψOE(Output Enable) 신호에 의해 Vpp 레벨디텍터를 제어하고, 스탠바이 주기에서 RAS-Only Refresh, Hidden Refresh(독출, 서입)시에는 øRDE에 의해 제어하고 CAS-Before-RAS Refresh시에는 øCBR(CAS-Before-RAS) 신호에 의해 제어되도록 하여 밧데리 백업 모드(Battery Backup Mode) 등에서 스탠바이 전류의 데이타 쉿(Data Sheet) 조건을 만족시키도록 한다.According to the present invention, a method of blocking the current of the level detector may control the Vpp level detector by a øRDE (Row Decorder Enable) and ψ OE (Output Enable) signals in an active period, and RAS-Only Refresh and Hidden Refresh (read) in a standby period. In case of writing, it is controlled by øRDE and in case of CAS-Before-RAS Refresh, it is controlled by øCBR (CAS-Before-RAS) signal so that the data current of standby current in battery backup mode, etc. Ensure that the conditions are met.
본 발명에 제시된 제어신호의 의미는 제2도의 내부제어 신호도에 제시된 것과 같으며 øRDE는 열디코더(Row Decoder)의 인에이블(Enable) 신호로 X-디코더가 인에이블 되기전에 액티브되는 신호이고, øOE는 출력 인에이블 신호로 출력버퍼를 인에이블시키는 신호이며 øCBR은 CAS-Before-RAS 검출하는 신호를 의미한다.The meaning of the control signal presented in the present invention is the same as that shown in the internal control signal diagram of FIG. 2, and øRDE is an enable signal of a row decoder and is a signal that is activated before the X-decoder is enabled. øOE is the output enable signal and enables the output buffer. øCBR is the signal to detect CAS-Before-RAS.
종전과 달리 레벨디텍터를 1개로 할 수 있는 이유는 종전에는 스탠바이시 전류를 줄이기 위해 스탠바이용 레벨디텍터는 채널길이가 긴 트랜지스터를 사용하였지만 본 발명에서는 레벨디텍터의 동작이 상황에 따라 제어되므로 표준크기의 트랜지스터를 사용하여도 스탠바이시 전류 통로를 차단시킬 수 있으므로 1개의 레벨디텍터로 액티브 및 스탠바이 주기에서 공유하여 사용하는 것이 가능하다.Unlike in the past, the reason for having one level detector is that in the past, the standby level detector used a transistor having a long channel length in order to reduce the standby current. However, in the present invention, since the operation of the level detector is controlled according to the situation, Transistors can also be used to shut off current paths in standby mode, allowing a single level detector to be shared between active and standby cycles.
본 발명의 Vpp 발생기용 레벨디텍터 제어회로는 레벨디텍터(1 또는 2), 링 오실레이타(3 또는 4) 및 Vpp 펌프(5 또는 6)로 구성되는 Vpp 발생기에 있어서, 상기 레벨디텍터(1 또는 2)의 한단자는 MOSFET N1을 통해 접지되고, 상기 레벨디텍터(1 또는 2)의 다른 단자는 MOSFET P1을 경유해 접지되며, 제어신호 øRDE, øOE 및 øCBR을 입력으로 하는 오아게이트 G4의 출력단자는 상기 MOSFET N1의 게이트 단자와 접속된채로 반전게이트 G5를 경유해 상기 MOSFET P1의 게이트 단자에 접속구성되는 것을 특징으로 한다.The level detector control circuit for a Vpp generator of the present invention is a Vpp generator composed of a level detector (1 or 2), a ring oscillator (3 or 4), and a Vpp pump (5 or 6), wherein the level detector (1 or One terminal of 2) is grounded through MOSFET N1, the other terminal of the level detector 1 or 2 is grounded through MOSFET P1, and the output terminal of OA gate G4 which inputs the control signals? RDE,? OE and? It is characterized by being connected to the gate terminal of the MOSFET P1 via the inversion gate G5 while being connected to the gate terminal of the MOSFET N1.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제1도는 종래의 Vpp 발생기의 블럭도로서, 액티브시 제1레벨디텍터(1)에서 검출한 검출전압 VD1은 낸드게이트 G3의 한입력 단자에 입력되고, 제2a도의 출력버퍼 인에이블 신호 øOE 및 디텍트 인에이블 신호 øRDE가 노아게이트 G1에서 합성된다음 반전게이트 G2에서 반전되어 상기 앤드게이트 G3의 나머지 입력단자에 입력된다. 그러므로 상기 낸드게이트 G3의 출력신호에 따라 제1링오실레이타(3)가 동작하여 제1Vpp 펌프(5)에서 Vpp 전압이 발생된다.FIG. 1 is a block diagram of a conventional Vpp generator, in which the detected voltage VD1 detected by the first level detector 1 is input to one input terminal of the NAND gate G3, and the output buffer enable signal? The text enable signal? RDE is synthesized at the NOA gate G1 and then inverted at the inverting gate G2 and input to the remaining input terminals of the AND gate G3. Therefore, the first ring oscillator 3 operates according to the output signal of the NAND gate G3 to generate a Vpp voltage at the first Vpp pump 5.
또한, 스탠바이시는 제2b도의 제어신호에 의해 제2레벨디텍터(2), 제2링오실레이타(4) 및 제2Vpp 펌프에 의해 Vpp 전압이 발생되게 된다.In standby mode, the Vpp voltage is generated by the second level detector 2, the second ring oscillator 4, and the second Vpp pump by the control signal of FIG.
제3도는 본 발명에 의한 레벨디텍터의 상세회로도로서, 레벨디텍터(1 또는 2)의 한단자는 MOSFET N1을 통해 접지되고, 레벨디텍터의 다른 단자는 MOSFET P1을 통해 접지된다. 또한 제어신호 øRDE, øOE 및 øCBR 신호를 입력으로 하는 오아게이트 G4의 출력단자는 상기 MOSFET N1의 게이트 단자와 접속된 채로 반전게이트 G5를 경유해 상기 MOSFET P1의 게이트 단자에 접속된다.3 is a detailed circuit diagram of the level detector according to the present invention, in which one terminal of the level detector 1 or 2 is grounded through the MOSFET N1, and the other terminal of the level detector is grounded through the MOSFET P1. The output terminal of the OR gate G4 which inputs the control signals? RDE,? OE and? CBR signals is connected to the gate terminal of the MOSFET P1 via the inverting gate G5 while being connected to the gate terminal of the MOSFET N1.
한편, 상기 레벨디텍터(1 또는 2)의 출력단자는 반전게이트 G6, 링 오실레이타(3 또는 4) 및 Vpp 펌프(5 또는 6)를 경유해 전하보존 캐패시터 C에 접속구성된다.On the other hand, the output terminal of the level detector 1 or 2 is connected to the charge storage capacitor C via the inverting gate G6, the ring oscillator 3 or 4 and the Vpp pump 5 or 6.
상기와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.
본 발명은 MOSFET N1 및 P1에 의하여 전류통로 I1 및 I2 통로를 효과적으로 차단시키는 것인데, 제어신호 øRDE(Row Decoder Enable)는 워드라인이 인에이블 되기전에 액티브 상태에 들어가는 신호로 워드라인이 인에이블 되기전에 Vpp 레벨을 확인하여 워드라인 인에이블시에도 충분한 전압을 확보하기 위한 것이고, øOE(Data Output Enable)는 데이타 출력버퍼가 인에이블되기전에 V(Output High Voltage)를 만족시키기 위한 것이며, øCBR(CAS-Before-RAS)은 스탠바이 상태에서 CAS-Before-RAS 리프레쉬(Refresh) 상태에서 Vpp 레벨디텍터를 제어하기 위한 것이다. 제어동작은 액티브시에는 øRDE 및 øOE에 의해 제어되며 스탠바이 상태중 리프레쉬는 다음과 같이 제어된다.The present invention effectively blocks the current paths I1 and I2 paths by MOSFETs N1 and P1. The control signal øRDE (Row Decoder Enable) is a signal entering the active state before the word line is enabled and before the word line is enabled. Check the Vpp level to ensure sufficient voltage even at word line enable, øOE (Data Output Enable) is to satisfy V (Output High Voltage) before the data output buffer is enabled, and øCBR (CAS- Before-RAS) is for controlling the Vpp level detector in the CAS-Before-RAS refresh state in the standby state. The control operation is controlled by øRDE and øOE during active operation, and refresh is controlled as follows during standby.
RAS-only 리프레쉬 및 히든 리프레쉬(독출 및 서입)시에는 øRDE에 의해 제어되어 Vpp 레벨을 검출하여 제어하고 CAS-Before-RAS 리프레쉬시에는 øCBR에 의해 Vpp 레벨이 검출되어 동작되게 된다.During RAS-only refresh and hidden refresh (read and write), it is controlled by øRDE to detect and control Vpp level. During CAS-Before-RAS refresh, Vpp level is detected and operated by øCBR.
제3도에서와 같이 1개의 전압레벨디텍터를 사용하여 Vpp 발생기를 제어할 수 있는 것은 øRDE, øOE 그리고 øCBR의 제어를 받아 Vpp 레벨을 검출하여 불필요한 전류통로를 차단하는 것이 가능하므로 Vpp 발생기를 구성할 수 있다.As shown in FIG. 3, the control of the Vpp generator using one voltage level detector can control the Vpp generator under the control of øRDE, øOE, and øCBR, and thus block unnecessary current paths. Can be.
제4도는 본 발명의 실시예로서, Vpp 레벨디텍터를 VDC1, VDC22개로 분리하고 Vpp 레벨디텍터는 동일하게 구성하고, 액티브 사이클용인 VDC1의 경우 제어신호øRDE, øOE에 의해 제어시켜 액티브용 제1Vpp 펌프(5)를 동작시키고 VDC2는 제어신호 øCBR(CBR Refresh)을 받아 액티브용 제1Vpp 펌프에 비해 상대적으로 적은 스탠바이용 제2Vpp 펌프(6)를 구동시키는 구조이다. 이러한 구조는 전류의 순간 첨투치를 줄여 밧데리 소모를 줄이고 스탠바이시 밧데리 백업전류를 만족시키기 위한 것으로 제3도에 제시된 회로와는 달리 CAS-Before-RAS 리프레쉬 사이클을 제외하고는 VDC2의 제어를 받는 제2Vpp 펌프가 액티브 상태에 들어가는 경우는 없다. 만일 어떤 외란에 의해 Vpp 레벨이 급격히 하락하여 제2Vpp 펌프가 내부신호 ψRDE가 인에이블 될때까지도 Vpp를 일정레벨로 유지시키지 못한다면 제1Vpp 펌프가 액티브 상태에 들어가 Vpp 전압을 끌어올리게 된다.The fourth turning according to the embodiment of the present invention, by separating the Vpp level detector V DC1, V DC2 2 pieces and, for Vpp level detector is configured identically, and the active cycle Yong V DC1 controlled by a control signal øRDE, øOE for active The first Vpp pump 5 is operated, and V DC2 receives the control signal? CBR (CBR Refresh) to drive the second Vpp pump 6 for standby, which is relatively smaller than the active first Vpp pump. This structure is designed to reduce battery consumption and satisfy standby battery backup current by reducing the instantaneous peak of current, and unlike the circuit shown in FIG. 3, it is controlled by V DC2 except the CAS-Before-RAS refresh cycle. The second Vpp pump never enters the active state. If the Vpp level drops sharply due to a disturbance and the second Vpp pump fails to maintain Vpp at a constant level until the internal signal? RDE is enabled, the first Vpp pump enters an active state and raises the Vpp voltage.
따라서 제4도의 구성은 밧데리 백업 모드용 DRAM 구성에 적합하다.Therefore, the configuration of FIG. 4 is suitable for the DRAM configuration for the battery backup mode.
상술한 바와 같이 본 발명에 의하면, Vpp 레벨디텍터에 종전과 달리 제어회로를 부가하여 불필요한 전류소모를 방지할 수 있고, 종래에 액티브 상태와 스탠바이용으로 각각 구분하여 사용하던 것을 1개로 사용하여 제3도와 같이 간략화 시킬 수 있어 회로 간략화 및 레이아웃 면적을 감소시킬 수 있으며, 제4도에서와 같이 제어신호 øCBR의 제어를 받는 Vpp 레벨디텍터를 분리하여 사용하면 저소비 전력의 Vpp 발생기를 쉽게 구성할 수 있다.As described above, according to the present invention, it is possible to prevent unnecessary current consumption by adding a control circuit to the Vpp level detector unlike the conventional one, and using the one used separately for the active state and the standby state for one third As shown in FIG. 4, the circuit can be simplified and the layout area can be reduced, and as shown in FIG. 4, when the Vpp level detector controlled by the control signal øCBR is separated and used, a low power consumption Vpp generator can be easily configured.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021020A KR940003125B1 (en) | 1991-11-23 | 1991-11-23 | Level detector control circuit for vpp generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021020A KR940003125B1 (en) | 1991-11-23 | 1991-11-23 | Level detector control circuit for vpp generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930010673A KR930010673A (en) | 1993-06-23 |
| KR940003125B1 true KR940003125B1 (en) | 1994-04-13 |
Family
ID=19323361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910021020A KR940003125B1 (en) | 1991-11-23 | 1991-11-23 | Level detector control circuit for vpp generator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940003125B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396890B1 (en) | 2001-03-09 | 2003-09-03 | 삼성전자주식회사 | Method for manufacturing solid state image pick up device |
-
1991
- 1991-11-23 KR KR1019910021020A patent/KR940003125B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010673A (en) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396114A (en) | Circuit for generating substrate voltage and pumped-up voltage with a single oscillator | |
| EP0173980B1 (en) | Semiconductor integrated circuit device | |
| JP3128425B2 (en) | Semiconductor storage device | |
| KR19980034726A (en) | Composite Mode Substrate Voltage Generation Circuit | |
| KR0134773B1 (en) | Semiconductor memory device | |
| KR950007089A (en) | Semiconductor integrated circuit device with low power consumption signal input circuit responsive to high amplitude input signals with small amplitude | |
| US5774405A (en) | Dynamic random access memory having an internal circuit using a boosted potential | |
| KR100234389B1 (en) | Voltage detecting circuit | |
| US5929694A (en) | Semiconductor device having voltage generation circuit | |
| JPH07111825B2 (en) | Semiconductor memory device | |
| KR940003125B1 (en) | Level detector control circuit for vpp generator | |
| KR100378690B1 (en) | High power generator for semiconductor memory with reduced standby current | |
| US6335900B1 (en) | Method and apparatus for selectable wordline boosting in a memory device | |
| EP0790618B1 (en) | Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode | |
| JPH08249882A (en) | Semiconductor integrated circuit | |
| US6340902B1 (en) | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation | |
| US6194931B1 (en) | Circuit for generating backbias voltage corresponding to frequency and method thereof for use in semiconductor memory device | |
| KR20060095376A (en) | High voltage pumping device | |
| JP3158505B2 (en) | Semiconductor storage device | |
| KR20000003648A (en) | Semiconductor memory device for reducing consumption of sensing current | |
| KR100557534B1 (en) | Internal power supply voltage control device and its control method | |
| JPH0329183A (en) | Semiconductor memory | |
| KR960001109B1 (en) | Semiconductor memory device having dispersed row clock | |
| JPH0581859A (en) | Semiconductor integrated circuit device | |
| JP2645296B2 (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080320 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |