KR940002294B1 - Lcd device - Google Patents

Lcd device Download PDF

Info

Publication number
KR940002294B1
KR940002294B1 KR1019900002104A KR900002104A KR940002294B1 KR 940002294 B1 KR940002294 B1 KR 940002294B1 KR 1019900002104 A KR1019900002104 A KR 1019900002104A KR 900002104 A KR900002104 A KR 900002104A KR 940002294 B1 KR940002294 B1 KR 940002294B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
circuit
liquid crystal
scan
Prior art date
Application number
KR1019900002104A
Other languages
Korean (ko)
Other versions
KR900013448A (en
Inventor
가쯔노리 야마자끼
Original Assignee
세이꼬 엡슨 가부시끼가이샤
야마무라 가쯔미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이꼬 엡슨 가부시끼가이샤, 야마무라 가쯔미 filed Critical 세이꼬 엡슨 가부시끼가이샤
Publication of KR900013448A publication Critical patent/KR900013448A/en
Application granted granted Critical
Publication of KR940002294B1 publication Critical patent/KR940002294B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3681Details of drivers for scan electrodes suitable for passive matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Abstract

내용 없음.No content.

Description

액정 표시 장치Liquid crystal display

제1도는 본 발명에 의한 제1실시예의 액정 표시 장치 회로를 예증한 블럭도.1 is a block diagram illustrating the liquid crystal display circuit of the first embodiment according to the present invention.

제2도는 액정 장치(101)의 구성의 일예를 도시한 블럭도.2 is a block diagram showing an example of the configuration of the liquid crystal device 101. FIG.

제3도는 제어 신호(102) 및 데이타 신호(103)의 타이밍도.3 is a timing diagram of a control signal 102 and a data signal 103. FIG.

제4도는 보정 회로(104)의 회로의 일예를 도시한 도면.4 shows an example of a circuit of the correction circuit 104. FIG.

제5도는 전압 전원 회로(105)의 회로도에 대한 일예를 예증한 도면.5 illustrates an example of a circuit diagram of the voltage power supply circuit 105. FIG.

제6도는 액정 패널의 표시 도트 매트릭스를 도시한 도면.6 shows a display dot matrix of a liquid crystal panel.

제7도는 본 발명의 동작 설명을 한 전압 파형을 도시한 도면.7 is a diagram showing a voltage waveform illustrating the operation of the present invention.

제8도는 본 발명의 제6실시예의 액정 표시 장치의 회로를 도시한 블럭도.8 is a block diagram showing a circuit of a liquid crystal display device of a sixth embodiment of the present invention.

제9도는 액정 장치(801)의 구성의 일예를 도시한 도면.9 is a diagram showing an example of the configuration of a liquid crystal device 801. FIG.

제10도는 주사 전극 구동 회로의 회로에 대한 일예를 도시한 도면.10 is a diagram showing an example of a circuit of a scan electrode driving circuit.

제11도는 보정 회로(804)의 회로에 대한 일예를 도시한 도면.FIG. 11 shows an example of a circuit of the correction circuit 804. FIG.

제12도는 전압 전원 회로(805)의 일예를 도시한 도면.12 shows an example of a voltage power supply circuit 805. FIG.

제13도, 제15도, 제17도 및 제23도는 액정 패널과 표시 도트 매트릭스의 구성을 도시한 도면.13, 15, 17, and 23 show the structure of a liquid crystal panel and a display dot matrix.

제14도 및 제16도는 본 발명의 동작을 설명하는데 이용하는 전압 파형을 예증한 도면.14 and 16 illustrate voltage waveforms used to illustrate the operation of the present invention.

제18 내지 제22도, 제24도 및 제25도는 종래의 기술 및 종래 기술의 과제를 설명하는데 유용한 전압 파형을 도시한 도면.18 to 22, 24 and 25 show voltage waveforms useful for explaining the prior art and the problems of the prior art.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

101 : 액정 장치 104 : 보정 회로101: liquid crystal device 104: correction circuit

105 : 전원회로 108 : 부호회로105: power supply circuit 108: sign circuit

109 : 강도 신호 202 :기판109: strength signal 202: substrate

205 : 주사 전극 구동 회로 208 : 신호 전극 구동 회로205: scan electrode driving circuit 208: signal electrode driving circuit

209 : 시프트 레지스터 회로 501 내지 509 : 저항기209: shift register circuit 501 to 509: resistor

511, 512 : 스위치 810 : 플립플롭회로511, 512 switch 810 flip-flop circuit

본 발명은 액정 표시 장치의 구동 방법에 관한 것이다.The present invention relates to a method of driving a liquid crystal display.

종래는 액정 표시 장치의 구동 방법이 전압 평균화 방법으로 공지될 것이다.Conventionally, a driving method of a liquid crystal display device will be known as a voltage averaging method.

상기 구동 방법은 제17도 내지 제19도를 참조하여 서술될 것이다. 제17도에서는 액정 패널의 구성 및 표시 도트 매트릭스(이하, 표시 대용이라 칭함)을 도시하고 있다. 한 기판(2)에는 횡방향으로 배치된 주사 전극 Y1 내지 Y6이 형성되며, 다른 기판(3)에는 신호 전극 X1 내지 X6가 형성된다. 표시 도트는 주사 전극 Y1 내지 Y6 및 신호 전극 X1 내지 X6의 교차 부분에서 형성된다. 제17도에 사선(해칭)으로 부호화된 표시 도트는 점등 상태를 표시하며, 다른 표시 도트는 비점등 상태를 표시한다. 이후, 점등 상태의 표시 도트를 점등 도트로, 비점등 상태의 표시 도트를 비점등 도트로 기술한다. 또한, 예증된 액정 패널은 표현의 단순성을 위해서 6×6 도트 매트릭수에 기초하지만, 액정을 위한 다수의 도트가 존재한다.The driving method will be described with reference to FIGS. 17 to 19. In FIG. 17, the structure of a liquid crystal panel and the display dot matrix (henceforth a display substitute) are shown. Scan electrodes Y1 to Y6 arranged in the transverse direction are formed in one substrate 2, and signal electrodes X1 to X6 are formed in the other substrate 3. The display dots are formed at the intersections of the scan electrodes Y1 to Y6 and the signal electrodes X1 to X6. Display dots encoded by hatching (hatched) in FIG. 17 indicate a lighting state, and other display dots indicate a non-lighting state. Thereafter, display dots in the lit state are described as lit dots, and display dots in the non-lit state are described as non-lit dots. Further, the illustrated liquid crystal panel is based on the number of 6x6 dot metrics for simplicity of expression, but there are a number of dots for the liquid crystal.

선택 전압 또는 비선택 전압은 주사 전극 Y1 내지 Y6에 차례로 인가된다. 1프레임은 선택 또는 비선택 전압이 주사 전극 Y1 내지 Y6로 순차적으로 인가되는 주기를 의미한다.The selection voltage or non-selection voltage is sequentially applied to scan electrodes Y1 to Y6. One frame means a period in which the selected or non-selected voltage is sequentially applied to the scan electrodes Y1 to Y6.

주사 전극 Y1 내지 Y6에 차례로 선택 또는 비선택 전압을 인가할때, 동시에 각 신호 전극 X1 내지 X6는 점등 또는 비점등 전압이 인가된다(선택 전압이 인가되어 있는 주사 전극은 선택된 주사 전극으로 공지된다). 임의의 주사 전극 및 임의의 신호 전극의 교차 부분에서 위치된 표시 도트는 점등 경우에 있어서, 그 주사 전극이 선택된때 점등 전압은 신호 전극에 인가된다. 반면, 비점등 상태에서는 비점등 전압이 인가된다. 제18도 및 제19도에서는 실제 구동 파형(인가된 전압 파형)의 일예를 도시하고 있다.When applying a selection or non-selection voltage to scan electrodes Y1 to Y6 in turn, at the same time each signal electrode X1 to X6 is applied with a lit or non-illuminated voltage (the scan electrode to which the selection voltage is applied is known as the selected scan electrode). . In the case where the display dot located at the intersection of any scan electrode and any signal electrode is lit, the lit voltage is applied to the signal electrode when the scan electrode is selected. On the other hand, in the non-lighting state, the non-lighting voltage is applied. 18 and 19 show an example of an actual drive waveform (applied voltage waveform).

제18a도는 제17도에서 도시된 신호 전극 X2에 인가된 신호 전압의 파형을 도시하고 있다. 제18b도는 주사 전극 Y4에 인가된 주사 전압의 파형을 도시하고 있으며, 제18c도는 신호 전극 X2과 주사 전극 Y4의 교차 부분에서 표시 도트(점등 상태)에 인가된 전압의 파형을 도시한다.FIG. 18A shows the waveform of the signal voltage applied to the signal electrode X2 shown in FIG. FIG. 18B shows the waveform of the scan voltage applied to the scan electrode Y4, and FIG. 18C shows the waveform of the voltage applied to the display dot (lighted state) at the intersection of the signal electrode X2 and the scan electrode Y4.

제19a도는 신호 전극 X2에 인가된 신호 전압의 파형을 도시한다. 제19b도는 주사 전극 Y3에 인가된 주사 전압의 파형을 도시하며, 제19c도는 신호 전극 X2와 주사 전극 Y2의 교차 부분에서 표시 도트(비점등 상태)에 인가된 전압의 파형을 도시하고 있다.19A shows the waveform of the signal voltage applied to the signal electrode X2. FIG. 19B shows the waveform of the scan voltage applied to the scan electrode Y3, and FIG. 19C shows the waveform of the voltage applied to the display dot (non-lighting state) at the intersection of the signal electrode X2 and the scan electrode Y2.

제18도 및 제19도를 참조하면 F1 및 F2는 프레임 주기를 나타낸다. 프레임 주기 F1에서는18 and 19, F1 and F2 denote frame periods. In frame period F1

선택 전압=V0, 비선택 전압=V4Voltage = V0, non-voltage = V4

점등 전압=V5, 비점등 전압=V3Steady Voltage = V5, Non-Ignition Voltage = V3

프레임 주기 F2에서는In frame period F2,

선택 전압=V5, 비선택 전압=V1Voltage = V5, non-voltage = V1

점등 전압=V0, 비점등 전압=V2Steady-voltage = V0, non-ignition voltage = V2

게다가, 다음 관계식이 성립한다.In addition, the following relation holds.

V0-V1=V1-V2=VV0-V1 = V1-V2 = V

V3-V4 =V4-V5=VV3-V4 = V4-V5 = V

V0-V5= n.VV0-V5 = n.V

여기서, n는 정수이다. 주사 전압 파형과 신호 전압 파형 사이의 전압차의 극성은 프레임 주기 F1 및 F2에 따라 변화되어, AC 구동 처리에 영향을 미친다. 여기서, 극성을 반전시킨 시간은 극성 반전 시간으로써 참조된다.Where n is an integer. The polarity of the voltage difference between the scan voltage waveform and the signal voltage waveform changes in accordance with the frame periods F1 and F2, which affects the AC driving process. Here, the time for inverting the polarity is referred to as the polarity inversion time.

제18도 및 제19도를 비교하여 명백해진 바와같이, 표시 도트가 전압에 따른 점등 상태 또는 비점등 상태로 변화되는 것, 즉 점등 전압 또는 비점등 전압은 관련된 표시 도트가 존재하는 주사 전극에 선택 전압이 인가되는 때 신호 전극에 인가된다. 상술된 구동 방법은 전압 평균화 방법으로써 공지된다.As apparent by comparing Figs. 18 and 19, the display dot is changed into a lit state or a non-lit state according to the voltage, that is, the lit voltage or the non-lit voltage is selected for the scan electrode in which the related display dot is present. When a voltage is applied it is applied to the signal electrode. The driving method described above is known as a voltage averaging method.

그러나, 전압 평균화 방법으로 구동하는 때에, 제18도 및 제19도에서 도시된 바와같이, 실제로는 클리어-커트(clear-cut)구형 파형이 표시 도트에 인가되지 않는다. 이의 제1이유는 표시 도트가 이의 면적, 액정층의 두께 및 액정 재료의 유전 상수에 의해 결정된 전기 용량을 가진다. 제2이유는 주사 전극과 신호전극이 일반적으로 수십 오옴 정도의 시트 저항을 가진 투명 도전막으로 구성되는 것이다. 이것은 이들 전극의 각각이 일정한 전기 저항을 가지는 것을 의미한다.However, when driving with the voltage averaging method, as shown in Figs. 18 and 19, no clear-cut spherical waveform is actually applied to the display dots. The first reason for this is that the display dot has an electric capacity determined by its area, the thickness of the liquid crystal layer and the dielectric constant of the liquid crystal material. The second reason is that the scan electrode and the signal electrode are generally composed of a transparent conductive film having a sheet resistance on the order of tens of ohms. This means that each of these electrodes has a constant electrical resistance.

제18도 및 제19도에서 도시된 클리어-컷트 구형 파형이 구동 회로로부터 인가된 것을 가정하여, 표시 도트에 실제로 인가된 전압 파형은 다소 왜곡된다. 이 결과 각 표시 도트에 인가된 전압의 파형 사이의 실효전압에 차이가 발생되며, 콘트라스트가 일정치 않는 문제가 발생한다.Assuming that the clear-cut square waveforms shown in FIGS. 18 and 19 are applied from the drive circuit, the voltage waveform actually applied to the display dots is somewhat distorted. As a result, a difference occurs in the effective voltage between waveforms of the voltage applied to each display dot, and a problem arises in which the contrast is not constant.

이 문제는 종래에 공지된 한 문제로써, 이 대책에는 1프레임 동안에 복수 회로 액정 패널에 인가된 전압의 극성을 반전시키는 방법(이하, 라인 반전 구동 방법)으로 특개소 62-31825호, 특개소 60-19195호 및 60-19196호에 제안되어 있다.This problem is one conventionally known problem. In this countermeasure, a method of inverting the polarity of a voltage applied to a plurality of circuit liquid crystal panels during one frame (hereinafter, referred to as a line inversion driving method) is disclosed in Japanese Patent Application Laid-Open Nos. 62-31825 and 60. Suggested in -19195 and 60-19196.

그러나, 상기 전압 평균화 방법 또는 라인 반전 구동 방법에 의한 구동 동작을 행하는 경우에, 액정 패널에 인가된 전압의 극성을 반전하는 직후에 선택 전압이 인가되는 주사 전극상에 표시 도트의 밀도는 다른주사 전극에 표시 도트의 밀도와 다르다. 이들 이유로써 선형 콘트라스트가 고르지 않게 된다. 극성 반전을 행하는 주사 전극의 위치가 시간에 따라 변화도록 라인 반전 구동을 행할 때, 일열의 평탄치 않는 선형 콘트라스트가 발생된다. 이 현상은 액정 표시 장치의 표시 품위가 눈에 띄게 기울어진다.However, in the case of performing the driving operation by the voltage averaging method or the line inversion driving method, the density of the display dots on the scan electrode to which the selection voltage is applied immediately after inverting the polarity of the voltage applied to the liquid crystal panel is different. It is different from the density of dots displayed on. For these reasons, the linear contrast is uneven. When the line inversion driving is performed such that the position of the scan electrode that performs the polarity inversion changes with time, a series of uneven linear contrast is generated. This phenomenon causes the display quality of the liquid crystal display device to be noticeably inclined.

이와같은 조건하에서, 본 발명자는 상기 종래의 액정 표시 장치에 특별한 선형 콘트라스트의 고르지 않는것을 발생토록 메카니즘을 명료하게 한다.Under such conditions, the present inventor clarifies the mechanism for generating unevenness of linear contrast that is special for the conventional liquid crystal display.

고르지 않는 콘트라스트 발생 메카니즘은 제17도에서 도시된 표시 모드를 예로하여 제17도를 참조하여 설명될 것이다.An uneven contrast generating mechanism will be described with reference to FIG. 17 by taking the display mode shown in FIG. 17 as an example.

설명의 편의상, 주사 전극 Y1 내지 Y6는 제1주사 전극 Y1에서 제6주사 전극 Y6까지 순차적으로 선택된 후에 제1주사 전극 Y1에 돌아가도록 구동 배열된다.For convenience of description, the scan electrodes Y1 to Y6 are sequentially arranged to return to the first scan electrode Y1 after being sequentially selected from the first scan electrode Y1 to the sixth scan electrode Y6.

라인 반전 구동 방법에 의한 극성 반전은 주사 전극 Y3 및 Y4 사이에서 수행된다(이것은 극성 반전 처리수 및 극성 반전이 실행되는 위치를 제한하지 않으며, 필요하다면 극성 반전이 임의의 위치에서 임의의 횟수로 실행된다).The polarity inversion by the line inversion driving method is performed between the scan electrodes Y3 and Y4 (this does not limit the polarity inversion processing number and the position at which the polarity inversion is performed, and if necessary, polarity inversion is performed any number of times at any position. do).

액정 패널(1)은 표시 도트에 인가된 실효 전압이 증가하는 것과 같이 밀도가 증가하는 이른바 포지티브표시를 선택한다.The liquid crystal panel 1 selects so-called positive display in which the density increases, such as the effective voltage applied to the display dot increases.

비선택 전압과 점등/비점등 전압 사이의 차에 대한 절대값을 V로 하며, 선택 전압과 점등 전압 사이의 차에 대해 절대치를 n.V로 한다. 여기서 n은 정수이며 통상 3 내지 50의 값을 유지한다.The absolute value of the difference between the non-selected voltage and the lit / non-lit voltage is set to V, and the absolute value of the difference between the selected voltage and the lit voltage is set to n.V. Where n is an integer and usually maintains a value of 3 to 50.

제20a도 내지 제20c도는 각각 제17도의 신호 전극 X2에 인가된 신호 전압의 파형, 주사 전극 Y2에 인가된 주사 전압의 파형 및 이들 두 전압 파형 사이의 차를 도시한 도면이다.20A to 20C show the waveforms of the signal voltages applied to the signal electrode X2 of FIG. 17, the waveforms of the scan voltages applied to the scan electrode Y2, and the difference between these two voltage waveforms, respectively.

유사하게, 제21a도 내지 제21c도는 각각 제17의 신호 전극에 인가된 신호 전압의 파형, 주사 전극 Y3에 인가된 주사 전압의 파형 및 이들 두 파형 사이의 차를 예증한 도면이다.Similarly, FIGS. 21A to 21C illustrate waveforms of the signal voltage applied to the seventeenth signal electrode, waveforms of the scan voltage applied to scan electrode Y3, and differences between these two waveforms, respectively.

제22도에서, 제17도의 신호 전극 X2와 주사 전극 Y3를 결합하여 형성된 표시 도트(이하 D23으로 표시됨)에 인가된 전압이 파형을 이 표시 도트 매트릭스의 신호 전극 X3을 기준하여 실선으로 도시된다.In FIG. 22, the voltage applied to the display dot (hereinafter referred to as D23) formed by combining the signal electrode X2 and the scan electrode Y3 of FIG. 17 is shown by the solid line with reference to the signal electrode X3 of this display dot matrix.

제21c도 및 제22도에서 실선으로 도시된 파형을 비교하여, 이것은 신호 전극 X2와 주사 전극 Y3를 결합하여 형성된 표시 도트에 인가된 전압의 파형에 대한 실효 전압이 크게 되는 것으로 제17도에서 신호 전극 X2와 주사 전극 Y3에 인가된 전압의 차(제21c도)로 이해될 것이다.By comparing the waveforms shown by solid lines in FIGS. 21C and 22, the effective voltage for the waveform of the voltage applied to the display dot formed by combining the signal electrode X2 and the scan electrode Y3 becomes large. It will be understood as the difference between the voltage applied to the electrode X2 and the scan electrode Y3 (Fig. 21C).

이에 대한 해석은 다음에 설명된다. 제22도에서 파선에 의해 지적된 파형의 전압이 신호 전극 X2와 주사전극 Y2의 교차 부분에서 표시 도트(이하, D22로 지시됨)에 인가된다. 따라서, 주사 전극 X2에서 주사 전극 Y3까지 선택 이동시에, 표시 도트 D22로 발생된 캐패시터에 의해 방전되는 전기 방전 용량 Q1은 제22도에서 파선에 의해 지시된 전압 파형 이하로써 간주되며, 다음 관계식이 성립된다.The interpretation of this is described below. The voltage of the waveform indicated by the broken line in FIG. 22 is applied to the display dot (hereinafter referred to as D22) at the intersection of the signal electrode X2 and the scan electrode Y2. Therefore, upon selective movement from scan electrode X2 to scan electrode Y3, the electric discharge capacity Q1 discharged by the capacitor generated by display dot D22 is regarded as below the voltage waveform indicated by the broken line in FIG. 22, and the following relation is established. do.

Q1=nVC-(-VC) =(n+l)VCQ 1 = nVC-(-VC) = (n + l) VC

여기서, C는 캐패시터의 용량이다. 표시 도트(23)에 의해 흡수된 전하량 Q2는 다음과 같이 표시된다.Where C is the capacitance of the capacitor. The amount of charge Q 2 absorbed by the display dot 23 is expressed as follows.

Q2=(n-2)VC-VC=(n-3)VCQ 2 = (n-2) VC-VC = (n-3) VC

여기서, 이에 의한 차 ΔQ는 다음과 같다.Here, the difference ΔQ by this is as follows.

ΔQ=4VCΔQ = 4VC

상기 표시 도트 D22 및 D23은 서로 인접하게 되어 있는 것은 제17도에 도시하고 있다. 보다 짧은 신호전극 X3(1㎜ 이하)의 낮은 저항치를 가진 표시 도트 D22 및 D23에 의해 발생된 캐패시터는 전기적으로 접속되어 있다.17 shows that the display dots D22 and D23 are adjacent to each other. The capacitors generated by the display dots D22 and D23 having a lower resistance value of the shorter signal electrode X3 (1 mm or less) are electrically connected.

따라서, Q1-ΔQ=(n-3)VC로 표시된 전하는 표시 도트 D22를 표시 도트 D23내로 즉시 흐르며, 이 전류에 의해 전압 강하는 거의 발생되지 않는다.Therefore, the charge indicated by Q 1 -ΔQ = (n-3) VC immediately flows into the display dot D22 into the display dot D23, and almost no voltage drop is generated by this current.

그러나, ΔQ의 전하는 주사 전극 Y2 및 Y3 또는 신호 전극 X3, 즉 외부에서부터 전압이 인가되는 부분내로 흐른다. 이때의 주사 전극 및 신호 전극의 저항치는 표시 도트의 위치에 따르며, 상당히 큰 값을 나타내며, 그 결과 전하의 흐름이 방해된다. 이 결과 전하가 방출되기에 어렵고, 주사 전극 Y2에 전압이 선택전압의 레벨에서 비선택 전압까지 떨어질때 신호 전극 X3에 전압이 강하된다, 따라서, 신호 전극 X3와 주사 전극 Y3 사이의 실효 전압이 증가한다.However, the charge of ΔQ flows into the scan electrodes Y2 and Y3 or the signal electrode X3, i.e., the portion from which the voltage is applied. The resistance values of the scan electrode and the signal electrode at this time depend on the position of the display dot and represent a considerably large value, and as a result, the flow of charge is disturbed. As a result, electric charges are difficult to be released, and when the voltage on the scan electrode Y2 drops from the level of the selection voltage to the non-select voltage, the voltage drops on the signal electrode X3. Thus, the effective voltage between the signal electrode X3 and the scan electrode Y3 increases. do.

다시 말해서, 만약 선택 전후에 충/방전 양 사이의 차가 포지티브에 있으면, 다음에 선택된 주사 전극에 표시 도트의 실효값이 크게 된다. 역으로, 네가티브의 경우에 있어서는 실효값이 감소된다. 실효값의 크기는 충/방전 양의 절대치에 따라 변화한다. 일반적으로, 이 크기는 선택 전후에 충/방진 양에 의해 계산을 행한다.In other words, if the difference between the charge / discharge amounts is positive before and after the selection, the effective value of the display dot at the next selected scan electrode becomes large. Conversely, in the case of negative, the effective value is reduced. The magnitude of the effective value changes depending on the absolute value of the charge / discharge amount. In general, this magnitude is calculated by the amount of charge / dust protection before and after selection.

선택된 임의의 주사 전극에 전 표시 도트의 수를 K, 점등 도트의 수를 NON, 비점동 도트의 수를 NOFF로한다. 전 표시 도트 수 K는 다음과 같다.The number of all display dots is set to K, the number of lit dots is N ON , and the number of non-viscosity dots is N OFF at any selected scan electrode. The number of all display dots K is as follows.

K = NON+NOFF K = N ON + N OFF

다음에 선택된 주사 전극에 점등 도트의 수를 MON, 비점등 도XM의 신호를 MOFF로 설정한다.Next, the number of lit dots is set to M ON and the signal of non-lit degree XM is set to M OFF in the selected scan electrode.

점등 도트의 캐패시터 용량을 CON, 비점등 도트의 캐패시터 용량을 COFF로 설정하자. 그러면, 이들 사이의 관계식은 다음과 같게 한다.Set the capacitor capacity of the lit dot to C ON and the capacitor capacity of the unlit dot to C OFF . Then, the relation between them is as follows.

CON> COFF C ON > C OFF

그래서, 선택된 주사 전극에 전 표시 도트에 충전되는 전하량 Q1은 다음과 같다Thus, the charge amount Q1 charged to all the display dots in the selected scan electrode is as follows.

Q1=NONnVON+NOFF(n-2) VCOFF Q 1 = N ON nV ON + N OFF (n-2) VC OFF

다음 선택된 주사 전극에 표시 도트가 충전되는 전하량 Q2는 다음과 같다.Next, the charge amount Q 2 at which the display dot is charged in the selected scan electrode is as follows.

Q2=MONnVCON+MOFF(n -2)VCOFF Q 2 = M ON nVC ON + M OFF (n -2) VC OFF

따라서, 이들 전하량 사이의 차는 다음과 같이 획득된다.Therefore, the difference between these charge amounts is obtained as follows.

ΔQ = Q1-Q2 ΔQ = Q 1 -Q 2

=(NON-MON)nVCON+(NOFF-MOFF)(n -2)VCOFF = (N ON -M ON ) nVC ON + (N OFF -M OFF ) (n -2) VC OFF

여기서, NOFF=K-NON및 MOFF=K-NOFF에 의해 =(NON-MON{n(CON-COFF)+2COFF}V(NON-MON)에 의해 주어진 차를 I로 하여, B={n(CON-COFF)+2COFF}V로 가정한다.Here, the difference given by = (N ON -M ON {n (C ON -C OFF ) + 2C OFF } V (N ON -M ON )) is set to I by N OFF = KN ON and M OFF = KN OFF . Assume that B = {n (C ON -C OFF ) + 2C OFF } V.

이 결과This result

Figure kpo00001
Figure kpo00001

가 된다.Becomes

다음, 선택 이동시 동시에 극성이 반전하는 경우의 충/방전양은 선택된 주사 전극에 표시 도트에 충전되는 전하량 Q1은 다음과 같다.Next, the charge / discharge amount when the polarity is reversed at the same time during the selection movement is as follows. The charge amount Q 1 charged in the display dot in the selected scan electrode is as follows.

Q1= NONnVCON+NOFF(n-2)VCOFF Q 1 = N ON nVC ON + N OFF (n-2) VC OFF

다음의 주사 전극이 선택되어, 이 주사 전극상의 표시 도트에 충전되는 전하량 Q2는 극성이 반전되는 것을 고려하여 다음 관계식이 성립된다.The next scan electrode is selected, and the following relational expression is established in consideration of the inversion of the polarity of the charge amount Q 2 charged in the display dot on the scan electrode.

Q2=-(MONnVCON+MOFF(n-2)VCOFF)Q 2 =-(M ON nVC ON + M OFF (n-2) VC OFF )

따라서, 이들 사이의 차 ΔQ는 다음과 같다.Therefore, the difference ΔQ between them is as follows.

-ΔQ = Q1-Q2 -ΔQ = Q 1 -Q 2

=NONnVCON+NOFF(n-2)VCOFF+MONnVCON+NOFF(n-2)VCOFF = N ON nVC ON + N OFF (n-2) VC OFF + M ON nVC ON + N OFF (n-2) VC OFF

=(NON+MON)nVCON+(NOFF+MOFF)(N-2)VCOFF = (N ON + M ON ) nVC ON + (N OFF + M OFF ) (N-2) VC OFF

여기서, NOFF=K-NON및 MOFF=K-MON이 되어 =(NON+MON)nVCON+(2K-NON-MON)(n-2)VCOFF=(NON+MON){n(CON-COFF)+2COFF}V+2K(n-2)VCOFF(NON+MON)의 합을 F로 하여, D=2K(n-2)VCOFF로 하면, 다음 결과가 성립된다.Where N OFF = KN ON and M OFF = KM ON = (N ON + M ON ) nVC ON + (2K-N ON -M ON ) (n-2) VC OFF = (N ON + M ON ) {n (C ON -C OFF ) + 2C OFF } V + 2K (n-2) VC OFF (N ON + M ON ) is the sum of F and D = 2K (n-2) VC OFF , The following results are established.

-Q=F·B+Dd-Q = FB + Dd

따라서, 극성이 반전되는 것을 고려하여 방정식은 다음을 얻는다.Thus, taking into account that the polarity is reversed, the equation obtains

Figure kpo00002
Figure kpo00002

공식 (1)과 (2)에 의해서, 선택된 주사 전극상의 점등 도트수가 극성이 반전되지 않는 시의 선택 이동시에 다음의 선택된 주사 전극상의 점등 도트의 수보다 크면 차 I는 포지티브가 되며, 다음에 선택된 주사 전극상의 표시 도트에 인가되는 실효 전압을 보다 높은 밀도를 가진다. 반면, 만약 선택 이동전의 주사 전극에 점등 도트의 수보다 더 큰 다음 주사 전극의 점등 도트의 수가 구성되면, 차 I는 네가티브되며, 선택 이동후의 주사 전극상의 표시 도트에 인가되는 실효 전압은 보다 더 적은 밀도로 증가를 수행한다. 이 정도는 수치 I의 절대치에 대응하여 변한다.According to formulas (1) and (2), if the number of lit dots on the selected scan electrode is greater than the number of lit dots on the next selected scan electrode at the time of selection movement when the polarity is not reversed, the difference I becomes positive, and then the selected The effective voltage applied to the display dots on the scan electrodes has a higher density. On the other hand, if the number of lit dots of the next scan electrode is larger than the number of lit dots on the scan electrode before the selection movement, the difference I is negative, and the effective voltage applied to the display dots on the scan electrodes after the selection movement is less than Perform an increase in density. This degree changes in response to the absolute value of the numerical value I.

극성 반전 실행시에 선택 변이하는 동안, 다음에 선택된 것의 표시 도트상에 인가된 실효 전압은 일정한 값으로 소멸되며 동시에 선택 변위를 실행하기 전후에 주사 전극상의 점등 도트의 합 F에 대응하는 값으로 감소한다.During the selection shift during the polarity inversion execution, the effective voltage applied on the display dot of the next one selected disappears to a constant value and simultaneously decreases to a value corresponding to the sum F of the lit dots on the scan electrodes before and after the selection displacement. do.

상기 합산을 실행키 위해, 극성 반전과 다음 선택 변위시에 고르지 않는 콘트라스트는 변위 전후의 점등도트의 수 사이에 차 I에 대응하여 발생한다.In order to carry out the summation, uneven contrast at the polarity reversal and the next selective displacement occurs corresponding to the difference I between the number of lit dots before and after the displacement.

극성 반전시에 선택 변위동안, 변위를 실행하기 전후의 점등 도트의 합 F에 대응하는 고르지 않는 콘트라스트가 발생되며, 동시에 규칙적인 고르지 않는 콘트라스트가 존재한다.During the selective displacement at the polarity inversion, an uneven contrast corresponding to the sum F of lit dots before and after the displacement is executed, and at the same time, there is a regular uneven contrast.

게다가, 극성 반전을 실행하는데 선택적 변위 동안 발생된 고르지 않는 콘트라스트의 하나는 신호 전압파형과 실제 구동 회로에 의해 출력된 주사 전압 파형 사이의 극성을 변화하는 단계에서 미묘한 차가 존재할 것이다. 이것은 제1원인으로써 규정된다.In addition, one of the uneven contrasts generated during selective displacement in performing polarity reversal will be a subtle difference in the step of changing the polarity between the signal voltage waveform and the scan voltage waveform output by the actual drive circuit. This is defined as the first cause.

선택 전압은 극성을 반전하기 전에 인가된다. 각 신호 전극의 전압은 표시 도트를 주사 전극으로 형성하며, 반전이 즉시 실행된 후 인가된 비선택 전압은 공식 (2)에 의해 얻어진 전하량에 대응하는 크기를 가지며, 극성 반전후에 선택적 전압의 측단에 드래그되는 전압으로 변화된다. 이것은 제23도 내지 제25도를 참조하여 명백해진다. 제23도는 제17도의 것과 동일한 액정 패널(1)은 예증하고 있지만, 표시 내용에서는 다르다. 제24도 및 제25도는 제23도에서 도시된 표시를 실행할 시에 표시 도트 D33 및 D43의 위치에서 전압파형을 예증하고 있다. 제24a도는 도트 D33 위치에 신호 전압 파형을 도시하고 있다. 제24b도는 도트 D33 위치에서 주사 전압 파형을 도시하고 있다. 제24c도는 도트 D33에 인가된 전압의 파형을 도시하고 있다.The selection voltage is applied before inverting the polarity. The voltage of each signal electrode forms a display dot as a scan electrode, and after the inversion is performed immediately, the applied unselected voltage has a magnitude corresponding to the amount of charge obtained by the formula (2), and at the side end of the selective voltage after the polarity inversion. Is changed to the voltage being dragged. This is evident with reference to FIGS. 23 to 25. FIG. 23 illustrates the same liquid crystal panel 1 as that in FIG. 17, but differs in display contents. 24 and 25 illustrate voltage waveforms at positions of display dots D33 and D43 when performing the display shown in FIG. FIG. 24A shows the signal voltage waveform at the dot D33 position. FIG. 24B shows the scan voltage waveform at the dot D33 position. 24C shows the waveform of the voltage applied to the dot D33.

유사하게, 제25a도는 액정 D43의 위치에서 주사 전압의 파형을 예증한다. 제25b도는 도트 D43 위치에서 주사 전압의 파형을 도시하고 있다. 제25c도는 도트 D43에 인가된 전압의 파형을 도시하고 있다. 제24a도에 예증된 바와같이, 광 전압을 적용하는 신호 전극에 대하여, 점등 전압은 극성 반전 직후에 선택 전압의 측단에서 드레그 되며, 도트 D33에 인가된 실효 전압이 제24c도에서 도시된 드래그와 동일한 정도로 감소한다. 제25a도에서 예증된 바와같이, 비점등 전압이 인가되는 신호 전극에 대하여, 비점등 전압이 선택 전압의 측단에 드래그되며, 도트 D43에 인가된 실효 전압은 드래깅에 동일한 정도로 증가한다. 상기 이유로, 도트 D33(점등 상태)는 다른 점등 도트보다 세기상 더 적게 되며, 도트 D43(비점등 상태)는 비점등표시 도트와 다른 세가상 더 크게 된다. 표시상 고르지 못함은 공식 (2)에 의해 전하에 의해서 개선된다. 보다 특별히, 표시상 어떤 일정한 고르지 못함이 발생된다. 이에 부가하여, 액정 패널상에 표시 내용에 대응하는 고르지 못함이 발생된다. 이것은 제2원인으로 규정된다.Similarly, FIG. 25A illustrates the waveform of the scan voltage at the position of liquid crystal D43. 25B shows the waveform of the scan voltage at the dot D43 position. 25C shows the waveform of the voltage applied to the dot D43. As illustrated in FIG. 24A, for a signal electrode applying an optical voltage, the lighting voltage is dragged at the side end of the selection voltage immediately after the polarity inversion, and the effective voltage applied to the dot D33 is equal to the drag shown in FIG. 24C. Decrease to the same degree. As illustrated in FIG. 25A, for the signal electrode to which the non-lighting voltage is applied, the non-lighting voltage is dragged to the side end of the selection voltage, and the effective voltage applied to the dot D43 increases to the same degree for dragging. For this reason, the dot D33 (lighted state) becomes smaller in intensity than other lit dots, and the dot D43 (non-illuminated state) becomes larger in size than the non-illuminated display dots. The unevenness on the display is improved by the charge by the formula (2). More particularly, some constant unevenness occurs on the display. In addition, unevenness corresponding to the display contents is generated on the liquid crystal panel. This is defined as the second cause.

본 발명의 제1목적은 상술된 두 원인에 의한 표시 도트에 인가된 실효 전압에 변동을 보정하여, 즉 주사전압 파형과 신호 전압 파형의 왜곡을 보정하여 콘트라스트가 고르게 균일한 표시를 할 수 있는 새로운 액정 표시 장치를 제공하는데 있다.The first object of the present invention is to provide a new display capable of displaying a uniformly uniform contrast by correcting the variation in the effective voltage applied to the display dots due to the two causes described above, that is, correcting the distortion of the scan voltage waveform and the signal voltage waveform. It is to provide a liquid crystal display device.

상기 목적을 위해서, 본 발명에 의한 한 관점은 액정 표시 장치를 제공하고 있다. 상기 표시 장치는 액정층과, 액정층을 삽입하는 한쌍의 기판과, 한 기판에 형성된 일군의 주사 전극, 다른 기판상에 형성된 일군의 신호 전극을 구비하며, 상기 표시 장치가 주사 전압 파형을 일군의 주사 전극에 인가하여 구동되며, 신호 전압 파형을 일군의 신호 전극에 인가하여 구동되며 주사 전압 파형과 신호 전압 파형 사이의 전압차의 극성을 주기적으로 반전하며, 극성 반전시에 주사 전압 파형과 신호 전압 파형의 최소 어떤 하나를 변화하기 위한 수단을 더 구비하는 것을 특징이 된다.For this purpose, one aspect of the present invention provides a liquid crystal display device. The display device includes a liquid crystal layer, a pair of substrates into which the liquid crystal layer is inserted, a group of scan electrodes formed on one substrate, and a group of signal electrodes formed on another substrate, wherein the display device includes a group of scan voltage waveforms. It is driven by being applied to the scan electrode, and driven by applying a signal voltage waveform to a group of signal electrodes and periodically inverts the polarity of the voltage difference between the scan voltage waveform and the signal voltage waveform, and at the time of polarity inversion, the scan voltage waveform and the signal voltage And means for changing at least one of the waveforms.

본 발명의 다른 관점에 있어서, 구성된 액정 표시 장치는 액정 표시 장치에 표시된 그래픽 또는 분자 패턴 표시에 의해 극성 반전시에 주사 전압 파형과 신호 전압 파형의 최소 어느 하나에 대한 변화량을 제어하기 위한 수단을 더 구비하는 것이 특징이 된다.In another aspect of the present invention, the configured liquid crystal display further comprises means for controlling the amount of change for at least one of the scan voltage waveform and the signal voltage waveform upon polarity inversion by graphic or molecular pattern display displayed on the liquid crystal display. It is characterized by having.

본 발명의 또다른 관점에 있어서, 상기 액정 표시 장치는 극성 반전과 다른 동작시에 유사하게 표시 장치에 표시된 그래픽 또는 문자 패턴에 상응하는 양으로 주사 전압 파형과 신호 전압 파형의 최소 어느 하나를 변화하기 위한 수단을 더 구비하는 것이 특징이 된다.In still another aspect of the present invention, the liquid crystal display device may change at least one of the scan voltage waveform and the signal voltage waveform in an amount corresponding to a graphic or character pattern displayed on the display device similarly in polarity inversion and other operations. It is characterized by further comprising means for.

본 발명의 또다른 관점에 있어서, 상기 액정 장치는 주사 전극에 관련하여 극성 반전 직후에 인가된 비선택 전압을 변화하기 위한 수단을 더 구비하는 것이 특징이 되며, 선택된 전압이 극성 반전의 경우에 극성방전 직전에 인가되며 비선택된 전압이 주사 전극의 그룹 사이에 극성 반전 직후 인가된다.In another aspect of the invention, the liquid crystal device is further characterized by means for changing an unselected voltage applied immediately after the polarity inversion with respect to the scan electrode, wherein the selected voltage is polarized in the case of polarity inversion. A voltage is applied immediately before the discharge and an unselected voltage is applied immediately after the polarity inversion between the groups of scan electrodes.

본 발명의 또다른 관점에 있어서, 상기 액정 표시 장치는 주사 전극과 관련하여 상기 액정 표시 장치에 표시된 그래픽 또는 문자 패턴에 의해 극성 반전 직후에 인가된 비선택 전압의 변화량을 제어하기 위한 수단을 더 구비하는 것이 특징이 되며, 선택 전압이 극성 반전하는 경우에 따라 극성 반전 직전에 인가되며 비선택 전압은 주사 전극의 그룹 사이에 극성 반전 직후에 인가된다.In another aspect of the present invention, the liquid crystal display further comprises means for controlling the amount of change in non-selection voltage applied immediately after polarity inversion by a graphic or character pattern displayed on the liquid crystal display in relation to a scan electrode. The selected voltage is applied immediately before the polarity inversion according to the polarity inversion, and the unselected voltage is applied immediately after the polarity inversion between the groups of scan electrodes.

상술된 구성에 의해서, 액정 표시 장치를 구동할 때에는 표시 도트상에 인가된 실효 전압 사이의 차를 보정하여, 즉 극성 반전에 따라 주사 전극 파형과 신호 전극 파형의 최소 어느 하나를 변화시킬 동안 극성 반전시에 형성된 표시 도트에 인가된 전압의 파형을 변형시키는데 기인하여 발생되는 실효 전압으로 변화를 보정하여 콘트라스트가 고르지 못함을 보호 가능하다.With the above-described configuration, when driving the liquid crystal display device, the polarity inversion is corrected while correcting the difference between the effective voltage applied on the display dot, that is, changing at least one of the scan electrode waveform and the signal electrode waveform according to the polarity inversion. It is possible to protect the uneven contrast by correcting the change with an effective voltage generated due to the deformation of the waveform of the voltage applied to the display dot formed at the time.

본 발명의 예증된 실시예는 첨부된 도면과 관련하여 특별한 방법으로 서술될 것이다.Illustrative embodiments of the invention will be described in a particular manner in conjunction with the accompanying drawings.

먼저, 상기 주어진 제1원인에 기인한 표시상에 고르지 않는 문제점을 명백히 하기 위한 실시예를 도시하고 있다.First, an embodiment for clarifying an uneven problem on the display due to the first cause given above is shown.

[실시예 1]Example 1

극성 반전시에 발생된 콘트라스트가 표시 패턴상 고르지 않게 일정 정도 발생된다. 상술된 바와같이, 극성 반전 직전 선택된 주사 전극상의 점등 도트의 수와 극성 반전 직후 선택된 주사 전극상의 점등 도트의 수를 합한 F에 대응하여 고르지 않는 콘트라스트가 부가된다.The contrast generated during polarity inversion is generated to some extent unevenly on the display pattern. As described above, an uneven contrast is added corresponding to F, which is the sum of the number of lit dots on the selected scan electrode just before the polarity inversion and the number of lit dots on the selected scan electrode immediately after the polarity inversion.

극성 반전 이외의 동작시 선택된 주사 전극이 다음 전극에 이동하면, 표시 도트에 인가된 파형은 선택된 주사 전극상의 점등 도트의 수와 다음에 선택된 전극상의 점등 도트의 수 상에 차이 I에 따라 왜곡된다.If the selected scan electrode moves to the next electrode in operation other than the polarity inversion, the waveform applied to the display dot is distorted according to the difference I on the number of lit dots on the selected scan electrode and the number of lit dots on the next selected electrode.

따라서, 액정 표시 장치의 동작시에 합 F와 차 I에 대응하는 파형 보정이 계산하기 전에 실행될 것이다. 이들 보정을 실행하기 위한 액정 표시 장치의 한 특별한 실시예가 제1도에서 예증된다.Therefore, in the operation of the liquid crystal display, waveform correction corresponding to the sum F and the difference I will be performed before calculation. One particular embodiment of a liquid crystal display for performing these corrections is illustrated in FIG.

제1도에 있어서는 참조부호(101)로 액정 패널과 구동 회로로 구성된 액정 장치를 도시하고 있다. (102)는 액정 표시 장치의 동작을 제어하기 위하여 일련의 제어 신호로, 래치 신호 LP, 프레임 신호 FR, 데이타-인 신호 DIN, X 구동기 변위 클럭 신호 XSCL 등이 있다. (103)은 데이타 신호를 표시하며, (104)는 파형 보정 신호 발생 회로(이하 보정 회로로써 참조된다)이며, (105)는 전원 회로이다.In FIG. 1, reference numeral 101 shows a liquid crystal device composed of a liquid crystal panel and a driving circuit. Reference numeral 102 denotes a series of control signals for controlling the operation of the liquid crystal display device, such as latch signal LP, frame signal FR, data-in signal DIN, X driver displacement clock signal XSCL, and the like. Numeral 103 denotes a data signal, numeral 104 is a waveform correction signal generating circuit (hereinafter referred to as a correction circuit), and numeral 105 is a power supply circuit.

상기 보정 회로(104)는 수치 F 또는 I를 계산함과 더불어, 수치 F 또는 I의 포지티브 또는 네가티브를 나타내는 부호 신호(108)와 절대치 F 또는 I의 강도를 나타내는 강도 신호(109)의 보정 신호로써 전원 회로(105)에 전달한다. 전원 회로(105)는 상기 부호 신호(108) 및 강도 신호(109)에 따라서 액정 장치(101)에 공급하는 주사 전극 구동용 전원(이하, Y전원이라 칭함)(106)과, 신호 전극 구동용 전원(이하, X전원이라 칭함)(107)을 이루도록 작용한다. 상기 전원 회로(105)는 Y전원(106)의 전압을 보정하도록 작용한다.The correction circuit 104 calculates a numerical value F or I, and as a correction signal of a sign signal 108 indicating a positive or negative value of the numerical value F or I and an intensity signal 109 indicating an intensity of the absolute value F or I. Transfer to the power supply circuit 105. The power supply circuit 105 includes a scan electrode driving power supply (hereinafter referred to as a Y power supply) 106 supplied to the liquid crystal device 101 in accordance with the sign signal 108 and the intensity signal 109, and a signal electrode driving. It serves to form a power source (hereinafter referred to as X power source) 107. The power supply circuit 105 acts to correct the voltage of the Y power supply 106.

제1도에서 도시된 실시예 1의 기본적 동작은 다음에 서술될 것이다.The basic operation of Embodiment 1 shown in FIG. 1 will be described next.

즉, 보정 회로(104)는 임의의 주사 전극이 선택되는 때에 데이터 신호(103)를 취입하여, 다음에 선택된 주사 전극상의 점등 도트의 수 MON을 계산한다. 그래서 보정 회로(104)는 선택되는 주사 전극상의 점등 도트의 수 NON과 점등 도트수 MON합 및 차인 수치 F 및 I를 카운트한다. 그리고, 선택이 이동되는 때(극성반전시), 그 결과의 부호 신호와 절대치는 부호 신호와 강도 신호(109)의 형태로 출력된다. 극성 반전시에는 수치 I로 대체된 수치 F가 동일하게 출력된다. 또한, 상기 단계에서, 점등 도트수 MON은 선택된 주사전극상의 점등 도트의 수 NON과 접속하여 취입되어 기억한다. 그리고, 전원 회로(105)는 부호 신호(108)와 강도 신호(109)에 의해 Y전원(106)의 전압에 필요한 보정을 행한다.That is, the correction circuit 104 takes in the data signal 103 when an arbitrary scan electrode is selected, and then calculates the number M ON of the lit dots on the selected scan electrode. Thus, the correction circuit 104 counts numerical values F and I which are the sum of the number of lit dots N ON and the number of lit dots M ON and the difference between the selected scan electrodes. When the selection is moved (at the time of polarity inversion), the resulting code signal and absolute value are output in the form of a code signal and a strength signal 109. When the polarity is reversed, the value F replaced by the value I is output in the same manner. In the above step, the number of lit dots M ON is stored in connection with the number of lit dots N ON on the selected scan electrode. Then, the power supply circuit 105 performs correction necessary for the voltage of the Y power supply 106 by the sign signal 108 and the intensity signal 109.

상술한 동작에 의해서는 제1원인에 유도된 액정 패널에 발생히는 콘트라스트가 고르지 못함이 방지된다. 본 실시예는 보정 방법에 관한 것이며, 왜곡의 크기에 대응하는 주기동안 액정 패널에 인가된 구동 파형에 발생된 왜곡을 취소할 정도로 일방향으로 일정 전압이 인가된다. 일정 전압의 왜곡은 강도 신호(108)에 따른 인가 주기 동안 부호 신호(108)에 의해 결정된다.By the above-described operation, uneven contrast caused in the liquid crystal panel induced by the first cause can be prevented. This embodiment relates to a correction method, wherein a constant voltage is applied in one direction to cancel a distortion generated in a driving waveform applied to a liquid crystal panel during a period corresponding to the magnitude of the distortion. The distortion of the constant voltage is determined by the sign signal 108 during the application period according to the intensity signal 108.

실시예 1에서 이용된 구성 소자에 관련된 구체적 구성 및 동작은 후술될 것이며, 제1도 내지 제5도는제1도의 구성 소자를 상세히 도시하고 있다.Specific configurations and operations related to the constituent elements used in Embodiment 1 will be described later, and FIGS. 1 to 5 illustrate the constituent elements of FIG. 1 in detail.

제2도는 액정 장치(101)의 구체적 구성의 일예를 도시하고 있다.2 shows an example of a specific configuration of the liquid crystal device 101.

제2도에 있어서, 액정 패널(201)은 한쌍의 기판(202, 203) 사이에 중복되는 방법으로 배열되며, 한 기판(202)상에 횡으로 배열된 주사 전극 Y1 내지 Y6이 형성되어 있으며, 다른 기판(203)상에 층으로 배열된 신호 전극 X1 내지 X6가 형성되어 있다. 그리고, 주사 전극 Y1 내지 Y6 및 신호 전극 X1 내지 X6로 구성된 교차 부분에서 표시 도트가 형성된다. 또한, 상기 액정 패널은 설명을 간단히 하기 위해 (6×6) 도트 매트릭스로 구성되지만, 도트 매토릭스는 상기 예로 제한되지 않는다.In FIG. 2, the liquid crystal panel 201 is arranged in a manner overlapping between the pair of substrates 202 and 203, and scanning electrodes Y1 to Y6 arranged laterally on one substrate 202 are formed, The signal electrodes X1 to X6 arranged in layers on the other substrate 203 are formed. Then, display dots are formed at the intersections consisting of scan electrodes Y1 to Y6 and signal electrodes X1 to X6. Incidentally, the liquid crystal panel is composed of a (6x6) dot matrix for the sake of simplicity, but the dot matrix is not limited to the above examples.

(205)는 주사 전극 구동 회로로, 시프트 레지스터 회로(206)와 레벨 시프트 회로(207)로 구성된다. 이 레벨 시프토 회로(207)의 출력은 액정 패널(201)이 주사 전극 Y1 내지 Y6로 유도한다. 신호 전극 구동 회로(208)는 시프트 레지스터 회로(209), 래치 회로(210)와 레벨 시프트 회로(211)로 구성된다. 레벨 시프트 회로(211)의 출력은 액정 패널(201) 신호 전극 X1 내지 X6로 유도된다.Reference numeral 205 is a scan electrode driving circuit, which is composed of a shift register circuit 206 and a level shift circuit 207. The output of this level shift circuit 207 leads the liquid crystal panel 201 to the scan electrodes Y1 to Y6. The signal electrode drive circuit 208 is composed of a shift register circuit 209, a latch circuit 210, and a level shift circuit 211. The output of the level shift circuit 211 is directed to the liquid crystal panel 201 signal electrodes X1 to X6.

제3도는 상술된 제어 신호(102)를 구성하도록 결합된 신호 DIN, LP, FR 및 XSCL 및 데이타 신호(103)를 도시하는 타이밍도를 도시하고 있다.3 shows a timing diagram showing the signals DIN, LP, FR and XSCL and the data signal 103 combined to constitute the control signal 102 described above.

상기 신호 DIN 및 LP는 주사 전극 구동 회로(205)의 시프트 레지스터 회로(206)와 관련하여 데이타 및 시프트 클럭으로써 역활한다. 신호 LP와 최종 전이에 따라, 신호 DIN은 시프트 레지스터 회로(206)에 취입되어 전송된다. "H"레벨로 가정된때 능동적인 신호 DIN은 액정 패널(201)의 주사 전극 Y1 내지 Y6의 수 이상인 신호 LP의 수에 의해 전형적으로 규정된 간격으로 한번 출력된다. "H"데이타는 시프트 레지스터 회로(206)의 내부를 통과하며, 다른 경우에 있어서 신호 DIN는 "L"로 가정한다. 만약 능동적이면, 선택 전압은 시프트 보정 회로(206)의 내용에 따라 레벨 시프트 회로(207)를 통하여 주사 전극 Y1 내지 Y6에 공급된다. 반면, 비능동적이면 비선택 전압이 주사 전극 Y1 내지 Y6에 공급된다. 선택 전압과 비선택전압은 Y전원(106)으로부터 공급된다.The signals DIN and LP serve as data and shift clocks with respect to the shift register circuit 206 of the scan electrode driving circuit 205. In accordance with the signal LP and the final transition, the signal DIN is taken into the shift register circuit 206 and transmitted. The active signal DIN when assumed at the " H " level is output once at intervals typically defined by the number of signals LP that are greater than or equal to the number of scan electrodes Y1 to Y6 of the liquid crystal panel 201. Data "H" passes through the shift register circuit 206, and in other cases the signal DIN is assumed to be "L". If active, the selection voltage is supplied to scan electrodes Y1 to Y6 through level shift circuit 207 in accordance with the contents of shift correction circuit 206. On the other hand, if it is inactive, the non-selection voltage is supplied to the scan electrodes Y1 to Y6. The selection voltage and the non-selection voltage are supplied from the Y power supply 106.

데이타 신호(103)와 신호 XSCL 및 LP는 신호 전극 구동 회로(208)와 시프트 레지스터 회로(209)의 데이타 및 시프트 클럭으로 기능하며, 또한 래치 회로(210)의 래치 클럭으로 기능한다. 제3도에 있어서, 데이타 신호는 점등 상태를 나타내도록 "H"레벨을 가정한때 능동적이 된다. 데이타 신호(103)는 액정 패널(201)의 임의의 주사 전극이 선택되는 시에 다음 주사 전극의 표시 도트(204)를 점등 또는 비점등인 상태로 결정하기 위한 신호로써 작용한다. 임의의 주사 전극의 선택 주기 동안, 데이타 신호(103)가 다음에 선택된 주사 전극상의 표시 도트에 대응하는 신호로써 작용하도록, 신호 XSCL의 변위로 데이타 신호(103)가 시프트 레지스터 회로(209)에서 취해진다. 데이타 신호(103)가 신호 XSCL에 의해 취해진 후, 시프트 레지스터회로(209)의 내용은 신호 LP의 입하로 래치 회로(210)에서 취해진다. 그래서, 그 취해 내용에 대응하여 시프트 레지스터 회로(211)를 통하여 능동 상태일때, 점등 전압이 신호 전극 X1 내지 X6에 공급된다. 반면, 비능동 상태에서 비점등 전압은 신호 전극 X1 내지 X6에 공급된다. 점등 및 비점등 전압은 X전원(107)으로부터 공급된다.The data signal 103 and the signals XSCL and LP function as data and shift clocks of the signal electrode driving circuit 208 and the shift register circuit 209, and also function as latch clocks of the latch circuit 210. In FIG. 3, the data signal becomes active when the "H" level is assumed to indicate the lighting state. The data signal 103 serves as a signal for determining the display dot 204 of the next scan electrode to be in a lit or unlit state when any scan electrode of the liquid crystal panel 201 is selected. During the selection period of any scan electrode, the data signal 103 is taken in the shift register circuit 209 with the displacement of the signal XSCL so that the data signal 103 acts as a signal corresponding to the display dot on the next selected scan electrode. All. After the data signal 103 is taken by the signal XSCL, the contents of the shift register circuit 209 are taken in the latch circuit 210 with the arrival of the signal LP. Thus, when the active state is supplied via the shift register circuit 211 in correspondence with the contents of the taking, the lighting voltage is supplied to the signal electrodes X1 to X6. On the other hand, in the non-active state, the non-lighting voltage is supplied to the signal electrodes X1 to X6. The lit and unlit voltages are supplied from the X power source 107.

신호 FR(프레임 신호)은 액정 패널(201)을 AC 구동하기 위해서 구동 회로(205,206)와 접속된다. 신호FR은 신호 LP의 입하로 동기 절환되어, 구동 전압의 전위에 대한 선택을 절환한다. 보다 특별히, 구동 전압은 2군의 전압을 포함하는데, 일군은 선택 및 비선택 전압이며, 다른 군은 점등 및 비점등 전압이다. 구동 전압은 프레임 신호 FR에 의해 절환된다.The signal FR (frame signal) is connected to the drive circuits 205 and 206 to AC drive the liquid crystal panel 201. The signal FR is synchronously switched to the arrival of the signal LP to switch the selection for the potential of the drive voltage. More specifically, the drive voltage includes two groups of voltages, one group being a selection and non-selection voltage and the other group being a lighting and non-lighting voltage. The drive voltage is switched by the frame signal FR.

액정 장치(101)의 구성 및 이것의 구동 방법은 본 발명을 설명하기 위한 일실시예로써 예증되지만, 상술된 구성 및 방법은 제한되지 않는다.The configuration of the liquid crystal device 101 and the driving method thereof are exemplified as an embodiment for explaining the present invention, but the above-described configuration and method are not limited.

제4도는 제1도에 도시된 보정 회로(104)의 구체적 회로에 대한 일례를 도시한 블럭도이다.4 is a block diagram showing an example of a specific circuit of the correction circuit 104 shown in FIG.

제4도에 있어서, (401)은 계수 회로, (402)는 제1계수 유지 회로, (403)은 제2계수 유지 회로, (404)는 수치 연산 회로, (405)는 펄스폭 제어 회로를 나타낸다.In Fig. 4, reference numeral 401 denotes a coefficient circuit, 402 denotes a first coefficient holding circuit, 403 denotes a second coefficient retaining circuit, 404 denotes a numerical calculation circuit, and 405 denotes a pulse width control circuit. Indicates.

계수 회로(401)는 제2도의 액정 패널(201)의 n차 주사 전극이 선택되어 처리되는 동안에 (n+1)차 주사전극상의 표시 도트내의 점등수를 계산한다.The counting circuit 401 calculates the number of lightings in the display dots on the (n + 1) th scanning electrodes while the nth scanning electrode of the liquid crystal panel 201 of FIG. 2 is selected and processed.

계수회로(401)는 제어 신호(102)의 신호 LP의 입하에서 부터 다음 입하까지의 주기 동안 신호 XSCL의 입하에서 데이타 신호(103)가 능동 상태일때만 부가 실행하여 (n+1)차 주사 전극의 점등 도트의 수를 계산한다. 신호 LP의 입하에서 계수치는 제1계수 유지 회로(402)에 출력되며, 동시에 계수 회로(401)의 계수치는 0으로 리세트된다. 이 단계에서, 계수를 시작한다. 이들 단계는 순차적으로 반복된다. 1도트 단위로 엄밀하게 계산하는 것은 경우에 따라 반드시 실행될 수 있는 것은 아니다. 만약 계수의 에러가 신호 전극X1 내지 X6의 수 640인 조건에서 ±16도트로 세트된다면 문제가 발생되지 않는다.The counting circuit 401 is additionally executed only when the data signal 103 is active at the arrival of the signal XSCL during the period from the arrival of the signal LP of the control signal 102 to the next arrival (n + 1). Calculate the number of lit dots. At the arrival of the signal LP, the count value is output to the first coefficient holding circuit 402, and at the same time, the count value of the counting circuit 401 is reset to zero. At this stage, counting starts. These steps are repeated sequentially. Exact calculations in single-dot increments may not necessarily be possible in some cases. If the error of the coefficient is set to ± 16 dots under the condition of the number 640 of the signal electrodes X1 to X6, no problem occurs.

다음, 제1계수 유지 회로(402)는 신호 LP의 입하에서 상기 계수 회로(401)의 계수치가 0으로 되기 직전의 계수치를 순차적으로 취입한다. 제2계수 유지 회로(403)는 신호 LP의 입하에서 제1계수 유지 회로(402)가 계수회로(401)에서부터 다음 계수치를 취입하기 직전의 제1계수 유지 회로(402)로부터 계수치를 순차적으로 취입하도록 작용한다. 따라서, 제1계수 유지 회로(402)가 (n+1)차 주사 전극상의 표시 도트의 점등 도트수 MON을 취입할때, 제2계수 유지 회로(403)은 n차 주사 전극상의 표시 도트의 점등 도토수NON을 취입한다. 수치 MON및 NON수치 연산 회로(404)에 각각 출력된다.Next, the first coefficient holding circuit 402 sequentially takes in the count value immediately before the count value of the counting circuit 401 becomes zero at the arrival of the signal LP. The second coefficient holding circuit 403 sequentially takes in count values from the first coefficient holding circuit 402 just before the first coefficient holding circuit 402 takes the next count value from the counting circuit 401 at the arrival of the signal LP. To act. Therefore, when the first coefficient holding circuit 402 receives the number of lit dots M ON of the display dots on the (n + 1) th order scanning electrode, the second coefficient holding circuit 403 is used to display the display dots on the nth order scan electrode. Lit The dispenser N ON . The numerical values M ON and N ON are output to the numerical calculation circuit 404, respectively.

다음, 수치 연산 회로(404)는 상기 상기 제1 및 제2계수 유지 회로(402), (403)로부터 수치 MON및 NON과 연관된 합 F과 차 I를 계산하며, F=NON+MON과 I=NON-MON이 된다. 만약 신호 FR이 변화되지 않는때(극성 반전 이외의 시간), 수치 I의 부호는 부호 신호(108)의 형태로 출력된다. 동시에, I의 절대치는 펄스폭 제어 회로(405)에 출력된다. 그래서 신호 FR가 변화된다. 이 시간에서(극성 반전시), 수치 F는 동일 형태로 출력된다. 그러나, 회로의 상황에 따라서 수치 F의 부호에 대한 반전은 부호 신호(108)로써 출력된다.Next, the numerical calculation circuit 404 calculates the sum F and the difference I associated with the numerical values M ON and N ON from the first and second coefficient holding circuits 402, 403, where F = N ON + M ON and I = N ON -M ON . If the signal FR does not change (time other than polar inversion), the sign of the numerical value I is output in the form of the sign signal 108. At the same time, the absolute value of I is output to the pulse width control circuit 405. So the signal FR is changed. At this time (at polar inversion), the numerical value F is output in the same form. However, depending on the situation of the circuit, the inversion to the sign of the numerical value F is output as the sign signal 108.

제어 신호(102)의 신호 LP에 대한 입하로 동기하여, 펄스폭 제어 회로(405)는 수치 연산 회로(404)로부터 입력된 절대치 F 또는 I에 대응하는 시간동안 능동 신호 또는 강도 신호(109)를 출력한다.In synchronization with the arrival of the control signal 102 to the signal LP, the pulse width control circuit 405 generates the active signal or the intensity signal 109 for a time corresponding to the absolute value F or I input from the numerical calculation circuit 404. Output

강도 신호(109)의 폭 W과 수치 F.I 사이의 관계는 예를들면 실험적 방법에 의해 획득될 수 있다. 상기폭 W는 수치 I의 포지티브 또는 네가티브에 따라 다를 것이다. 그러나, 상기 실시예에서 폭 W는 수치 I의 포지티브 또는 네가티브에 제한되지 않는다. 즉,The relationship between the width W of the intensity signal 109 and the numerical value F.I can be obtained, for example, by an experimental method. The width W will depend on the positive or negative of the numerical value I. However, the width W in this embodiment is not limited to the positive or negative of the numerical value I. In other words,

W=a1·I 및 W=a1·F+a0 W = a 1 · I and W = a 1 · F + a 0

보정 회로(104)의 동작 및 기능은 상술되어 있다. 각각의 구성 요소(401 내지 405)의 구체적 회로는 상술된 방법으로 적당하게 실제되어 있으므로 서술은 여기에서 생략한다.The operation and function of the correction circuit 104 is described above. The specific circuit of each of the components 401 to 405 is appropriately actualized in the above-described manner, so the description is omitted here.

제5도에서는 제1a도에서 도시된 전압 전원 회로(105)의 구체적 회로의 일예를 도시하고 있다.FIG. 5 shows an example of a specific circuit of the voltage power supply circuit 105 shown in FIG. 1A.

제5도에 있어서, (501) 내지 (509)는 차례로 직렬 접속된 저항기를 나타내며, 저항의 단부에는 전압 V0U 및 전압 V5L로 접속되어 있다.In Fig. 5, reference numerals 501 to 509 denote resistors connected in series, and are connected to the ends of the resistors at voltage V0U and voltage V5L.

저항기(501) 내지 (509)의 각 단부에서 발생된 전압은 V0U, VON, V0L, V1, V2, V3, V4, V5U, V5N 및 V5L로 지시되어 있으며, 각각은The voltages generated at each end of resistors 501-509 are indicated by V0U, VON, V0L, V1, V2, V3, V4, V5U, V5N and V5L, each of

VON-V1VON-V1

=V1-V2= V1-V2

=V3-V4= V3-V4

=V4-V5N= V4-V5N

=(V2-V3)/(n-4)= (V2-V3) / (n-4)

여기서, n는 상수이다. 또는Where n is a constant. or

(V0U -VON)/(VON -V1)(V0U -VON) / (VON -V1)

=(V5N -V5L)/(V4 -V5N)= (V5N -V5L) / (V4 -V5N)

(VON -V0L)/(VON -V1)(VON -V0L) / (VON -V1)

=(V5U-V5N)/(V4-V5N)이 된다.= (V5U-V5N) / (V4-V5N).

각각의 저항기(2601) 내지 (2607)의 저항값은 이들 관계식을 성립하도록 세트된다.The resistance value of each of the resistors 2601 to 2607 is set to establish these relations.

(510)은 저항기(501) 내지 (509)에 의해 발생된 분할 전압 VON, V0L, V1, V2, V3, V4, V5U 및 V5N을 안정화시키기 위한 전압 안정화 회로이다. 회로(510)에서, 입력 전압과 동일 레벨을 가진 전압은 낮은 임피던스를 발생토록 출력된다. 상기 실시예에서, 전압 안정화 회로(510)는 연산 증폭 회로에 의한 전압 팔로우 회로로 구성된다.510 is a voltage stabilization circuit for stabilizing the divided voltages VON, V0L, V1, V2, V3, V4, V5U and V5N generated by resistors 501 to 509. In the circuit 510, a voltage having the same level as the input voltage is output to generate a low impedance. In the above embodiment, the voltage stabilization circuit 510 is constituted by a voltage follower circuit by an operational amplifier circuit.

스위치(511, 512)는 제1도의 부호 신호(108)와 강도 신호(109)에 응답하여 절환된다. 네가티브치 I 및 F와 연관된 부호 신호(108)와 강도 신호(109)를 출력할때, 제5도의 스위치(511, 512)는 강도 신호가 능동으로 되어 있는 동안 전압 V0U 및 V5L로 절환된다.The switches 511 and 512 are switched in response to the sign signal 108 and the strength signal 109 of FIG. When outputting the sign signal 108 and the strength signal 109 associated with negative values I and F, the switches 511 and 512 of FIG. 5 are switched to voltages V0U and V5L while the strength signal is active.

포지티브치 I와 연관된 부호 신호(108) 및 강도 신호(109)를 출력할때, 스위치는 강도 신호(109)가 능동일 동안 전압 V0L 및 V5U로 절환된다.When outputting the sign signal 108 and the strength signal 109 associated with the positive value I, the switch switches to voltages V0L and V5U while the strength signal 109 is active.

어떤 경우에 있어서, 강도 신호(109)가 비능동이 될때, 스위치는 전압 VON 및 V5N으로 절환된다.In some cases, when the intensity signal 109 becomes inactive, the switch switches to voltages VON and V5N.

스위치(511, 512)에 의해 출력된 전압은 V0 및 V5이다.The voltages output by the switches 511 and 512 are V0 and V5.

상기 전압 V0N 및 V2는 전압 V5N 및 V3가 다른 군의 점등 및 비점등 전압일때 일군의 점등 및 비점등 전압으로써 규정되며, 이들 전압은 X전원(107)을 구성하도록 하나로 통합한다.The voltages V0N and V2 are defined as a group of lighting and non-lighting voltages when the voltages V5N and V3 are the lighting and non-lighting voltages of the other groups, and these voltages are integrated into one to form the X power source 107.

유사하게, 전압 V5 및 V1은 전압 V0 및 V4는 다른 일군의 선택 및 비선택 전압일 동안 일군의 선택 및 비선택 전압으로 규정되며, 이들 전압은 Y전원(106)을 구성하도록 하나로 통합된다.Similarly, voltages V5 and V1 are defined as a group of select and unselected voltages during the other group of select and unselect voltages, and these voltages are integrated into one to make up the Y power source 106.

X전원(107) 및 Y전원(106)은 제1도에서 도시된 액정 장치(101)에 전압을 공급한다.The X power source 107 and the Y power source 106 supply a voltage to the liquid crystal device 101 shown in FIG.

상기 구성은 상술되어 있으며, 기술은 구체적 실시예로 설명된다. 제6도에서는 액정 패널(201)(제2도에서 도시됨)을 도시하며, 사선의 표시 도트는 점등 상태를 나타낸다. 제7a도 내지 제7c도는 표시를 할때 본발명의 실시예로 구동 전압 파형을 도시하고 있다. 극성은 주사 전극 Y3 및 Y4 사이에서 반전된다(극성반전수 및 위치는 한정되는 것이 아니라 임의적으로 선택된다).The configuration is described above, and the description is described in specific embodiments. FIG. 6 shows the liquid crystal panel 201 (shown in FIG. 2), and the diagonal display dots indicate a lighting state. 7A to 7C show driving voltage waveforms as an embodiment of the present invention when displaying. The polarity is inverted between scan electrodes Y3 and Y4 (polarity inversion number and position are not limited but are arbitrarily selected).

제7a도는 신호 전극 X2에 인가된 신호 전압의 파형을 도시하고 있다.FIG. 7A shows the waveform of the signal voltage applied to the signal electrode X2.

제7b도는 주사 전극 Y4에 인가된 주사 전압의 파형을 도시하고 있다. 극성 반전은 주사 전극 Y4로 실행되며, 선택 전압은 수치 F에 대응하는 시간을 시간의 어떤 스팬에 부가하여 획득된 주기 동안만(도면에서 W로 도시됨) V0U 또는 V5L이 된다.7B shows the waveform of the scan voltage applied to the scan electrode Y4. Polarity reversal is performed with scan electrode Y4, and the selection voltage becomes V0U or V5L only for a period (shown as W in the figure) obtained by adding a time corresponding to the value F to any span of time.

제7c도는 신호 전극 X2 및 주사 전극 Y4로 구성된 표시 도트(이하, D24로 지시됨)에 실제로 인가된 전압의 파형(실선으로 도시됨)의 도시하고 있다. 파선으로 도시된 파형은 극성 반전시 발생된 어떤 수치 및 수치 F의 합에 대응하여 발생되는 것으로 이해될 것이다.FIG. 7C shows a waveform (shown in solid line) of the voltage actually applied to the display dot (hereinafter indicated by D24) composed of the signal electrode X2 and the scan electrode Y4. It will be understood that the waveform shown by the broken line is generated corresponding to the sum of some numerical value and the numerical value F generated during polarity inversion.

제7a도 내지 제7c도에 있어서, 극성 반전시에 제1도의 보정 회로(104)는 어떤 시간의 스팬을 수치 F와 동일한 시간을 부가하여 얻어진 주기 동안 능동으로 있는 강도 신호(109)를 출력한다. 부호 신호(108)는 네가티브 상태를 표시한다. 강도 신호(109)가 능동일때, 전원 회로(105)는 Y전원(107)을 구성토록 결합된 선택 전압(전압 V0 및 V5)으로써 V0U 및 V5L을 출력하며, 강도 신호(109)가 비능동일때 VON 및 V6N을 출력한다.7A to 7C, upon polarity inversion, the correction circuit 104 in FIG. 1 outputs an intensity signal 109 that is active for a period obtained by adding a time span equal to the numerical value F. . Sign signal 108 indicates a negative state. When the strength signal 109 is active, the power supply circuit 105 outputs V0U and V5L as the selection voltages (voltages V0 and V5) coupled to constitute the Y power supply 107, and when the strength signal 109 is inactive Outputs VON and V6N.

이 이유로, 제7c도에서 파선에 의해 도시된 완곡 부분은 선택 전압이 제7b도에서 도시된 시간 W동안만 전압 V0U 및 V5L로 절환되기 때문에 거의 보정된다.For this reason, the curvature portion shown by the broken line in FIG. 7C is almost corrected because the selection voltage is switched to voltages V0U and V5L only for the time W shown in FIG. 7B.

결과적으로, 실효 전압이 보정되어, 반전 극성시 제1원인에 의해 발생된 콘트라스트가 고르지 않는 것을 제거한다.As a result, the effective voltage is corrected to remove the uneven contrast caused by the first cause at the inversion polarity.

극성 방전 이외의 선택적 시프트 동안에는 제1도의 부호 신호(108)와 강도 신호(109)가 수치 F 대신에 수치 I에 따르는 것을 제외하고 동작상 동일하다.During the selective shift other than the polar discharge, the sign signal 108 and the intensity signal 109 of FIG. 1 are identical in operation except that they follow the value I instead of the value F. FIG.

즉, 수치 I에 대응하는 주기동안 강도 신호(109)가 능동이도록 구성한다.That is, the strength signal 109 is configured to be active during the period corresponding to the numerical value I.

능동 주기 동안, 포지티브인 부호 신호(108)의 경우에 있어서 전압 V0L 및 V5U는 전압 V0 및 V5로써 출력된다.During the active period, in the case of the sign signal 108 being positive, the voltages V0L and V5U are output as voltages V0 and V5.

능동 주기 동안, 네가티브인 부호 신호(108)에 있어서, 전압 V0U 및 V5L은 전압 V0 및 V5로써 출력된다.During the active period, for negative sign signal 108, voltages V0U and V5L are output as voltages V0 and V5.

비능동 주기 동안, 전압 V0N 및 V5N은 전압 V0 및 V5로써 출력된다.During inactive periods, voltages V0N and V5N are output as voltages V0 and V5.

상술된 동작에 의하여, 극성 반전시에서와 같이 수치 I에 의해 발생되는 표시 도트에 실제로 인가된 전압파형의 왜곡을 보정하며, 결과로써 실효 전압이 보정되며 콘트라스가 고르지 않는 것을 제거하게 될 것이다.By the above-described operation, the distortion of the voltage waveform actually applied to the display dot generated by the numerical value I as in the case of polarity inversion will be corrected, and as a result, the effective voltage will be corrected and the contrast will be eliminated.

[실시예 2]Example 2

실시예 1에 있어서, 수치 I에 의한 보정(극성 반전 이외의 선택 시프트 시간에서의 보정)이 생략되면, 거의 동일 효과가 얻어질 것이며, 또한 회로가 단순화될 것이다.In Example 1, if the correction by the numerical value I (correction at the selected shift time other than the polarity inversion) is omitted, almost the same effect will be obtained, and the circuit will be simplified.

[실시예 3]Example 3

실시예 2에 있어서, 극성 반전시의 수치 F에 의한 보정이 생략되면, 항시 보정이 일정 시간동안 실행된다. 이와같은 경우에 있어서, 거의 동일 효과가 획득될 것이며, 회로는 간략하게 단순화된다.In Example 2, when correction by the numerical value F at the time of polarity inversion is omitted, correction is always performed for a certain time. In such a case, almost the same effect will be obtained, and the circuit is simplified simply.

[실시예 4]Example 4

실시예 l 내지 4에 있어서, 보정은 선택 전압을 변환시켜 수행된다. 그러나, 다른 비선택 전압, 점등 전압 및 비점등 전압이 변화될 것이다.In Examples 1 to 4, the correction is performed by converting the selection voltage. However, other non-selective voltages, lighting voltages and non-lighting voltages will vary.

[실시예 5]Example 5

실시예 제1 내지 5에 있어서, 보정은 수치 I 및 F에 대응하는 주기 동안만 규정 전압을 변화시킬때 효과적이다. 그러나, 수치 I 및 F에 대응하는 전압은 소정 시간 동안 인가될 것이며, 수치 I 및 F에 대응하는 주기동안 전압이 인가될 것이다. 게다가, 보정을 실행토록 인가된 전압 파형은 구형 뿐만 아니라 삼각형 및 사다리형, 지수 관계로 표현된 다른 구성으로 가정될 것이다.In Examples 1 to 5, the correction is effective when the specified voltage is changed only for a period corresponding to the numerical values I and F. However, the voltages corresponding to the numerical values I and F will be applied for a predetermined time, and the voltages will be applied during the period corresponding to the numerical values I and F. In addition, the voltage waveform applied to perform the correction will be assumed to be a sphere as well as another configuration expressed in a triangular and ladder, exponential relationship.

제2원인에 기인하여 나타나는 콘트라스트가 고르지 못한 것은 제거토록 구성된 설명된 실시예가 존재할것이다.There will be the described embodiment configured to eliminate the uneven contrast that appears due to the second cause.

[실시예 6]Example 6

제2원인에 기인한 표시에 고르지 못함은 극성 반전시 선택 전압에서부터 비선택 전압으로 변화되도록 주사 전극(이하, 주사 전극 YS로 참조)에 교차하는 신호 전극의 전압이 극성 반전된 후 선택 전압을 향해 끄는 사실로 발생된다. 극성 반전 전후에 선택된 주사 전극상의 표시 도트의 합에 대응하여 어떤 정도의 고르지 못함 및 다른 고르지 못함이 상기 고르지 못함에 부가된다. 그래서, 액정 표시 장치가 동작시, 주사 전극 YS의 비선택 전압은 주사 전극 YS에 인가된 비선택 전압에 계산된 합 F에 대응하는 전압을 겹쳐 놓을 때 신호 전극의 전압이 선택 전압을 향해 끌리는 양으로 선택 전압으로 변화되어, 주사 전극 YS상의 표시도트의 실효 전압이 전극 YS이외의 주사 전극상의 표시 도트의 실효 전압과 동일하게 된다. 상술된 보정방법은 제2원인에 기인한 표시의 고르지 못함을 제거할 수 있다.Inconsistent display due to the second cause is that the voltage of the signal electrode crossing the scan electrode (hereinafter referred to as scan electrode YS) is reversed in polarity so as to change from the selection voltage to the non-selection voltage upon polarity inversion toward the selection voltage. It is caused by the fact of turning off. Some degree of unevenness and other unevenness are added to the unevenness corresponding to the sum of the display dots on the selected scan electrode before and after the polarity inversion. Thus, when the liquid crystal display is operated, the amount of unselected voltage of the scan electrode YS is attracted toward the selected voltage when the voltage of the signal electrode is superimposed on the unselected voltage applied to the scan electrode YS corresponding to the calculated sum F. The voltage is changed to the selection voltage so that the effective voltage of the display dots on the scan electrode YS is equal to the effective voltage of the display dots on the scan electrodes other than the electrode YS. The above-described correction method can eliminate the unevenness of the display due to the second cause.

제8도에 있어서는 상술된 보정을 실행하기 위해, 액정 장치의 한 실시예를 도시하고 있다.In FIG. 8, one embodiment of the liquid crystal device is shown in order to carry out the above-described correction.

제8도에 있어서, 액정 장치(801)는 액정 패널 및 구동 회로로 구성된다. (102) 및 (103)은 제어 신호 및 데이타 신호를 표시하며, 제1도에서 도시된 것과 동일하다. 제8도에 있어서, 또한 파형 보정 신호 발생회로(이하, 보정 회로(804)로 참조됨)는 계산의 결과에 대응하는 시간 동안 능동으로 남아 있는 강도 신호(809)를 발생하며 선택을 이동하기 전후에 선택된 주사 전극의 점등 도트 합을 계산토록 된다. (805)는 두그룹의 점등 및 비점등 전압으로 구성되는 X전원(107) 및 두 그룹의 선택, 비선택 및 보정 비선택 전압으로 구성되는 Y전원(108)을 발생키 위한 전압 전원 회로이다. 보정 비선택 전압은 강도 신호(809)에 따라 변화한다. (810)은 플립플롭 회로 및 배타적 OR회로로 구성된 극성 반전 검출 회로를 나타낸다. 상기 회로(810)는 신호 FR이 신호 LP로 동기화되는시 신호 LP가 다음에 나타날때까지 "H"레벌을 가정하여, 신호(이하, 신호 DET로 참조)를 출력한다. 즉, 상기 회로(810)는 신호 FR이 변하는 것을 검출하도록 작용한다.In FIG. 8, the liquid crystal device 801 is composed of a liquid crystal panel and a driving circuit. 102 and 103 represent control signals and data signals and are the same as those shown in FIG. In FIG. 8, the waveform correction signal generating circuit (hereinafter referred to as the correction circuit 804) also generates a strength signal 809 that remains active for a time corresponding to the result of the calculation and before and after moving the selection. The sum of the lighting dots of the scan electrodes selected in Fig. 2 is calculated. 805 is a voltage power supply circuit for generating an X power supply 107 composed of two groups of ignition and non-lighting voltages, and a Y power supply 108 composed of two groups of selection, unselection, and correction unselection voltages. The correction unselected voltage changes in accordance with the intensity signal 809. 810 shows a polarity inversion detection circuit composed of a flip-flop circuit and an exclusive OR circuit. The circuit 810 outputs a signal (hereinafter referred to as signal DET) assuming an "H" level until the signal LP appears next when the signal FR is synchronized to the signal LP. That is, the circuit 810 serves to detect that the signal FR changes.

본 실시예에서 각각의 구성 요소에 대한 구체적 구성 및 동작이 설명될 것이다. 제9도는 액정 장치(801)는 구체적인 구성에 대한 실시예를 도시하고 있다.(201)는 액정 패널(201)의 것과 동일한 동작 및 구성되는 액정 패널을 나타낸다.(208)은 신호 전극 구동 회로(208)의 동일한 동작 및 구성을 하는 신호 전극 구동 회로이다. 그래서, 이의 구성 요소는 유사 부호로 표시되며 서술은 생략하였다. 제9도에 있어서, 주사전극 구동 회로(905)는 주사 전극 T1 내지 Y6의 수보다 더 큰 비트수, 멀티플렉서 회로(907) 및 스위치 회로(908, 909)를 가진 최소한 시프트 레지스터(906)로 구성된다.In the present embodiment, specific configurations and operations for each component will be described. 9 shows an embodiment of a specific configuration of the liquid crystal device 801. Reference numeral 201 denotes a liquid crystal panel which is configured and operated in the same manner as that of the liquid crystal panel 201. Reference numeral 208 denotes a signal electrode driving circuit ( 208 is a signal electrode driving circuit having the same operation and configuration. Thus, its components are denoted by like numerals and description is omitted. In FIG. 9, the scan electrode driving circuit 905 consists of at least a shift register 906 having a number of bits larger than the number of scan electrodes T1 to Y6, a multiplexer circuit 907 and switch circuits 908, 909. do.

주사 전극 구동 회로(905)는 제10도를 참조하여 충분히 기술될 것이다. (906)은 신호 LP의 전이로 신호 DIN으로 취해진후 신호 LP의 각 입하에서 BIT0에서 BIT1까지 및 BIT2까지 차례로 "H"레벨을 이동시키기 위한 7비트 시프토 레지스터를 나타낸다. 멀티플렉서(907)는 시프트 레지스터(906)의 BITn(n=0 내지 5)의 출력이 "H"레벨일때 스위치 회로(908)의 스위치 Son(n=0 내지 5)를 턴온하기 위한 신호를 출력한다. 멀티플렉서 회로(907)는 스위치 Sn을 턴온하기 위한 신호를 출력하며, BITn의 출력은 "L"레벨이며 신호 DET는 "L"로 가정하며, BITn의 출력은 "L"이며, 신호 DET는 "H"레벨로 가정하며, BIT(n+1)의 출력이 "L"이 된다. 게다가, 상기 회로(907)는 스위치 Sn2를 턴온하기 위한 신호를 출력하면, BITn의 출력이 "L"레벨이며, BIT(n+1)의 출력은 "H"이며 신호 DET가 "H"레벨로 가정한다. 동시에, 상기 회로(907)는 다른 스위치 Sn0 내지 Sn2를 턴오프하기 위한 신호를 출력하면, 스위치 Sn0 내지 Sn2의 임의의 하나를 턴온하기 위한 신호를 출력한다. 스위치 회로(908)는 여섯 그룹의 스위치로 구성되며, 각 그룹은 세스위치 Sn0 내지 Sn2(n=0 내지 5)로 구성된다. 이들 스위치는 멀티플렉서 회로(907)의 출력에 따라서 선택, 비선택 및 보정 비선택 전압 사이에서 한 전압을 취하며 액정 패널(201)의 주사 전극 Y1 내지 Y6으로 이들 전압을 출력한다. 제10도에 있어서, 스위치 회로(909)는 스위치 S60, S61 및 S62로 구성된다. 스위치회로(909)는 신호 FR과 함께 Y전원(806)에 대한 2군의 선택, 비선택 및 보정 비선택 전압으로부터 일군의 전압을 절환한다.Scan electrode driving circuit 905 will be fully described with reference to FIG. 906 represents a 7-bit shift register for shifting the "H" level from BIT0 to BIT1 and then to BIT2 at each arrival of signal LP, after being taken to signal DIN with the transition of signal LP. The multiplexer 907 outputs a signal for turning on the switches Son (n = 0 to 5) of the switch circuit 908 when the output of BITn (n = 0 to 5) of the shift register 906 is at the "H" level. . The multiplexer circuit 907 outputs a signal for turning on the switch Sn, assuming that the output of BITn is at the "L" level and the signal DET is "L", the output of the BITn is "L", and the signal DET is "H". "Assuming level, the output of BIT (n + 1) becomes" L ". In addition, when the circuit 907 outputs a signal for turning on the switch Sn2, the output of BITn is at the "L" level, the output of BIT (n + 1) is at "H", and the signal DET is at the "H" level. Assume At the same time, the circuit 907 outputs a signal for turning off the other switches Sn0 to Sn2, and outputs a signal for turning on any one of the switches Sn0 to Sn2. The switch circuit 908 is composed of six groups of switches, each group consisting of three switches Sn0 to Sn2 (n = 0 to 5). These switches take one voltage between the selection, non-selection, and correction non-selection voltages according to the output of the multiplexer circuit 907 and output these voltages to scan electrodes Y1 to Y6 of the liquid crystal panel 201. In FIG. 10, the switch circuit 909 is composed of switches S60, S61, and S62. The switch circuit 909, together with the signal FR, switches a group of voltages from two groups of select, unselect and correct unselected voltages for the Y power source 806.

상기 구성은 상술되어 있으며, 기술은 동작과 함께 다음에서 서술된다. 일군의 전압은 신호 FR에 의한 2군의 선택, 비선택 및 보정 비선택 전압으로부터 선택된다. 스위치 회로(908)의 스위칭에 대해서, 스위치 Sn0는 턴온되며, 선택 전압은 BITn이 "H"레벨일때, 즉 선택 상태일때 출력되며, 신호 DET는 "H"레벨로 가정하며, BIT(n+1)의 출력이 "H"레벨로 되며, 비선택 상태의 경우에 있어서, 극성 반전을 하며 선택 상태가 극성 반전 직전에 존재한다.The configuration has been described above, and the technique is described below with operation. The group of voltages is selected from two groups of select, unselect and correct unselected voltages by the signal FR. For the switching of the switch circuit 908, the switch Sn0 is turned on, and the selection voltage is output when the BITn is at the "H" level, that is, in the selection state, and the signal DET is assumed to be at the "H" level, and BIT (n + 1). ) Output becomes " H " level, in the case of non-select state, the polarity is reversed and the selection state is just before the polarity inversion.

주사 전극 구동회로(905)가 상술된 방법으로 역활한다. 스위치 회로(908, 909) 및 멀티플렉서 회로(907)의 구성은 상술된 것으로 제한되지 않지만 유사 전압이 출력될 수 있는 조건으로부터 취해진다.The scan electrode driving circuit 905 serves in the manner described above. The configurations of the switch circuits 908, 909 and the multiplexer circuit 907 are not limited to those described above but are taken from the conditions under which similar voltages can be output.

제9도에 있어서, 액정 장치(801)는 상술된 구성을 가진다.In Fig. 9, the liquid crystal device 801 has the above-described configuration.

제11도는 제8도의 보정 회로(804)를 도시하고 있다. 제11도에 있어서, (401), (402) 및 (401)는 제4도에서의 이들과 동일 소자를 표시하고 있다. 유사 참조부호로 부호화된 이들 소자는 동일 기능을 하며, 여기서는 서술이 삭제되어 있다. (804)는 연산 회로를 나타내며, (805)는 펄스폭 제어 회로를 나타낸다. 연산 회로(804)는 제1 및 제2카운트 유지 회로(402), (403)으로부터 주어진 값 NON및 MON의 합을 펄스폭 제어회로(805)에 출력하며, 상기 계산치는 F=NON+MON이 된다. 신호 LP의 입하로 동기화되어, 펄스폭 제어회로(805)는 능동 신호, 예를들면 입력된 수치 F에 대응하여 어떤 시간에서부터 시간을 부가하여 획득된 주기동안만 능동 상태에 있는 크기 신호(809)를 출력한다.FIG. 11 shows the correction circuit 804 of FIG. In FIG. 11, reference numerals 401, 402, and 401 denote the same elements as those in FIG. These elements coded with like reference numerals function the same, and the description is omitted here. Reference numeral 804 denotes a calculation circuit, and 805 denotes a pulse width control circuit. The calculation circuit 804 outputs the sum of the values N ON and M ON given from the first and second count holding circuits 402, 403 to the pulse width control circuit 805, and the calculated value is F = N ON. + M ON . Synchronized with the arrival of the signal LP, the pulse width control circuit 805 is an active signal, for example, a magnitude signal 809 that is only active for a period obtained by adding a time from a certain time corresponding to the input value F. Outputs

보정 회로(804)는 상술 회로를 가지며 상술된 방법으로 기능한다.The correction circuit 804 has the above circuit and functions in the manner described above.

제12도는 제8도의 전압 전원 회로(805)의 구체적 회로에 대한 일실시예를 도시하고 있다. 제12도에 있어서, 참조부호(1201) 내지 (1207)는 직렬로 접속된 저항기를 표시하고 있으며, 이들 두 단부는 전압 V0 및 V5로 공급되어진다.FIG. 12 shows an embodiment of a specific circuit of the voltage power supply circuit 805 of FIG. In Fig. 12, reference numerals 1201 to 1207 denote resistors connected in series, and these two ends are supplied at voltages V0 and V5.

저항기(1201) 내지 (1207)의 각 단부에서 발생된 전압은 도면에서 도시된 바와같이 V0, V1N, V1L, V2, V3, V4U, V4N 및 V5이다.The voltages generated at each end of resistors 1201 through 1207 are V0, V1N, V1L, V2, V3, V4U, V4N and V5 as shown in the figure.

V0-V1NV0-V1N

=VlN-V2= VlN-V2

=V3-V4N= V3-V4N

=V4N-V5= V4N-V5

=(V2-V3)/(n-4) ≡V이 되며, 여기서, n은 상수값이다.= (V2-V3) / (n-4) ≡V, where n is a constant value.

V1N-V1LV1N-V1L

=V4U -V4N 이다.= V4U-V4N.

각각의 저항기(1201) 내지 (1207)의 저항치는 상술 관계식으로 얻을 수 있다.The resistance value of each of the resistors 1201 to 1207 can be obtained by the above relationship.

(510)에서 지시된 전압 안정화 회로는 동일 방법으로 구성되며 제5도에서 도시된 회로(510)의 것과 같은 동일 기능을 한다.The voltage stabilization circuitry indicated at 510 is configured in the same way and functions the same as that of the circuit 510 shown in FIG.

스위치(1209), (1210)은 제8도의 강도 신호(809)의 능동 주기 동안 전압 V1L 및 V4U를 출력한다. 비능동 주기 동안에 스위치(1209), (1210)는 전압 VlN 및 V4N을 출력한다. 스위치(1209), (1219)의 출력 전압은 전압 V1' 및 V4'로 새롭게 된다.Switches 1209 and 1210 output voltages V1L and V4U during the active period of intensity signal 809 of FIG. During periods of inactivity, switches 1209 and 1210 output voltages VlN and V4N. The output voltages of switches 1209 and 1219 are updated to voltages V1 'and V4'.

전압 전원 회로(805)는 X전원(107)을 출력하며, 전압 V0 및 V2는 일군의 점등 및 비점등 전압으로써 규정되며, 전압 V5 및 V3는 다른 군의 점등 및 비점등 전압으로써 규정된다. 회로(805)는 Y전원(806)을 또한 출력하며, 전압 V5, V1n 및 V1'은 일군의 선택, 비선택 및 보정 비선택 전압으로서 규정되며, 전압V0, V4N 및 V4'는 다른 군의 선택, 비선택 및 보정 비선택 전압으로써 규정된다.The voltage power supply circuit 805 outputs the X power supply 107, and the voltages V0 and V2 are defined as a group of on and off lights, and the voltages V5 and V3 are defined as other groups on and off. Circuit 805 also outputs Y power supply 806, where voltages V5, V1n and V1 'are defined as a group of select, unselect and correct unselected voltages, and voltages V0, V4N and V4' select other groups. , Non-selection and correction are defined as non-select voltages.

그래서, 전압 안정화 회로(510)가 구성된다. 상기 회로(510)의 동작은 구체적 실시예의 방법으로 설명될것이다.Thus, the voltage stabilization circuit 510 is configured. The operation of the circuit 510 will be described by the method of the specific embodiment.

제13도는 액정 패널(201)(제9도 참조)을 도시하고 있으며, 라인으로 지시된 표시 도트는 점등 상태에 있다.FIG. 13 shows the liquid crystal panel 201 (see FIG. 9), and the display dots indicated by the lines are in the lit state.

제14a도 내지 제14c도는 표시를 실시할때 본 발명의 실시예에 의한 구동 전압 파형을 도시하고 있다. 극성이 주사 전극 Y3 및 Y4 사이에서 반전된다(극성 반전 및 위치의 수는 제한되지 않으나 임의적으로 필요에 따라 선택된다).14A to 14C show driving voltage waveforms according to an embodiment of the present invention when performing display. The polarity is inverted between scan electrodes Y3 and Y4 (the polar inversion and the number of positions are not limited but are arbitrarily selected as needed).

제14a도는 신호 전극 X3상의 도트 D33의 위치에서 전압 파형을 도시하고 있다. 극성 반전시에 선택 전압으로 드래그 된다.FIG. 14A shows the voltage waveform at the position of dot D33 on the signal electrode X3. When the polarity is reversed, it is dragged to the selected voltage.

제14b도는 주사 전극 Y3상의 도트 D33의 위치에서 전압 파형을 도시하고 있다. 극성 반전시에 주사 전극 Y3 및 Y4에 점등 도트의 합에 F에 대응하여 어떤 시간을 시간에 부가하여 획득된 주기 동안만 비선택전압에서 선택 전압에 편향된 보정 비선택 전압이 인가된다.14B shows the voltage waveform at the position of dot D33 on scan electrode Y3. During the polarity inversion, the corrected non-selection voltage biased from the non-selection voltage to the select voltage is applied only to the scan electrodes Y3 and Y4 for a period obtained by adding a certain time to the sum of the lit dots in time.

제14c도는 도트 D33에 인가된 전압의 파형인 제14a도와 제14b도 사이의 차이를 도시하고 있다.FIG. 14C shows the difference between 14a and 14b which are waveforms of the voltage applied to the dot D33.

제14c도에서 도시된 바와같이, 주사 전극 Y3에 형성된 전압 파형은 신호 전극 X3의 전압 파형이 점등전압으로 드레그되는 시에 선택 전압으로 편향된다. 결과적으로, 실효치의 차는 거의 보정되어, 표시상에 콘트라스트가 고르지 않게 발생한다.As shown in Fig. 14C, the voltage waveform formed on the scan electrode Y3 is deflected to the selection voltage when the voltage waveform of the signal electrode X3 is dragged to the lighting voltage. As a result, the difference in the effective value is almost corrected, resulting in uneven contrast on the display.

상기 방법으로, 어떤 시간을 합 F에 대응하는 시간으로 부하시켜 획득된 주기 동안(이하, 보정 주기로 칭함)만 극성 반전하는 경우에 따라 극성 반전 직전에 선택된 주사 전극에 보정 비선택 전압이 인가되어, 표시상에 콘트라스트가 고르지 않음을 제거하게 된다.In this manner, a correction non-selection voltage is applied to the selected scan electrode immediately before the polarity inversion according to the case where the polarity is inverted only during a period (hereinafter referred to as a correction period) obtained by loading a time with a time corresponding to the sum F, This eliminates uneven contrast on the display.

[실시예 7]Example 7

실시예 6에 있어서는 합 F에 따라 비선택 전압과 다른 전압인 보정 비선택 전압을 인가하기 위한 주기가 증가되거나 감소된다. 다른 전압에 연관된 전의차는 합 F에 의해 증가될 수 있거나 감소될 수 있다. 전위차와 주기는 합 F에 의해 변화될 것이다. 상술한 다른 전압은 삼각파형 및 사다리형 구성을 가정하는 파형 및 지수 함수에 의해 표현된 다른 파형으로 대체될 것이다.In the sixth embodiment, the period for applying the corrected unselected voltage, which is a voltage different from the unselected voltage, is increased or decreased depending on the sum F. The forward difference associated with the other voltage can be increased or decreased by the sum F. The potential difference and the period will be changed by the sum F. The other voltages described above will be replaced by other waveforms represented by waveforms and exponential functions assuming triangular and ladder configurations.

[실시예 8]Example 8

실시예 6에 있어서, 보정의 양은 합 F에 의하여 증가되거나 감소된다. 합 F에(따라 증가되거나 감소하는것은 제거될 수 있다. 대신에, 어떤 시간이 부가되는 주기 동안에만 극성 반전의 경우에 따라서 극성 반전직전 선택된 주사 전극에 보정 비선택 전압이 인가된다. 상기 배치는 표시상에 고르지 않음을 상당히 개선시킨다. 보정 주기는 신호 LP의 한 사이 크기로 특별히 세트되어, 회로가 단순화된다. 보정 회로(804) 및 전원 회로(805)의 스위치(1209), (1210)가 제거될 수 있다.In Example 6, the amount of correction is increased or decreased by the sum F. The increase or decrease according to the sum F can be eliminated. Instead, a corrected non-selection voltage is applied to the selected scan electrode just before the polarity reversal, according to the case of polarity reversal, only during a period of time in which it is added. Significantly improves unevenness on the display The correction period is specially set to one size of the signal LP to simplify the circuit 1. The switches 1209 and 1210 of the correction circuit 804 and the power supply circuit 805 Can be removed.

[실시예 9]Example 9

실시예 1은 제1원인에 기인하여 표시에 고르지 못함을 대치하도록 제공되며, 선택 전압은 보정 전압으로 중복된다. 반면, 실시예 6은 제2원인에 기인하여 표시상의 고르지 못함에 대처하도록 주어지며, 비선택 전압이 보정 전압으로 중복된다. 이와같은 조건하에서, 상기 제1원인 및 제2원인에 의해 표시상에 고르지 못함을 제거하는 것이 가능하다.Example 1 is provided to replace the unevenness of the display due to the first cause, and the selection voltage is overlapped with the correction voltage. On the other hand, Example 6 is given to cope with the unevenness of the display due to the second cause, and the non-selection voltage is overlapped with the correction voltage. Under such conditions, it is possible to eliminate the unevenness on the display by the first cause and the second cause.

[실시예 10]Example 10

실시예 1 내지 9에 있어서, 액정 표시 장치는 주변 온도에 의해 보정량을 변화하기 위한 장치를 제공하여 폭 영역의 주변 온도에서 조차도 고르지 못함을 표시하지 않는다.In Examples 1 to 9, the liquid crystal display device provides a device for changing the correction amount by the ambient temperature so as not to indicate an unevenness even at the ambient temperature of the width region.

상술된 바와같이, 콘트라스트가 고르지 못함을 극성 반전에 따라 주사 또는 전압 파형을 변화시킬시에 극성 반전동안 발생된 실효 전압 사이의 차를 보정하여 개정될 수 있다.As described above, the unevenness of the contrast can be corrected by correcting the difference between the effective voltages generated during the polarity inversion upon changing the scan or voltage waveform according to the polarity inversion.

콘트라스트가 고르지 못함은 수치 F에 대응하는 보정을 하여 개선될 수 있다.The uneven contrast can be improved by making corrections corresponding to the value F.

상기에 부가하며, 콘트라스트가 고르지 못함과 관련하여 더 개선된 조건에서는 극성 반전과 다른 상황에서도 수치 I에 따라 주사 또는 신호 전압 파형을 변화시켜 제공될 수 있다.In addition to the above, it can be provided by varying the scan or signal voltage waveform according to the value I under polarity reversal and other situations under more improved conditions in relation to uneven contrast.

어떤 시간을 합 F에 대응하는 시간에 부가하여 획득된 주기 동안에만 극성 반전에 따라 극성 반전 직전에 선택된 주사 전극에 보정 비선택 전압을 인가하여 표시상에 콘트라스트가 고르지 않음을 제거할 수 있다.By adding a certain time to the time corresponding to the sum F, a correction non-selection voltage can be applied to the selected scan electrode immediately before the polarity inversion according to the polarity inversion only to eliminate the uneven contrast on the display.

비록 예증된 실시예가 첨부된 도면을 참조하여 세부적으로 서술되지만, 본 발명은 이들 실시예로 제한되지 않으며, 본 발명의 정신과 사상에 분리되지 않고 숙련된 기술인에 의해 다수의 변화 또는 수정이 가능할 것이다.Although the illustrated embodiments are described in detail with reference to the accompanying drawings, the present invention is not limited to these embodiments, and many variations or modifications may be made by those skilled in the art without departing from the spirit and spirit of the present invention.

Claims (5)

한 액정층과, 상기 액정층을 삽입하기 위한 한쌍의 기판과, 상기 한 기판상에 형성된 일군의 주사 전극과, 상기 다른 기판상에 형성된 일군의 신호 전극을 구비하여, 상기 주사 전극군에 주사 전압 파형을 인가하며, 상기 신호 전극군에 신호 전압 파형을 인가하며, 상기 주사 전압 파형과 상기 전압 파형 사이의 전압차의 극성을 주기적으로 반전시켜 구동하는 액정 표시 장치에 있어서, 상기 극성을 반전시키는 때에 상기주사 전압 파형과 상기 신호 전압 파형중 최소 어느 하나의 파형을 변화시키는 수단을 포함하는 것을 특징으로 하는 액정 표시 장치.One liquid crystal layer, a pair of substrates for inserting the liquid crystal layer, a group of scan electrodes formed on the one substrate, and a group of signal electrodes formed on the other substrate, provide a scan voltage to the scan electrode group A liquid crystal display device which applies a waveform, applies a signal voltage waveform to the signal electrode group, and periodically inverts the polarity of the voltage difference between the scan voltage waveform and the voltage waveform. And means for changing at least one of the scan voltage waveform and the signal voltage waveform. 제1항에 있어서, 상기 극성을 반전시킨 때에 상기 주사 전압 파형과 상기 신호 전압 파형중 어느 하나의 변화량을 상기 액정 표시 장치에 표시된 그래픽 또는 문자 패턴에 대응하여 제어하는 수단을 더 구비하는 액정 표시 장치.The liquid crystal display device according to claim 1, further comprising means for controlling an amount of change in any one of the scan voltage waveform and the signal voltage waveform corresponding to a graphic or a character pattern displayed on the liquid crystal display when the polarity is inverted. . 제2항에 있어서, 상기 극성 반전 동작과 다른 동작 동안에 상기 주사 전압 파형과 상기 신호 전압 파형중 최소 하나를 상기 액정 표시 장치에 표시된 상기 그래픽 또는 문자 패턴에 대응한 양으로 변화시키는 수단을 더 구비하는 액정 표시 장치.3. The apparatus of claim 2, further comprising means for changing at least one of the scan voltage waveform and the signal voltage waveform to an amount corresponding to the graphic or character pattern displayed on the liquid crystal display during an operation different from the polarity inversion operation. Liquid crystal display. 제1항에 있어서, 상기 극성 반전 직후에 인가된 비선택 전압을 선택 전압이 상기 극성 반전에 따라 상기 극성 반전 직전에 인가되며, 또한 상기 비선택 전압이 상기 주사 전극군 사이에 상기 극성 반전 직후에 인가되는 상기 주사 전극과 연관하여 변화시키는 수단을 더 구비하는 액정 표시 장치.The non-selection voltage applied immediately after the polarity inversion is applied immediately before the polarity inversion according to the polarity inversion, and the non-selection voltage is applied immediately after the polarity inversion between the scan electrode groups. And means for varying in association with the scan electrode being applied. 제4항에 있어서, 상기 선택 전압이 상기 극성 반전에 따라 상기 극성 반전 직전에 인가되며, 또한 상기 비선택 전압이 상기 주사 전극군 사이에 상기 극성을 반전시키는 직후에 인가되는 상기 주사 전극과 관련하여 상기 극성 반전 직후에 인가된 상기 비선택 전압의 변화량을 상기 액정 표시 장치에 표시된 그래픽 또는 문자 패턴에 대응하여 제어하는 수단을 더 구비하는 액정표시 장치.The scanning electrode of claim 4, wherein the selection voltage is applied immediately before the polarity inversion according to the polarity inversion and the non-selection voltage is applied immediately after the inversion of the polarity between the scan electrode groups. And means for controlling the amount of change in the non-selected voltage applied immediately after the polarity inversion in correspondence with the graphic or character pattern displayed on the liquid crystal display.
KR1019900002104A 1989-02-23 1990-02-21 Lcd device KR940002294B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89-43478 1989-02-23
JP4347889 1989-02-23
JP43478 1989-02-23

Publications (2)

Publication Number Publication Date
KR900013448A KR900013448A (en) 1990-09-05
KR940002294B1 true KR940002294B1 (en) 1994-03-21

Family

ID=12664830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002104A KR940002294B1 (en) 1989-02-23 1990-02-21 Lcd device

Country Status (4)

Country Link
EP (1) EP0384229B1 (en)
KR (1) KR940002294B1 (en)
DE (1) DE69019196T2 (en)
HK (1) HK103197A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020228B2 (en) * 1989-12-07 2000-03-15 セイコーエプソン株式会社 Liquid crystal display
US5214417A (en) * 1987-08-13 1993-05-25 Seiko Epson Corporation Liquid crystal display device
JP3992776B2 (en) * 1997-02-27 2007-10-17 シチズンホールディングス株式会社 Driving circuit for liquid crystal display device
US6693613B2 (en) * 2001-05-21 2004-02-17 Three-Five Systems, Inc. Asymmetric liquid crystal actuation system and method
DE10162766A1 (en) * 2001-12-20 2003-07-03 Koninkl Philips Electronics Nv Circuit arrangement for the voltage supply of a liquid crystal display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231825A (en) * 1985-08-02 1987-02-10 Hitachi Ltd Driving circuit for liquid crystal displaying device

Also Published As

Publication number Publication date
DE69019196T2 (en) 1995-11-02
EP0384229B1 (en) 1995-05-10
KR900013448A (en) 1990-09-05
EP0384229A1 (en) 1990-08-29
HK103197A (en) 1997-08-15
DE69019196D1 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
KR920009028B1 (en) Liquid crystal display device
US6624801B2 (en) Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus
EP0374845B1 (en) Method and apparatus for driving a liquid crystal display panel
JP3531164B2 (en) Liquid crystal display device and electronic device using the same
US5214417A (en) Liquid crystal display device
EP0106550B1 (en) Method of driving a matrix type display
US5184118A (en) Liquid crystal display apparatus and method of driving same
JPS644197B2 (en)
US5119085A (en) Driving method for a liquid crystal panel
KR19990029537A (en) Liquid crystal display device and driving method of same device
KR940002294B1 (en) Lcd device
US5151690A (en) Method and apparatus for driving a liquid crystal display panel
US5202676A (en) Circuit for driving a liquid crystal display device and method for driving thereof
EP1093653B1 (en) System and method for reducing inter-pixel distortion by dynamic redefinition of display segment boundaries
JP2993016B2 (en) Liquid crystal display device and driving method thereof
EP0434033B1 (en) Liquid crystal display device
KR20000035327A (en) Lcd containing drive circuit for responding to digital image input signal
JP3674059B2 (en) Liquid crystal display
KR100204937B1 (en) Liquid crystal display
WO2012111551A1 (en) Display device
JPH09198012A (en) Liquid crystal display device
JP3070605B2 (en) Driving method of liquid crystal display device
JPH1010497A (en) Driving circuit of matrix type display device
JP2002229520A (en) Planar display device and its driving method
JPH0659645A (en) Driving method for liquid crystal electro-optical device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee