JPH0659645A - Driving method for liquid crystal electro-optical device - Google Patents

Driving method for liquid crystal electro-optical device

Info

Publication number
JPH0659645A
JPH0659645A JP15732893A JP15732893A JPH0659645A JP H0659645 A JPH0659645 A JP H0659645A JP 15732893 A JP15732893 A JP 15732893A JP 15732893 A JP15732893 A JP 15732893A JP H0659645 A JPH0659645 A JP H0659645A
Authority
JP
Japan
Prior art keywords
liquid crystal
period
scanning period
scanning
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15732893A
Other languages
Japanese (ja)
Inventor
Tomio Sonehara
富雄 曽根原
Masami Murata
雅巳 村田
Sunao Ota
直 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15732893A priority Critical patent/JPH0659645A/en
Publication of JPH0659645A publication Critical patent/JPH0659645A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To suppress fluctuation of effective voltage due to a display signal by adopting a predetermined period of the latter half in one scanning period of each picture element set in a single frame period as a selection period of this picture element. CONSTITUTION:A liquid crystal is interposed between a pair of transparent insulative substrates and in one of the transparent insulative substrates a plurality of switching elements each composed of a non-linear element or an active element and picture element electrodes electrically connected to one end of the switching element are formed, while in the other transparent insulative substrate a counter electrode is formed. In the case where this liquid crystal panel is driven, a predetermined period of the latter half in one scanning period of each picture element set in a single frame period is adopted as a selection period of this picture element. Namely, a scanning period Ts is divided into halves for AC driving, a single scanning period Tse1 adopting each half scanning period selection level is further divided into a plurality of periods (fine scanning periods 10), and only a part of the fine scanning periods 10 is adopted as a selection level.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】液晶電気光学装置は、近年、光学
スイッチ、電卓や電子時計の表示装置として著しく普及
している。さらに、小型のパーソナルコンピュータ等の
表示装置として使用するという要求も生まれて来てい
る。ところが、現在の液晶物質では、マルチプレス駆動
可能なデューティ数は高々1/30程度であり、多量の
情報表示能力に欠けている。この様な背景から考え出さ
れた表示方式として (1)非線型素子をスイッチング素子として用いたアド
レス方式 ・バリスタアドレス ・金属−絶縁体−金属−(MIM)素子アドレス ・ダイオードアドレス ・放電管アドレス (2)能動素子をスイッチング素子として用いたアドレ
ス方式 ・薄膜トランジスタアドレス ・MOSトランジスタアドレス ・トライアックアドレス (3)光・熱・書き込み方式 ・レーザー熱書き込み ・光導電体書き込み (4)二周波アドレス方式 等、表示情報量の大きな液晶表示装置の開発が鋭意なさ
れている。
BACKGROUND OF THE INVENTION Liquid crystal electro-optical devices have become extremely popular in recent years as display devices for optical switches, calculators and electronic watches. Furthermore, there is a demand for use as a display device for small personal computers and the like. However, the current liquid crystal material has a maximum duty ratio of about 1/30 that can be driven by multiple presses, and lacks a large amount of information display capability. As a display method devised from such a background, (1) Address method using a non-linear element as a switching element-Varistor address-Metal-insulator-metal- (MIM) element address-Diode address-Discharge tube address ( 2) Address method using active element as switching element-Thin film transistor address-MOS transistor address-Triac address (3) Light / heat / writing method-Laser thermal writing-Photoconductor writing (4) Dual frequency addressing method, etc. The development of a liquid crystal display device having a large amount of information has been earnestly pursued.

【0002】本発明は(1)の非線型特性素子とスイッ
チング素子として用いた液晶電気光学装置と(2)の能
動素子をスイッチング素子として用いた液晶電気光学装
置の駆動方法に関するものである。
The present invention relates to (1) a liquid crystal electro-optical device using a nonlinear characteristic element and a switching element, and (2) a driving method of a liquid crystal electro-optical apparatus using an active element as a switching element.

【0003】さらに詳しくは、該液晶電気光学装置の画
素に印加される実効電圧の変動を抑制するマチプレック
ス駆動に関するものである。
More specifically, the present invention relates to a matiplex drive for suppressing the fluctuation of the effective voltage applied to the pixel of the liquid crystal electro-optical device.

【0004】[0004]

【従来の技術】図1は、非線型素子のうちの代表的なM
IM素子の電流−電圧特性を示している。パリスタ、P
Nの接合の降伏電圧を利用した逆方向直列接続ダイオー
ドの場合等も、図1と類似した非線型な電流−電圧特性
をもっている。また図1のような、低電圧領域で高抵
抗、高電圧領域で低抵抗となる非線型特性を持つ素子な
らばどれでも、スイッチング素子として採用することが
できる。
2. Description of the Related Art FIG. 1 shows a typical M of non-linear elements.
The current-voltage characteristic of the IM element is shown. Parista, P
Also in the case of a reverse series-connected diode utilizing the breakdown voltage of the N junction, etc., it has a non-linear current-voltage characteristic similar to FIG. Further, any element having non-linear characteristics such as high resistance in the low voltage region and low resistance in the high voltage region as shown in FIG. 1 can be adopted as the switching element.

【0005】これらの非線型素子を用いて液晶電気光学
装置を構成すると、一般のマルチプレス駆動よりも多桁
のマルチプレクス駆動が可能となることが知られてい
る。これは次のように理解される。
It is known that when a liquid crystal electro-optical device is constructed by using these non-linear elements, multiple-digit multiplex driving can be performed as compared with general multi-press driving. This is understood as follows.

【0006】図2は1画素電極分の等価回路図であり、
液晶の容量CLC (1)、抵抗RL C(2)、非線型素子
の等価容量CNL (3)、等価抵抗RNL(4) から構成
されている。RNL (4)は、非線型素子に印加される
電圧により、高電圧では低抵抗、低電圧では高抵抗とな
る。今、該等価回路の端子に液晶駆動信号を加えること
を考える。
FIG. 2 is an equivalent circuit diagram for one pixel electrode.
It is composed of a liquid crystal capacitance C LC (1), a resistance RL C (2), an equivalent capacitance C NL (3) of a non-linear element, and an equivalent resistance R NL (4). R NL (4) has low resistance at high voltage and high resistance at low voltage depending on the voltage applied to the non-linear element. Now, consider adding a liquid crystal drive signal to the terminals of the equivalent circuit.

【0007】図3(A)〜(C)は1/50デューテ
ィ、1/5バイアス法の例である。図3(A)は走査電
極5−1〜5−10、信号電極6−1〜6−50からな
るマトリクス状の表示画素を示している。各走査電極5
−1〜5−50には、各々走査信号SCAN1〜SCA
N50が印加される。又、各信号電極6−1〜6−50
には、各々、表示信号SIG1〜SIG50が印加され
る。ここで、走査電極5−M、信号電極6−Nに対応す
る表示画素(M,N)が点燈し、信号電極6−Nの列上
の他の表示画素(複数)が非点燈である場合を考える。
この場合の走査信号の波形は図3(B)に示され、表示
信号の波形は同図(C)に示されている。これらの図に
おいて、tsは表示画素全体に信号が印加される走査期
間であり、同図(B)のtselは、走査電極5−Mが
選択される走査信号SCANMの選択期間である。同図
(C)によれば、この選択期間tselの間に信号電極
6−Nは点燈レベルVONをとり、SCANMを除く他
の走査信号の期間では非点燈レベルVOFFをもってい
る。従って、表示画素(M,N)に印加される電圧は同
図(D)に示される如く、V(M,N)=SCANM−
SIGNで与えられる。図4(a)の実線は、このよう
に表示画素(M,N)が点燈レベルにある時の、印加電
圧の波形V(M,N)であり、同図(b)の実線は、非
線型素子の電圧波形VNLであり、又、同図(c)の実
線は液晶層に加わる電圧波形VLCを示す。即ち、次の
関係にある。
FIGS. 3A to 3C show an example of the 1/50 duty, 1/5 bias method. FIG. 3A shows a matrix-shaped display pixel including scan electrodes 5-1 to 5-10 and signal electrodes 6-1 to 6-50. Each scanning electrode 5
Scan signals SCAN1 to SCA are included in -1 to 5-50, respectively.
N50 is applied. Moreover, each signal electrode 6-1 to 6-50
The display signals SIG1 to SIG50 are applied to each. Here, the display pixels (M, N) corresponding to the scan electrodes 5-M and the signal electrodes 6-N are turned on, and the other display pixels (plural) on the column of the signal electrodes 6-N are turned off. Consider a case.
The waveform of the scanning signal in this case is shown in FIG. 3 (B), and the waveform of the display signal is shown in FIG. 3 (C). In these figures, ts is a scanning period in which a signal is applied to the entire display pixel, and tsel in FIG. 7B is a selection period of the scanning signal SCANM in which the scanning electrode 5-M is selected. According to FIG. 6C, the signal electrode 6-N has the lighting level VON during the selection period tsel, and has the non-lighting level VOFF during the period of the scanning signals other than SCANM. Therefore, the voltage applied to the display pixel (M, N) is V (M, N) = SCANM-, as shown in FIG.
Given by SIGN. The solid line in FIG. 4A is the waveform V (M, N) of the applied voltage when the display pixel (M, N) is at the lighting level in this way, and the solid line in FIG. It is the voltage waveform VNL of the non-linear element, and the solid line in FIG. 7C shows the voltage waveform VLC applied to the liquid crystal layer. That is, they have the following relationship.

【0008】V(M,N)=VNL+VLC 又、同図(a)、(b)、(c)に示す破線は、表示画
素(M,N)が非点燈レベルにある場合を示している。
V (M, N) = VNL + VLC Further, the broken lines shown in (a), (b) and (c) of the same figure show the case where the display pixel (M, N) is at the non-lighting level. .

【0009】次に、図5(a)、(b)、(c)に基づ
き、非線型素子と液晶層との動作概念を模式的に説明す
る。図5(a)は非線型素子の印加電圧VNL対電流±
の関係を示し、7の領域で非線形素子は低抵抗となり、
8の領域で非線型素子は高抵抗となる。
Next, based on FIGS. 5 (a), 5 (b) and 5 (c), the operation concept of the non-linear element and the liquid crystal layer will be schematically described. FIG. 5A shows applied voltage VNL vs. current ± of the non-linear element.
Shows the relationship, and the non-linear element has a low resistance in the area of 7,
In the region of No. 8, the non-linear element has high resistance.

【0010】同図(b)は、非線型素子の抵抗RNL4
が低抵抗(ほぼ0とする)の場合の電流の流れiを示
し、同図(c)は、同抵抗4が高抵抗(ほぼ無限大とす
る)の場合の電流の流れを示す。
FIG. 1 (b) shows a non-linear element resistor RNL4.
Shows the current flow i when the resistance is low (almost 0), and FIG. 6C shows the current flow when the resistance 4 is high (almost infinite).

【0011】まず、同図(b)に示す如く、非線型素子
が低抵抗領域に入ると、駆動電圧がほとんど液晶層にか
かり液晶層が充電される。
First, as shown in FIG. 1B, when the non-linear element enters the low resistance region, most of the driving voltage is applied to the liquid crystal layer and the liquid crystal layer is charged.

【0012】この時の時定数は、図2の等価回路から次
式で示される。
The time constant at this time is shown by the following equation from the equivalent circuit of FIG.

【0013】[0013]

【数1】 [Equation 1]

【0014】上記式において、非線型素子の抵抗RNL
がほぼ0であれば、過度的に電流iが流れ、CLe1を
充電する。このとき電圧はすべて液晶層にかかってい
る。
In the above equation, the resistance RNL of the non-linear element
Is almost 0, the current i excessively flows to charge CLe1. At this time, all the voltage is applied to the liquid crystal layer.

【0015】次に、表示画素V(M,N)が非選択期間
に入ると、領域抵抗7から高抵抗領域(8)に移行す
る。従ってRLC<<RNLとなり、過度的に流れる電
流iのほとんどは、図5(b)のようにRLCを通じて
流れるようになる。近似的に時定数は τ=(CLC+CNL)RLC・・・(2) で与えられる。一般に、電界効果型の液晶表示パネルに
使用されていることは十分可能である。
Next, when the display pixel V (M, N) enters the non-selection period, the region resistance 7 shifts to the high resistance region (8). Therefore, RLC << RNL holds, and most of the excessive current i flows through RLC as shown in FIG. 5B. The time constant is approximately given by τ = (CLC + CNL) RLC (2). Generally, it is sufficiently possible to be used in a field effect type liquid crystal display panel.

【0016】図4(a)、(b)、(c)に於て破線で
示した表示画素が非点燈レベル時は、GPF電圧VNL
がピーク時でも点燈領域に入らないため、液晶層の充電
が行なわれず、VCLが低レベルのままである。
When the display pixel indicated by the broken line in FIGS. 4A, 4B and 4C is at the non-lighting level, the GPF voltage VNL is generated.
Since it does not enter the lighting region even at the peak time, the liquid crystal layer is not charged and VCL remains at a low level.

【0017】従って、液晶層の非点燈レベルに対する点
燈レベルの実効値比は、従来の非線型素子を有しない電
圧平均化法による駆動方式よりも大きい。故に、非線型
素子を用いた液晶の駆動方式は、より高い桁数のマルチ
プレクス駆動が可能であり、液晶表示装置の大容量化が
実現できる。
Therefore, the effective value ratio of the lighting level to the non-lighting level of the liquid crystal layer is larger than that of the conventional driving method based on the voltage averaging method which does not have a non-linear element. Therefore, the liquid crystal driving method using the non-linear element can perform multiplex driving with a higher digit number, and can realize a large capacity of the liquid crystal display device.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、上記で
説明してきたようなマルチプレクス駆動では、以下に述
べる如く非選択期間の表示信号の状態に依存して液晶層
にかかる実効電圧が変動してしまうという欠点がある。
図6(a)、(b)、(c)に基づき、この欠点を説明
する。
However, in the multiplex drive as described above, the effective voltage applied to the liquid crystal layer fluctuates depending on the state of the display signal in the non-selection period as described below. There is a drawback that.
This defect will be described with reference to FIGS. 6 (a), 6 (b) and 6 (c).

【0019】このように、表示の大容量化が可能となる
非線型素子液晶表示装置であるが、マルチプレクス駆動
では、非選択期間の表示信号によって液晶層にかかる実
効電圧が変動してしまうという欠点がある。(a)は、
信号電極列6−Nのうち、表示信号電極5−Mのみが点
燈の場合の電圧波形VLC、(b)は列6−Nのうち、
各行おきに点燈の場合の電圧波形VLe、(c)は列6
−nのすべてが点燈の場合の電圧波形VLCである。破
線は表示画素M,Nに印加される電圧V(M,N)であ
り実線は液晶層に印加される電圧VLeである。
(a)、(b)、(c)を見ると同信号電極(SIG)
上の他の画素の点燈−非点燈によって、著しくVLcが
変動することが解る。同様なことは表示画素(M,N)
が非点燈の場合でもあてはまる。
As described above, in the non-linear element liquid crystal display device capable of increasing the display capacity, in the multiplex drive, the effective voltage applied to the liquid crystal layer varies depending on the display signal in the non-selection period. There are drawbacks. (A) is
In the signal electrode row 6-N, the voltage waveform VLC in the case where only the display signal electrode 5-M is lit, (b) is the voltage waveform VLC among the row 6-N.
The voltage waveform VLe in the case of lighting every row, (c) is the column 6
It is a voltage waveform VLC in the case where all of -n are turned on. The broken line indicates the voltage V (M, N) applied to the display pixels M and N, and the solid line indicates the voltage VLe applied to the liquid crystal layer.
Looking at (a), (b), and (c), the same signal electrode (SIG)
It can be seen that VLc fluctuates significantly depending on whether the other pixels above are on or off. The same applies to display pixels (M, N)
Is also applicable when is not lit.

【0020】このため、従来は点燈波形の実効電圧の最
小値 E ONminを液晶の飽和電圧 Vsat よりも
大きく、非点燈波形の実効値の最大値 E OFFmax
を液晶のしきい値Vthよりも小さくとって、二値表示と
していた。この理由から非線型素子液晶表示装置は、二
値表示のみのしか応用されず、階調表示は不可能とされ
ていた。また前記の E ONmin、E OFFmax
をマージンとする場合、要求とされる非線型素子の特性
が厳しく、製作上の難点となっている。さらに、ゲスト
−ホスト効果のように飽和電圧が明確でない場合など
は、実効値のバラツキがコントラストのバラツキとして
表示されてしまうという表示品質上の問題もあった。
Therefore, conventionally, the minimum value E ONmin of the effective voltage of the lighting waveform is larger than the saturation voltage Vsat of the liquid crystal, and the maximum value E OFFmax of the non-lighting waveform is E OFFmax.
Is smaller than the threshold value Vth of the liquid crystal, and the binary display is performed. For this reason, the non-linear element liquid crystal display device is applied only for binary display, and grayscale display is impossible. Also, the above E ONmin, E OFFmax
When the margin is used as a margin, the required characteristics of the non-linear element are severe, which is a manufacturing difficulty. Further, when the saturation voltage is not clear like the guest-host effect, there is a problem in display quality that variations in effective value are displayed as variations in contrast.

【0021】本発明は、かかる欠点に鑑みてなされたも
のであり、表示信号による実効電圧の変動を抑制するこ
とにより、階調表示への応用、コントラストのバラツキ
防止、マージンの増加を目的として発明されたものであ
り、E ONmin とE OFFmaxを中間的なレベ
ルに近づけなければ、実効電圧のバラツキを抑えられる
というものである。又、本発明の他の目的は、1走査期
間を細分化して複数の選択レベル及び非選択レベルをと
ることにより、スイッチング素子がOFF状態にある
時、液晶のdischargeを一定するというもので
ある。従って、スイッチング素子としては、非線型素子
だけなく能動スイッチング素子(TFT,MOSトラン
ジスタ)に対しても、本発明の駆動方式が対応できる。
The present invention has been made in view of the above drawbacks, and is intended for application to gradation display, prevention of contrast variation, and increase of margin by suppressing fluctuations in effective voltage due to display signals. The variation of the effective voltage can be suppressed unless E ONmin and E OFFmax are brought close to an intermediate level. Another object of the present invention is to make the discharge of the liquid crystal constant when the switching element is in the OFF state by subdividing one scanning period into a plurality of selection levels and non-selection levels. Therefore, as the switching element, the driving method of the present invention can be applied not only to the non-linear element but also to the active switching element (TFT, MOS transistor).

【0022】[0022]

【課題を解決するための手段】本発明は、液晶表示パネ
ルを構成する少なくとも一方の基板に、非線型特性を有
する素子を設置した液晶表示装置を2フレーム交流方式
で駆動する場合において、1フレーム周期内の非選択期
間の画素印加電圧の平均値の絶対値が、全画素あるいは
一部の画素についてほぼ等しいことを特徴とする。
According to the present invention, when a liquid crystal display device in which an element having a non-linear characteristic is installed on at least one substrate constituting a liquid crystal display panel is driven by a two-frame AC system, one frame is used. It is characterized in that the absolute value of the average value of the voltage applied to the pixels in the non-selected period within the cycle is substantially the same for all pixels or some pixels.

【0023】[0023]

【実施例】以下、実施例にもとづき本発明を説明する。EXAMPLES The present invention will be described below based on examples.

【0024】図7は、マトリクス状の表示画素からなる
表示パネル(A)を駆動する従来例の駆動方法(B)、
本発明の駆動方法(C)とを比較したものである。同図
(A)において、表示画素列6−0は画素行5−Mのみ
が点燈する場合であり、表示画素列6−Nは各画素行が
1列おきに点燈する場合であり、表示画素列6−Pは全
画素行が点燈する場合である。
FIG. 7 shows a conventional driving method (B) for driving a display panel (A) composed of matrix-shaped display pixels,
It is a comparison with the driving method (C) of the present invention. In FIG. 7A, the display pixel column 6-0 is a case where only the pixel row 5-M is lit, and the display pixel column 6-N is a case where each pixel row is lit every other column, Display pixel column 6-P is a case where all pixel rows are lit.

【0025】図7は従来例の説明と同じく1/50デュ
ーティ、1/5バイアス法で考える。同図(B)に示す
通常の電圧平均化法では、走査周期Tsを交流駆動のた
めに半分に分け、さらに桁数50で分割して、合計10
0分割(この1単位期間を1走査期間9と呼ぶ)する。
そして各走査信号SCANは、各半走査周期毎に1回ず
つ、1走査期間Tselだけ選択レベルをとり、他の走
査期間は非選択レベルをとる。
FIG. 7 considers the 1/50 duty, 1/5 bias method as in the conventional example. In the normal voltage averaging method shown in FIG. 7B, the scanning cycle Ts is divided in half for AC driving, and is further divided by 50 digits to make a total of 10
It is divided into 0 (this 1 unit period is referred to as 1 scanning period 9).
Then, each scanning signal SCAN has a selection level for one scanning period Tsel once every half scanning period, and has a non-selection level for the other scanning periods.

【0026】これに対し、同図(C)に示す本発明の駆
動方法では、各半走査周期選択レベルをとる1走査期間
Tselをさらに複数の期間(これを細走査期間(1
0)と呼ぶ)に分割し、その一部の細走査期間だけ選択
レベルとし、他は非選択レベルとする走査信号を作って
いる。1走査期間を細走査期間に分割るする仕方は、種
々の比、不等間隔、等間隔に選べるが、簡単のために1
/2に等分する場合について説明する。
On the other hand, in the driving method of the present invention shown in FIG. 7C, one scanning period Tsel having each half scanning period selection level is further divided into a plurality of periods (this is the fine scanning period (1
(0)), and a scanning signal is generated in which a part of the fine scanning period is set to the selection level and the other is set to the non-selection level. The method of dividing one scanning period into fine scanning periods can be selected with various ratios, unequal intervals, and even intervals, but for simplicity,
The case of equally dividing into two will be described.

【0027】図7(c)は。この1/2等分割の場合同
図(c)の本発明の駆動方法において、SCANMはM
番目の走査信号であり、見かけ上デューティが半分の1
/100デューティの走査信号と同じになている。又、
表示画素列6−0、6−N、6−PにGP加される表示
信号を各々SIGO,SIGN,SIGPとして示し
た。各表示信号は走査信号SCANMと同様に、走査信
号と同様に1走査期間(9)を複数に分け(この場合は
半分)、一部の細走査期間(10)(この場合は前半の
半走査周期)のみを通常の電圧平均化法と同レベルにと
り、残りの細走査期間を逆のレベル、即ち選択レベルに
対し非選択レベル、非選択レベルに対し選択レベルをと
るようにして作られている。結果として、表示画素列6
−0,6−N,6−Pの各々に印加される表示信号波形
はSIGO,SIGN,SIGPである。本発明の駆動
方式(C)において、波形は基準レベルを中心に、1/
100デューティの場合と見かけ上は同じ波形変化をす
るが、半走査周期内の非選択期間の平均値を考えると、
いずれの場合も、もぼ等しい平均値であることがわか
る。
FIG. 7C shows. In the case of this 1/2 division, in the driving method of the present invention shown in FIG.
This is the 1st scanning signal, and the duty is apparently half.
It is the same as the scanning signal of / 100 duty. or,
The display signals added to the display pixel columns 6-0, 6-N, and 6-P are shown as SIGO, SIGN, and SIGP, respectively. Similar to the scanning signal SCANM, each display signal is divided into a plurality of one scanning period (9) (half in this case), and a part of the fine scanning period (10) (in this case, the first half scanning). Only the period) is set to the same level as the normal voltage averaging method, and the remaining fine scanning period is set to the opposite level, that is, the non-selection level for the selection level and the selection level for the non-selection level. . As a result, the display pixel row 6
The display signal waveforms applied to each of −0, 6-N, and 6-P are SIGO, SIGN, and SIGP. In the drive system (C) of the present invention, the waveform is 1 / centered around the reference level.
Although the waveform changes apparently as in the case of 100 duty, considering the average value of the non-selection period within the half scanning period,
It can be seen that the average values are almost equal in both cases.

【0028】図8(a)、(b)、(c)は、本発明の
駆動方式において、各々、表示画素(M,O)(M,
N)(M,P)の各々に印加される電圧(破線で示され
ている)に対する液晶層にかかる電圧VLC(実線で示
されている)を示したものである。ここで図6に示した
従来の駆動方式の場合と比較してみると、図8の本発明
によるVLC波形は、表示信号による微少な変化を除く
とほぼ等しい放電波形を描いていることがわかる。この
ことは、本発明によって表示信号による液晶層の実効電
圧の変動が抑制されたことに他ならない。
FIGS. 8A, 8B, and 8C show display pixels (M, O) (M, O) in the driving system of the present invention, respectively.
N) shows the voltage VLC (shown by the solid line) applied to the liquid crystal layer with respect to the voltage (shown by the broken line) applied to each of (M, P). Here, comparing with the case of the conventional driving method shown in FIG. 6, it can be seen that the VLC waveform according to the present invention of FIG. 8 draws a discharge waveform which is almost equal except for a slight change due to the display signal. . This is nothing more than the suppression of the fluctuation of the effective voltage of the liquid crystal layer due to the display signal by the present invention.

【0029】このように、同一信号電極上のON−OF
Fに影響されることなく画素印加実効電圧が決まるた
め、選択期間のピークレベル、選択レベルをとる時間、
ピークレベルを変調することにより、従来の非線型素子
液晶表示装置では不可能とされていた階調表示が可能と
なり、さらに従来の非線型素子液晶表示装置の電圧マー
ジンであったOFF波形での最大実効電圧と、ON波形
での最小実効電圧が、本発明によるとOFF波形、ON
波形の特定レベル間で与えられ、マージンが拡大される
利点を有している。しかるに本発明は、N桁のマルチプ
レクス駆動時にも、実際には2N桁のマルチプレクス駆
動となる。桁数の増加は、従来のマトリクスパネルにお
いては、マージンの低下を招き行われなかったが、非線
型素子液晶表示装置の場合は、ON波形のピーク電圧が
印加される細走査期間内に十分なレベルにまで液晶層の
等価容量CLCが充電される時間があれば、駆動桁数が
多くなっても問題とはならない。実際、この充電期間は
相当短くでき、非線型素子の特性によっては、数千文分
の一デューティも可能な位である。
Thus, the ON-OF on the same signal electrode is
Since the pixel applied effective voltage is determined without being affected by F, the peak level in the selection period, the time for which the selection level is taken,
By modulating the peak level, it is possible to display gray scales, which was not possible with the conventional non-linear element liquid crystal display device, and the maximum of the OFF waveform, which is the voltage margin of the conventional non-linear element liquid crystal display device. According to the present invention, the effective voltage and the minimum effective voltage in the ON waveform are OFF waveform, ON
It is provided between certain levels of the waveform and has the advantage of expanding the margin. However, in the present invention, even when N-digit multiplex drive is performed, 2N-digit multiplex drive is actually used. The increase in the number of digits does not cause a decrease in margin in the conventional matrix panel, but in the case of the non-linear element liquid crystal display device, it is sufficient within the fine scanning period in which the peak voltage of the ON waveform is applied. If the equivalent capacitance CLC of the liquid crystal layer is charged to the level, there will be no problem even if the number of driving digits increases. In fact, this charging period can be considerably shortened, and depending on the characteristics of the non-linear element, a duty of several thousands of sentences is possible.

【0030】以上の実施例は、1走査期間を1/2等分
した例をあげたが、本発明は、1/2等分に限定される
ものではない。要は、CLCがピーク電圧値をとる細走
査期間内に十分なレベルにまで充電する時間があればよ
いのであって、1走査期間内にピーク電圧値をとる複数
の細走査期間があっても良く、不等間隔に走査期間を分
割した細走査期間であっても良い。しかし駆動回路の容
易さ、及び実効電圧の変動の少なさから考えて、1/2
等分割が最上と考えられる。
In the above embodiment, one scanning period is divided into ½, but the present invention is not limited to ½. The point is that the CLC needs time to charge to a sufficient level within the fine scanning period in which the peak voltage value is obtained, and even if there are a plurality of fine scanning periods in which the peak voltage value is obtained within one scanning period. Alternatively, it may be a fine scanning period in which the scanning period is divided into unequal intervals. However, considering the ease of the drive circuit and the small fluctuation of the effective voltage, 1/2
Equal division is considered best.

【0031】また、走査信号を選択レベルとする時間が
ON波形の選択期間内でCLCが十分まで充電される時
間だけあれば良いから、1走査期間は必ずしも1走査周
期tsを2N等分した期間である必要はない。即ち、1
走査周期tsより少ない期間xts(0<x≦1)を2
等分した期間を1走査期間とすることもできる。
Further, since the time for which the scanning signal is at the selection level is only the time for which the CLC is sufficiently charged within the selection period of the ON waveform, one scanning period is not limited to one scanning period ts divided by 2N. Does not have to be. That is, 1
The period xts (0 <x ≦ 1) less than the scanning period ts is set to 2
The equally divided period may be set as one scanning period.

【0032】図9は、1/5バイアス法,N=8、x=
0.8とした時の走査信号SCAN1とSCAN8、表
示信号SIG1を示したものである。図9で表示期間t
Dは8つの走査期間の集合であり、休止器期間tpはど
の走査期間も属さない時間であり、全信号電極もこのt
pの間は非選択レベルにある。この場合、tpの期間に
表示信号は常に、本発明でいう非選択波形となっている
が、選択波形であってもかなわない。
FIG. 9 shows the 1/5 bias method, N = 8, x =
The scanning signals SCAN1 and SCAN8 and the display signal SIG1 when 0.8 is shown. In FIG. 9, the display period t
D is a set of eight scanning periods, the pause period tp is a time which does not belong to any scanning period, and all signal electrodes also have this t.
It is at the non-selection level during p. In this case, the display signal is always a non-selected waveform in the present invention during the period tp, but a selected waveform is not sufficient.

【0033】また本発明で述べる選択レベル、非選択レ
ベルは、従来例の駆動方式の選択レベル、非選択レベル
に限定されるものではない。
The selection level and the non-selection level described in the present invention are not limited to the selection level and the non-selection level of the conventional driving method.

【0034】次に、本発明の駆動信号を作る回路につい
て述べる。
Next, a circuit for producing the drive signal of the present invention will be described.

【0035】図10は、本発明の液晶表示装置のパネル
及びパネル駆動回路図であり、非線型素子ドットマトリ
ックス液晶パネル11、表示電極ドライバー部12、走
査電極ドライバー部13、駆動信号発生部14から構成
されている。液晶パネル11は、走査電極15及び表示
電極16から構成されている。表示電極ドライバー部1
2は、表示電極数をJとすると、J段のシフトレジスタ
ー17及び該シフトレジスターの各出力に継がるJケの
ラッチ回路18、回路のロジックレベルを液晶表示レベ
ルに変換するレベルシフター19、該レベルシフター1
9からの信号により表示信号の点灯レベル、非点灯レベ
ルを換えるMケのデマルチブレクサー20から構成され
ている。走査電極ドライバ部13は、走査電極数をkケ
とすると、2N段のシフトレジスター21、レベルシフ
ター22、該レベルシフターからの信号により走査信号
の選択、非選択を切り換えるkケのデマルチブレクサー
23から構成されている。駆動信号発生部14は、デマ
ルチブレクサー24〜29、駆動電圧発生抵抗30〜3
4から構成されている。
FIG. 10 is a panel and a panel drive circuit diagram of the liquid crystal display device of the present invention. From the non-linear element dot matrix liquid crystal panel 11, the display electrode driver section 12, the scan electrode driver section 13, and the drive signal generating section 14. It is configured. The liquid crystal panel 11 includes scan electrodes 15 and display electrodes 16. Display electrode driver section 1
2 is a J-stage shift register 17 and J latch circuits 18 connected to the respective outputs of the shift register, a level shifter 19 for converting the logic level of the circuit into a liquid crystal display level, Level shifter 1
It is composed of M demultiplexers 20 that change the lighting level and non-lighting level of the display signal according to the signal from 9. The scanning electrode driver unit 13 is a 2N-stage shift register 21, a level shifter 22, and a k number of demultiplexers that switch between selection and non-selection of a scanning signal by a signal from the level shifter, where k is the number of scanning electrodes. It is composed of 23. The drive signal generator 14 includes demultiplexers 24-29 and drive voltage generating resistors 30-3.
It is composed of 4.

【0036】図11、図12(a)、(b)のタイミン
グチャートを使い、図10を詳しく説明する。
FIG. 10 will be described in detail with reference to the timing charts of FIGS. 11, 12A and 12B.

【0037】図11のφsはシフトレジスター17の転
送クロックであり、φsにより、表示データDATA
が、左から右へ転送される。1ライン分のJケのデータ
が転送されると、ラッチ回路18のクロックパルスCL
lがhighレベルとなり、シフトレジスター17から
ラッチ回路18へデータがラッチされる。該データは1
9でレベルシフトされ、マルチブレクサー20の制御端
子に入力される駆動信号発生部マルチブレクサー20に
おいては、表示データDATA信号によって、駆動信号
発生部14からの表示信号DON,DOFFが切り換え
られる。走査電極ドライバー13のシフトレジスター2
1は図11のごとく、ラッチクロックパルスCLlと同
期したパルスと表示データDATAの転送がJ/2ケ
(J奇数の場合は、J/2を越えない最大の整数又はJ
/2より大きい最小の整数)終了した時に発生するパル
スの論理和の走査クロックCLscをクロックパルスと
し、1周期に1回だけhighとなるデータDscan
がデータ入力される。シフトレジスター21は、2N段
の出力のうち奇数段のみがレベルシフター22と結ばれ
ている。従って、シフトレジスター21の各奇数段の出
力SC1,SC2,SC,等は節12−a図のようにな
る。該信号はレベルシスター22を通って、デマルチブ
レクサー23に供給される。デマルチブレクサー23に
おいては、信号DSCANにより走査信号の選択信号S
CON、非選択信号SCOFFが切り換えられる。
.Phi.s in FIG. 11 is the transfer clock of the shift register 17, and the display data DATA is changed by .phi.s.
Are transferred from left to right. When J lines of data for one line are transferred, the clock pulse CL of the latch circuit 18
l becomes high level, and the data is latched from the shift register 17 to the latch circuit 18. The data is 1
In the drive signal generator multi-mixer 20 which is level-shifted by 9 and is input to the control terminal of the multi-brexer 20, the display signals DON and DOFF from the drive signal generator 14 are switched by the display data DATA signal. Shift register 2 of scan electrode driver 13
As shown in FIG. 11, the number 1 indicates the transfer of the pulse synchronized with the latch clock pulse CLl and the display data DATA by J / 2 pieces (when J is an odd number, the maximum integer or J which does not exceed J / 2).
(Minimum integer larger than / 2) Data Dscan that becomes high only once in one cycle with the scan clock CLsc of the logical sum of the pulses generated at the end being the clock pulse
Is entered. In the shift register 21, only odd-numbered stages of the 2N-stage outputs are connected to the level shifter 22. Therefore, the outputs SC 1 , SC 2 , SC 3 , etc. of the odd-numbered stages of the shift register 21 are as shown in FIG. 12-a. The signal is supplied to the demultiplexer 23 through the level sister 22. In the demultiplexer 23, the scan signal selection signal S is generated by the signal DSCAN.
The CON and the non-selection signal SCOFF are switched.

【0038】抵抗30〜34は、−5V値から−V〜5
V値を分圧して作る。デマルチブレクサー24、25
は、走査信号のレベルを液晶の交流駆動の周波数信号φ
fに合わせて切り換え、走査電極の選択SCON、非選
択SCOFF信号を作る。デナルチプレクサー26、2
7は、φfに合わせて表示電極の充利あの駆動方式にお
けるでいう選択信号DSEL、非選択信号DNSELを
作る。28、29は、本発明で必要となるデマルチプレ
クサーであり、マルチプレクサー28、29においてC
Lscを1/2分周した信号CLsc/2によってDS
EL、DNSELが切り換えられる。こういて、表示電
極の信号DON、DOFF(図12b)が形成される。
The resistors 30 to 34 have a value of -5V to -V-5.
It is made by dividing the V value. Demulti-Brexer 24, 25
Is the frequency signal φ of the liquid crystal AC drive.
Switching according to f, a selective SCON and a non-selective SCOFF signal of the scan electrode are generated. Denalplexer 26,2
Numeral 7 produces the selection signal DSEL and the non-selection signal DNSEL in the drive system in which the display electrodes are fully used, in accordance with φf. 28 and 29 are demultiplexers required in the present invention, and C are used in the multiplexers 28 and 29.
The signal CLsc / 2 obtained by dividing Lsc by ½ divides DS
EL and DNSEL are switched. Thus, the display electrode signals DON and DOFF (FIG. 12b) are formed.

【0039】図13は、本発明の駆動回路の必要なクロ
ックパルスを発生する制御回路の一例である。本実施例
では、J=160,K=120としてあり、6ビットの
2進カウンター30、NORゲート31、RSフリップ
フロックプ32、インバータ33、D型フリップフロッ
プ34、35、39、41、NORゲート36、40、
6ビット2進カウンタ37,ANDゲート38から構成
されている。表示電極ドライバー12のシフトレジスタ
ー17に供給されるクロックパルスφsは、6ビットの
2進カウンター30でカウントされ、J/2=80カウ
ントすると、これをゲート31が検出し、SR−FF3
2をSETする。RE−FF32は、すぐにφsの立ち
上がりに同期して、RESETされる。32の出力CL
scはカウンタ30のRESET端子に入力し、かつ、
D型FF43の入力となる。Dフリップフロップ34は
CLscを1/2分周し、信号CLsc/2を作り、D
型FF35)D入力へ供給する。信号CLsc/2はD
型FF35、NORゲート36により微分され、1走査
期間を周期とする信号CLeとなり、ラッチ回路18の
クロックパルス入力端子に供給される。カウンタ37は
クロックをCLscとしRSフリップフロップ32から
のクロックパルスCLscをカウントし、239発カウ
ントするとANDゲート38の出力はhighとなり、
このfigh信号はD型FF39により遅延され、ゲー
ト40で微分される。D型FF39により遅延される信
号は遅延信号DSCANとなり、走査電極ドライバーの
シフトレジスター21へ供給される。また、ゲート40
で微分されたパルスはD型FF41のクロックパルスと
なり、判周期ごとにhigh,lowが変わる交流駆動
の信号φfとして、駆動信号発生不のデマルチプレクサ
24〜26に供給される。
FIG. 13 shows an example of a control circuit for generating the necessary clock pulse of the drive circuit of the present invention. In this embodiment, J = 160 and K = 120 are set, and a 6-bit binary counter 30, a NOR gate 31, an RS flip-flop 32, an inverter 33, D-type flip-flops 34, 35, 39, 41, and a NOR gate 36. , 40,
It is composed of a 6-bit binary counter 37 and an AND gate 38. The clock pulse φs supplied to the shift register 17 of the display electrode driver 12 is counted by the 6-bit binary counter 30, and when J / 2 = 80 is counted, the gate 31 detects this and SR-FF3.
Set 2. The RE-FF 32 is immediately reset in synchronization with the rising of φs. 32 output CL
sc is input to the RESET terminal of the counter 30, and
It is an input to the D-type FF 43. The D flip-flop 34 divides CLsc by 1/2 to generate a signal CLsc / 2,
Type FF35) Supply to D input. Signal CLsc / 2 is D
The signal CLe, which is differentiated by the FF 35 and the NOR gate 36 and has a period of one scanning period, is supplied to the clock pulse input terminal of the latch circuit 18. The counter 37 counts the clock pulse CLsc from the RS flip-flop 32 with CLsc as the clock, and when counting 239 times, the output of the AND gate 38 becomes high,
This FIG signal is delayed by the D-type FF 39 and differentiated by the gate 40. The signal delayed by the D-type FF 39 becomes the delay signal DSCAN and is supplied to the shift register 21 of the scan electrode driver. Also, the gate 40
The pulse differentiated by is a clock pulse of the D-type FF 41, and is supplied to the demultiplexers 24 to 26 that do not generate drive signals as an AC drive signal φf that changes between high and low in each judgment period.

【0040】[0040]

【発明の効果】以上の如く、比較的簡単な回路で本発明
の駆動は実現できる。表示画素の点燈、非点燈に依存し
た実効値のバラツキが小さくなるので、前述のような効
果とともにEONの最小値があがり、EOFFの最大値
が下がることによって、駆動マージンが改善される効果
が期待できる。従って、本発明を非線型素子液晶表示装
置に用いると、パネル画像全体にわたってムラのない階
調表示も可能となる、という効果が得られる。
As described above, the driving of the present invention can be realized with a relatively simple circuit. Since the variation of the effective value depending on the lighting or non-lighting of the display pixel is reduced, the effect of improving the driving margin by increasing the minimum value of EON and decreasing the maximum value of EOFF together with the above-mentioned effect. Can be expected. Therefore, when the present invention is applied to a non-linear element liquid crystal display device, it is possible to obtain an effect that even gradation display is possible over the entire panel image.

【図面の簡単な説明】[Brief description of drawings]

【図1】典型的な非線形型素子のV−I特性でを示す
図。
FIG. 1 is a diagram showing VI characteristics of a typical nonlinear device.

【図2】非線型素子液晶表示装置の等価回路を示す図。FIG. 2 is a diagram showing an equivalent circuit of a non-linear element liquid crystal display device.

【図3】従来の非線形素子を要いた液晶パネル駆動波形
例を示す図。
FIG. 3 is a diagram showing a liquid crystal panel drive waveform example that requires a conventional non-linear element.

【図4】非線型素子液晶表示装置の動作を示した図であ
って、aは印加波形の例、bは非線形素子にかかる電圧
波形、cは液晶層にかかる電圧波形を示す図。
FIG. 4 is a diagram showing the operation of a non-linear element liquid crystal display device, in which a is an example of an applied waveform, b is a voltage waveform applied to a nonlinear element, and c is a voltage waveform applied to a liquid crystal layer.

【図5】非線型素子液晶表示装置の動作概念を模し模式
的に示した図であって、aは非線形素子のON領域、O
FF領域を示す、bは非線形素子がONした時、cはO
FFした時を示す図。
FIG. 5 is a diagram schematically showing an operational concept of a non-linear element liquid crystal display device, in which a is an ON region of a non-linear element, and O
FF region, b is O when non-linear element is ON, c is O
The figure which shows the time of FF.

【図6】非線形素子液晶表示装置の画素印加電圧波形
(破線)と液晶層印加波形(実線)を示した図であっ
て、aは当時画素ON、同一信号電極上の他画素OFF
の時、bは交互にON、OFFの時、cは全画素ONの
時を示す図。
FIG. 6 is a diagram showing a pixel applied voltage waveform (broken line) and a liquid crystal layer applied waveform (solid line) in a non-linear element liquid crystal display device, where a is pixel ON at the time and other pixel OFF on the same signal electrode.
In the case of, b is an on / off state alternately, and c is a case of all pixels being on.

【図7】本発明による駆動波形の一例と従来の駆動波形
を比較し描いた図であって、Aは液晶パネルの表示例、
Bは従来例、Cは本発明の例(カッコ内は走査電極と信
号電極の交点にあたる画素にかかる電圧波形)(SIG
Oは当画素画素ON、同一信号電極上の他の画素OFF
の場合の信号波形、SIGNは交互にON,OFFの場
合に信号波形、SIGPは同一信号電極上の全画素ON
の場合の信号波形)を示す図。
FIG. 7 is a diagram in which an example of a drive waveform according to the present invention and a conventional drive waveform are compared and drawn, where A is a display example of a liquid crystal panel,
B is a conventional example, C is an example of the present invention (in the parentheses, a voltage waveform applied to a pixel corresponding to an intersection of a scanning electrode and a signal electrode) (SIG
O is the pixel of this pixel is ON, other pixels on the same signal electrode are OFF
Signal waveform in the case of, SIGN is a signal waveform when alternately ON and OFF, and SIGP is all pixels on the same signal electrode
The signal waveform in the case of.

【図8】本発明を適用した際の液晶層にかかる電圧波形
を示す図であって、aは当該画素ON、尾づいつ信号電
極上の他画素OFFの場合、bは交互にON,OFFの
場合、cは全画素ONの時を示す図。
FIG. 8 is a diagram showing a voltage waveform applied to a liquid crystal layer when the present invention is applied, where a is ON for the pixel and OFF is another pixel on the signal electrode, and b is alternately ON and OFF. In the case of, c is a diagram showing when all pixels are ON.

【図9】本発明による休止期間tpを設置した場合の駆
動波形例を示す図。
FIG. 9 is a diagram showing an example of drive waveforms when a pause period tp is set according to the present invention.

【図10】本発明の液晶表示装置の駆動回路図。FIG. 10 is a drive circuit diagram of the liquid crystal display device of the present invention.

【図11】a,bは図10のタイミングチャート。11A and 11B are timing charts of FIG.

【図12】a,bは図10のタイミングチャート。12A and 12B are timing charts of FIG.

【図13】本発明の駆動回路の制御回路の一例を示す
図。
FIG. 13 is a diagram showing an example of a control circuit of a drive circuit of the present invention.

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成5年7月28日[Submission date] July 28, 1993

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0022[Name of item to be corrected] 0022

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0022】[0022]

【課題を解決するための手段】本発明は、一対の透明絶
縁基板間に液晶が挟持され、一方の該透明絶縁基板に非
線型素子若しくは能動素子からなる複数のスイッチング
素子と、該スイッチング素子の一端と電気的に接続され
る画素電極とが形成され、他方の該透明絶縁基板に対向
電極が形成されてなる液晶表示パネルの画素を駆動する
液晶電気光学装置の駆動方法において、1フレーム周期
内に設定されるべき前記各画素の1走査期間内の後半の
所定期間を当該画素の選択期間とすることを特徴とす
る。
SUMMARY OF THE INVENTION The present invention provides a pair of transparent insulators.
The liquid crystal is sandwiched between the edge substrates, and the transparent insulating substrate on one side does not
Multiple switching with linear or active elements
Element and electrically connected to one end of the switching element
Pixel electrode is formed and faces the other transparent insulating substrate.
Driving a pixel of a liquid crystal display panel with electrodes
In the driving method of the liquid crystal electro-optical device, one frame period
Within the latter half of one scanning period of each pixel to be set within
It is characterized in that a predetermined period is set as a selection period of the pixel .

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】液晶表示パネルを構成する少なくとも一方
の基板に、非線型特性を有する素子を設置した液晶表示
装置を2フレーム交流方式で駆動する場合において、1
フレーム周期内の非選択期間の画素印加電圧の平均値の
絶対値が、全画素あるいは一部の画素についてほぼ等し
いことを特徴とする液晶電気光学装置の駆動方法。
1. When a liquid crystal display device in which an element having a non-linear characteristic is installed on at least one substrate constituting a liquid crystal display panel is driven by a 2-frame AC method, 1
A method for driving a liquid crystal electro-optical device, wherein the absolute value of the average value of the voltage applied to the pixels in the non-selected period within the frame period is substantially the same for all pixels or some pixels.
【請求項2】該非線型素子設置液晶表示装置の駆動方法
において、各半走査周期の全部あるいは一部を走査線数
で等分割して成る1走査期間を、更に複数の期間に分割
して成る細走査期間のうち、走査信号が選択期間内の一
部の細走査期間で選択レベル、残りの細走査期間は非選
択レベルをとることを特徴とする請求項1記載の液晶電
気光学装置の駆動方法。
2. A method of driving a liquid crystal display device provided with a non-linear element, wherein one scanning period, which is obtained by equally dividing all or part of each half scanning period by the number of scanning lines, is further divided into a plurality of periods. 2. The driving of the liquid crystal electro-optical device according to claim 1, wherein the scanning signal has a selection level in a part of the fine scanning period of the fine scanning period and a non-selection level in the remaining fine scanning period. Method.
【請求項3】走査信号が選択レベルをとる該細走査期間
に同期した期間に、表示信号が画素のON,OFFに対
応して、それぞれ点燈レベル、非点燈レベルをとり、1
走査期間の残りの細走査期間にはそれぞれ反対に、非点
燈レベル、点灯レベルをとることを特徴とする請求項1
または請求項2記載の液晶電気光学装置の駆動方法。
3. A display signal takes on a lighting level and a non-lighting level, respectively, in correspondence with ON and OFF of a pixel in a period synchronized with the fine scanning period in which the scanning signal takes a selection level.
The non-lighting level and the lighting level are respectively set oppositely during the remaining fine scanning period of the scanning period.
Alternatively, the driving method of the liquid crystal electro-optical device according to claim 2.
【請求項4】前記1走査期間を複数に分けた細走査期間
のうち、一部の細走査期間を選択レベル、残りを非選択
レベルとする時、選択レベルにある時間と、非選択レベ
ルにある時間が等しいことを特徴とする請求項1ないし
請求項3のいずれかに記載の液晶電気光学装置の駆動方
法。
4. A fine scanning period obtained by dividing one scanning period into a plurality of periods, when a part of the fine scanning periods is set to a selection level and the rest is set to a non-selection level, a time at the selection level and a non-selection level are set. The method for driving a liquid crystal electro-optical device according to claim 1, wherein certain times are equal.
【請求項5】前記1走査期間を2等分して細走査期間と
したことを特徴とする請求項1乃至請求項4のいずれか
に記載の液晶電気光学装置の駆動方法。
5. The driving method for a liquid crystal electro-optical device according to claim 1, wherein the one scanning period is divided into two equal parts to form a fine scanning period.
JP15732893A 1993-06-28 1993-06-28 Driving method for liquid crystal electro-optical device Pending JPH0659645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15732893A JPH0659645A (en) 1993-06-28 1993-06-28 Driving method for liquid crystal electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15732893A JPH0659645A (en) 1993-06-28 1993-06-28 Driving method for liquid crystal electro-optical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15609782A Division JPS5945493A (en) 1982-09-08 1982-09-08 Driving of liquid crystal electrooptic apparatus

Publications (1)

Publication Number Publication Date
JPH0659645A true JPH0659645A (en) 1994-03-04

Family

ID=15647298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15732893A Pending JPH0659645A (en) 1993-06-28 1993-06-28 Driving method for liquid crystal electro-optical device

Country Status (1)

Country Link
JP (1) JPH0659645A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826003B1 (en) * 2006-07-06 2008-04-29 엘지디스플레이 주식회사 Light emitting device and method of driving the same
KR100826004B1 (en) * 2006-07-06 2008-04-29 엘지디스플레이 주식회사 Light emitting device and method of driving the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626210A (en) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd Optical demultiplexer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826003B1 (en) * 2006-07-06 2008-04-29 엘지디스플레이 주식회사 Light emitting device and method of driving the same
KR100826004B1 (en) * 2006-07-06 2008-04-29 엘지디스플레이 주식회사 Light emitting device and method of driving the same

Similar Documents

Publication Publication Date Title
JPH0364875B2 (en)
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
US5790092A (en) Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same
KR100223622B1 (en) Display device driving apparatus
KR0171938B1 (en) Liquid crystal display device
US6784866B2 (en) Dot-inversion data driver for liquid crystal display device
US6067066A (en) Voltage output circuit and image display device
US8421716B2 (en) Display device
KR900005487B1 (en) Liquid crystal display devices
KR20010110418A (en) Method for driving display, driving circuit therefor, display, and electronic apparatus
KR20010001328A (en) TFT-LCD using multi-phase charge sharing and driving method thereof
EP0597117A1 (en) Liquid crystal display and electronic equipment using the liquid crystal display
EP0697690A1 (en) Method for driving active matrix type liquid crystal display device
JPH0659645A (en) Driving method for liquid crystal electro-optical device
JP2000003159A (en) Gradation drive circuit for liquid crystal display
JPH0449712B2 (en)
JPH0659644A (en) Driving method for liquid crystal electro-optical device
KR960016342B1 (en) Display module drive circuit
JP3385910B2 (en) Active matrix liquid crystal display
JPS626210B2 (en)
JPH1010497A (en) Driving circuit of matrix type display device
KR20000010461A (en) Liquid crystal apparatus using hierarchical charge and discharge of common electrode and method for driving thereof
KR20070063638A (en) Method and apparatus for driving liquid crystal display panel
JP3216367B2 (en) Liquid crystal display device and driving method thereof
JP2001075072A (en) Liquid crystal display device