KR940001900B1 - 비선형 저항소자 - Google Patents

Abstract

내용 없음.

Description

비선형 저항소자

제1도는 본 발명의 제1실시예에 있어서의 비선형 저항소자의 단면구성도.

제2도는 제1의 비선형 저항소자의 Ⅴ-Ⅰ 특성도.

제3도는 본 발명의 제3실시예에 있어서의 비선형 저항소자의 단면구성도.

제4도는 본 발명의 제2실시예에 있어서의 비선형 저항소자의 단면구성도.

제5도는 제4도의 비선형 저항소자의 Ⅴ-Ⅰ 특성도.

제6도는 종래의 비선형 저항소자의 단면구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 유리기판 4 : 하부전극층

5 : P형 반도체층 6 : Ⅰ형 반도체층

7 : 복합층 8, 8a, 8b : N형 반도체층

11 : 상부전극층

본 발명은 표시장치용의 비선형 저항소자에 관한 것이다.

액정, 전계발광등의 표시장치에 있어서, 고정밀·세밀도인 화면을 얻기 위해서는, 주사선수를 증가한 고밀도인 매트릭스 구조가 필요하다. 이와 같은 매트릭스 구조를 효율적으로 구동시키기 위하여, 각 표시화소에 스위치소자를 장착한 액티브 매트릭스 구동방식이 주목되고 있다. 이 액티브 매트릭스 구동에 사용되는 스위치소자로서, 통상, 박막트랜지스터(TFT)를 대표로 한 3단자형 소자와, MIM(Metal-Insulator-Metal)이나 박막다이오드를 대표로 한 2단자형 소자가 일반적이다. 2단자형 소자는 3단자형 소자에 비해서 구조가 간단하고, 제조수율이 높기 때문에, 대형화면용으로서 주목되고 있으며, 특히 PIN형 반도체층은 병렬 또는 역방향으로 접속시킨 링다이오드(RD)는 편차가 적은 균일한 역치전압을 가진 비선형 저항소자이다.

제6a도에 액정표시장치의 구동에 사용한 RD 소자의 다이오드의 단면구성의 일례를 표시한다. 유리기판(1)상에 ITO로 이루어진 투명전극층(2)을 형성한다. 이 투명전극층(2)은 액정표시장치의 화소전극을 구성하는 것이다. 이어서 Cr 버퍼층(3)을 적층하고, 투명전극층(2)과 함께 하부전극층(4)으로 한다. 이 위에 P형 비정질 Si : H(이후, a-Si : H로 기재함; 여기에서 a는 비정질(amorphous), Si : H는 Si와 H가 결합되어 있는 것을 의미함)로 이루어진 P형 반도체층(5)는, 논도프(non-doped) Ⅰ형 a-Si : H로 이루어진 Ⅰ형 반도체층(6), N형 a-Si-H로 이루어진 N형 반도체층(8)을 순차 적층한 후, 콘택트홀(10)을 가진 층간절연층(9)을 형성하고, Cr로 이루어진 상부전극층(11)을 형성해서 소자를 구성한다. 이 소자와 동일한 구조의 소자를 상기 소자에 인접하게 형성하고, 양소자의 투명전극층과 상부전극층을 서로 배선함으로써, 제6b도에 표시한 바와 같은 2개의 다이오드를 병렬로 역방향으로 접속한 모양의 RD 소자를 얻게 된다. 이 링소자는, 정부의 양(兩)극성의 전압인가에 대해서 등가인 전류-전압특성(Ⅴ-Ⅰ 특성)을 나타내어, 액정표시장치의 교류전압구동에 대처할 수 있다.

그러나, 상기 소자의 최대의 과제는, 역치전압이 0.7V로 낮은 점에 있다. 통상, 역치전압은 액정구동전압의 1.5배 이상이 필요하게 되어 있으며, 3V로 동작하는 액정재료를 사용한 경우, 4.5V의 역치전압이 요구된다. 이 역치전압을 얻기 위해서는, 역치전압이 0.7V인 PIN형 반도체층을 6, 7단 적층해야만하므로, 구조적으로 복잡하게 되며, 따라서 제조공정도 복잡하게 된다.

본 발명은 상술한 바와 같은 종래의 과제에 비추어 이루어진 것으로서, 간단한 구조로 역치전압이 큰 비선형 저항소자를 제공하는 것을 목적으로 하고 있다.

본 발명은, 2개의 전극층사이에, P형 반도체층, Ⅰ형 반도체층 및 N형 반도체층을 순차로 적층하여 PIN형 다층구조, NIN형 다층구조 또는 NPI형 다층구조를 형성하는 반도체층과, 상기 각 다층구조에 내포된 복합층을 지닌 비선형 저항소자에 있어서, 상기 Ⅰ형 반도체층은 서로 대향하는 제1 Ⅰ형 반도체층과 제2 Ⅰ형 반도체층으로 이루어지고, 상기 복합층은 주성분으로서 SiOx(x＞0), SiNy(y＞0) 및 SiCz(z＞0)로 이루어진 군으로부터 선택된 적어도 한 성분을 함유하고, 상기 제1 Ⅰ형 반도체층과 제2 Ⅰ형 반도체층 사이에 삽입되어 있는 것을 특징으로 하며, 이러한 구성에 의해서, 이 복합층에 전압이 인가된 경우에 흐르는 전류는 비선형성을 나타내고, 소자전체로서의 역치전압을 크게 한다. 이 전압은 반도체에 함유시키는 성분의 함유량이 증대함에 따라, 또 복합층의 막두께가 두껍게 됨에 따라 크게 되는 특성을 가진다.

따라서 복합층으로서 반도체에 함유시키는 성분의 함유량 및 복합층의 막두께에 의해서 역치전압을 제어할 수 있으며, 종래의 낮은 역치전압을 적절한 전압치까지 높일 수 있다.

이하, 본 발명의 실시예에 대해서 도면에 의거하여 설명한다.

[제1실시예]

제1도는 본 발명의 제1실시예에 비선형 저항소자의 단면구성도를 표시하고 있다. 도면중, 유리기판(1)상에 스퍼터법(sputtering method)에 의해서 ITO로 이루어진 투명전극층(2)을 100㎚의 두께로 형성하여, 액정표시장치의 화소전극을 구성한다. 그위에 Cr로 이루어진 버퍼층(3)을 100㎚의 막두께로 적층하여, 하부전극층(4)을 구성한다. 이 하부전극층(4)상에 소정량의 디보란[B₂H₆]을 첨가한 실란[SiH₄]을 원료가스로 한 플라즈마 CVD법에 의해서 막두께 100㎚이고 P형 a-Si : H로 이루어진 P형 반도체층(5)을 형성한다. 또 이 위에 복합층(7)을 삽입한 Ⅰ형 반도체층(6)을 형성한다. Ⅰ형 반도체층(6)은 실란[SiH₄]만을 원료가스로 한 플라즈마 CVD법에 의해서 제작한 논도프의 Ⅰ형 a-Si : H로 구성하고, 복합층(7)은 소정량의 산호[0]를 첨가한 실란[SiH₄]을 원료가스로 한 플라즈마 CVD법에 의해서 제작한 SiOx(x＞0)로 구성한다. 복합층(7)은 Ⅰ형 반도체층(6)의 중앙부에 위치시키고, 막두께 구성은 Ⅰ형 반도체층(6)의 합계를 200㎚, 복합층(7)을 20㎚로 하고 있다. Ⅰ형 반도체층(6) 상에 소정량의 포스핀[PH3]을 첨가한 실란[SiH4]을 원료가스로 한 플라즈마 CVD법에 의해서 막두께 100㎚의 N형 a-Si : H로 이루어진 N형 반도체층(8)을 형성하여, 복합층(7)을 삽입한 PIN형 반도체층을 구성한다.

또 콘택트홀(10)을 가진 SiO₂로 이루어진 중간 절연층(9)을 200㎚의 막두께로 형성하여, Cr로 이루어진 상부전극층(11)을 100㎚ 형성한다. 이 소자에 인접해서 동일구성의 소자를 형성하고, 양소자의 투명전극층과 상부전극층을 서로 배선하여, 다이오드가 병렬로 반대방향으로 접속된 모양의 RD 소자를 구성한다. 이 구성의 RD 소자에 의해 양극성의 전압구동을 가능하게 한다.

제2도는 제1a도에 표시한 소자구성으로서, 복합층(7)의 막두께는 20㎚로 고정하고, 복합층(7) 형성에 있어서의 원료가스중의 산소함유량을 변화시켜서 SiOx의 x치를 변경한 소자에 의해 형성한 RD 소자에 대한 Ⅴ-Ⅰ 특성을 표시하고 있다. 점선은 참고하기 위하여 복합층을 삽입하지 않은 경우의 특성을 표시하고 있으며, 저항이 급격히 저하되어 전류치가 증대하는 역치전압은 약 0.7V이다. 이것에 대하여, 본 실시예에서는 복합층(7)을 삽입함으로써, 역치전압을 크게 할 수 있으며, 이 값도 x치를 크게 함에 따라서 높일 수 있다. 또, RD 소자구성에 의해 양극성 전압에 대해서 등가인 Ⅴ-Ⅰ특성을 나타내고 있다.

이와 같이 본 실시예에 의하면, 비선형 저항소자의 역치전압을 크게 할 수 있는 동시에, 복합층(7)에 함유시키는 산소의 양에 의해서 그 값을 적절한 값으로 제어할 수 있다. 또, 복합층(7)의 x치를 고정해서 그 막두께를 변경함으로써도 역치전압을 제어할 수 있다. 즉, 복합층(7)의 막두께를 두껍게 함으로써 역치전압을 크게 할 수 있으며, 역치전압을 광범위에 걸쳐서 제어가능하다.

[제2실시예]

제3도에 본 발명의 제2실시예에 의거한 비선형 저항소자의 단면구성도를 표시한다. 본 실시예는, 복합층(7)을 N형 반도체층(8)에 삽입하는 동시에, Si 반도체에 질소[N]를 함유시킨 복합층(SiNy(y＞0)을 사용하는 경우이다. 제1실시예와 마찬가지로 해서 유리기판(1)상에 투명전극층(2), 버퍼층(3), P형 반도체층(5)을 순차적으로 적층한 후, Ⅰ형 반도체층(6)을 막두께 200㎚로 해서 형성한다. 그 위에 복합층(7)을 삽입한 형태로 반도체층(8)을 형성하나, N형 반도체층(8)은 소정량의 포스핀[PH₃]을 첨가한 실란[SiH₄]를 원료가스로 한 플라즈마 CVD법에 의해서 형성하고, 복합층(7)은 실란[SiH₄]에 질소[N]를 첨가한 원료가스를 사용한 플라즈마 CVD법에 의해서 형성한다. 이 경우, 복합층 형성용의 원료가스에 포스핀[PH₃]을 첨가하지 않았으나, 첨가되어 있어서 약간 역치전압에 차이가 발생하는 정도로서, 역치전압을 높이는 면에서 지장은 없다. 막두께 구성은 N형 반도체층(8)의 합계를 100㎚, 복합층(7)을 20㎚로 하고 있다. 또 제1실시예와 마찬가지로 층간절연층(9), 상부전극층(11)을 형성하여, 비선형 저항소자를 구성한다. 여기서 구성된 소자는 제1실시예와 마찬가지로 역치전압을 크게 할 수 있는 동시에, 그 값을 복합층(7)에 있어서의 질소의 함류량 및 복합층(7)의 막두께로 제어할 수 있다.

여기에서는 복합층(7)을 N형 반도체층(8)에 삽입하고 있으나, P형 반도체층(5)에 삽입해도 된다. 또 복합층(7)의 삽입장소를 반도체층의 중앙부라고 하는 것으로 설명하고 있으나, 이것으로 한정되지 않고, P형 반도체층(5)과 Ⅰ형 반도체층(6)의 접합면 혹은 Ⅰ형 반도체층(6)과 N형 반도체층(8)의 접합면에 형성해도 된다. 또, 반도체층이 단부, 예를 들면 P형 반도체층(5)과 투명전극층(2), 혹은 N형 반도체층(8)과 상부전극층(11)과의 접합면에 복합층을 형성해도 된다. 또 실시예에서는 복합층(7)을 1층으로서 설명하고 있으나, 경우에 따라서는 2층이상 형성해도 좋다.

[제3실시예]

제4도에 본 발명의 제3실시예의 비선형 저항소자의 단면구성도를 표시한다. 도면중, 유리기판(1)위에, 투명전극(2), 버퍼층(3)을 적층해서 하부전극층(4)을 구성한다. 이 하부전극층(4)위에 막두께 100㎚이고 N형 a-Si : H로 이루어진 N형 반도체층(8a)을 형성하고, 또 그위에 복합층(7)을 삽입한 I형 반도체층(6)을 형성한다. I형 반도체층(6)은 제1실시예와 마찬가지로 실란[SiH₄]만을 원료가스로 한 플라즈마 CVD법에 의해 제작한 논도프의 I형 a-Si : H로 구성하고, 복합층(7)은 산소[0]를 첨가한 실란[SiH₄]을 원료가스로 한 플라즈마 CVD법에 의해서 제작한 SiOx(x＞0)로 구성한다. 복합층(7)은 I형 반도체층(6)의 중앙부에 위치시키고, 막두께 구성은 I형 반도체층(6)의 합계를 200㎚, 복합층(7)을 20㎚로 하고 있다. I형 반도체층(6)위에 막두께 100㎚의 N형 a-Si : H로 이루어진 N형 반도체층(8b)을 형성하여, 복합층(7)을 삽입한 NIN형 반도체층을 구성한다. 또 콘택트홀(10)을 가진 SiO₂로 이루어진 층간절연층(9)을 200㎚의 막두께로 형성하고, Cr로 이루어진 상부전극층(11)을 10㎚ 형성한다. 이와 같인 구성한 복합층을 함유한 NIN 소자는 그 자체로 양극성 전압에 대해서 대칭적인 Ⅴ-Ⅰ 특성을 가지고 있다. 따라서, 상기 제1실시예에서는, 이와 같은 특성을 얻기 위하여 동일 구성의 소자를 인접하게 형성하고, 그들을 상호 배선에서 링구성으로 할 필요가 있었으나, 상기 NIN 소자에서는 그럴 필요는 없고 소자구성을 보다 간단하게 할 수 있다.

제5도는 제4도에 표시한 소자구성에 있어서 복합층(7)의 막두께를 20㎚로 고정하고, 복합층(7)의 형성에 있어서의 원료가스중의 산소함유량을 변화시켜서 SiOx의 x치를 변경했을때의 소자의 Ⅴ-Ⅰ 특성을 표시하고 있다. 제1실시예와 마찬가지로 x치를 크게 함에 따라서 역치전압을 높일 수 있다. 또, 마찬가지로 복합층의 막두께에 의해서도 역치전압의 제어가 가능하다.

각 실시예에 있어서는, 복합층을 플라즈마 CVD법에 의해서 형성하고 있으나, 스퍼터법 혹은 이온주입법에 의해서 형성해도 된다. 이온주입법의 경우, Si 반도체층에 산소이온을 가속해서 주입하므로 화학당량인 SiO₂보다도 산소농도를 높이는 것도 가능하며, 반도체에 함유시키는 성분의 함유량을 폭넓게 제어할 수 있다. 또, 다른 반도체층도 각 실시예에서는 플라즈마 CVD법에 의해서 형성하고 있으나, 이것으로 한정되는 것은 아니고, 스퍼터법, 진공증착법, 이온도금법 등에 의해서 형성해도 된다.

또, 각 실시예에서는 반도체층을 비정질 Si로 형성하고 있으나, 다결정 Si로 구성해도 마찬가지의 효과가 얻어진다.

또한, 각 실시예에서는 복합층의 원료가스로서의 실란에 산소 또는 질소를 첨가한 경우에 대해 설명하였으나, 탄소를 첨가하여 복합층을 SiCz(z＞0)가 되도록 해도 되는 것은 물론이다.

또한, 각 실시예에서는, 실시예의 소자의 액정표시장치의 적용에 대해서 설명하고 있기 때문에, 투명전극층을 전극층의 일부로서 형성하고 있으나, 이것은 본 발명에 있어서의 하부전극층 및 상부전극층의 재질을 한정하는 것이 아니다.

이상 설명한 바와 같이, 본 발명의 비선형 저항소자에 있어서는, 주성분으로서 SiOx(x＞0), SiNy(y＞0) 및 SiCz(z＞0)로 이루어진 군으로부터 선택된 적어도 한 성분을 함유하는 복합층이, 2개의 전극층간에 형성된 반도체층 사이에 삽입된 구성을 취함으로써, 간단한 구조로 소자의 역치전압을 적절한 값까지 높일수 있다고 하는 종래에 없었던 특성의 소자를 실현할 수 있을 뿐만 아니라, 예를 들면 이것을 액정표시장치에 적용한 경우에 상기 종래의 과제를 해결할 수 있는 등, 그 공업적 가치는 대단히 높은 것이다.

Claims (3)

1. 2개의 전극층(4, 11)사이에, P형 반도체층(5), I형 반도체층(6) 및 N형 반도체층(8, 8a, 8b)을 순차로 적층하여 PIN형 다층구조, NIN형 다층구조 또는 NIP형 다층구조를 형성하는 반도체층(5, 6, 8 ; 8a, 6, 8b)과 상기 각 다층구조에 내포된 복합층(7)을 지닌 비선형 저항소자에 있어서, 상기 I형 반도체층(6)은 서로 대향하는 제1 I형 반도체층(6)과 제2 I형 반도체층(6)으로 이루어지고, 상기 복합층(7)은 주성분으로서 SiOx(x＞0), SiNy(y＞0) 및 SiCz(z＞0)로 이루어진 군으로부터 선택된 적어도 한 성분을 함유하고, 상기 제1 I형 반도체층(6)과 상기 제2 I형 반도체층(6) 사이에 삽입되어 있는 것을 특징으로 하는 비선형 저항소자.
2. 제1항에 있어서, 상기 P형 반도체층(5)은 주성분으로서 비정질 Si 또는 다결정 Si를 함유하는 동시에, B를 포함하는 불순물이 도핑되어 있고, 상기 I형 반도체층(6)은 순수성분으로서 비정질 Si 또는 다결정 Si를 함유하고 불순물로 도핑되어 있지 않으며, 상기 N형 반도체층(8, 8a, 8b)은 주성분으로서 비정질 Si 또는 다결정 Si를 함유하는 동시에, P를 포함하는 불순물이 도핑되어 있는 것을 특징으로 하는 비선형 저항소자.
3. 2개의 전극층(4, 11)사이에 순차 적층된 반도체층(5, 6, 7, 8, 8a, 8b)을 지니며, 상기 반도체층(5, 6, 7, 8, 8a, 8b)은 PIN형, NIN형 및 NIP형 중 선택된 형으로 이루어진 다층구조를 형성하고, 상기 다층구조는, 주성분 Si와 그 내부에 도핑된 붕소[B]를 포함하는 불순물로 이루어진 P형 반도체층(5), 불순물이 도핑되지 않은 순수성분 Si로 이루어진 I형 반도체층(6) 및 주성분 Si와 그 내부에 도핑된 인[P]을 포함하는 불순물로 이루어진 N형 반도체층(8, 8a, 8b)의 조합체의 순차 적층에 의해 형성되고, 또, 상기 반도체층(5, 6, 7, 8, 8a, 8b)은 상기 각 다층구조내에 삽입된 복합층(7)을 포함하여 구성된 비선형 저항소자에 있어서, 상기 I형 반도체층(6)은 서로 대향하는 제1 I형 반도체층(6)과 제2 I형 반도체층(6)으로 이루어지고, 상기 복합층(7)은 주성분으로서 SiOx(0＜x

   

   1.5)를 함유하고, 상기 제1 I형 반도체층(6)과 제2 I형 반도체층(6)사이에 삽입되어 있는 것을 특징으로 하는 비선형 저항소자.

Images