KR940000994B1 - 쇼트키 다이오드의 제조방법 - Google Patents
쇼트키 다이오드의 제조방법 Download PDFInfo
- Publication number
- KR940000994B1 KR940000994B1 KR1019900017371A KR900017371A KR940000994B1 KR 940000994 B1 KR940000994 B1 KR 940000994B1 KR 1019900017371 A KR1019900017371 A KR 1019900017371A KR 900017371 A KR900017371 A KR 900017371A KR 940000994 B1 KR940000994 B1 KR 940000994B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- region
- polycrystalline silicon
- opening
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 230000001681 protective effect Effects 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 제조공정도.
제2도는 본 발명에 따른 제조공정도.
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히 자기 정합된 보호환을 가지는 쇼트키 장벽 다이오드(Schottky barrier diode ; 이하 "쇼트키 다이오드"라 칭한다)의 제조방법에 관한 것이다.
쇼트키 장벽이란 금속과 반도체의 접촉에 의해 반도체 표면에 형성되는 에너지 장벽을 말하는 것으로, 쇼트키 장벽을 이용하여 만든 것이 쇼트키 다이오드이다. 쇼트키 다이오드는 전도성분이 다수캐리어 이므로 소수캐리어의 주입이 거의 없기 때문에 소수캐리어의 축적이 없다. 그에 따라 스위칭 시간이 짧아서 고속스위칭 동작에 적합하다는 특성이 있다. 또한, 한쪽이 금속이기 때문에 동일한 반도체 기판 농도에 대해 상승전압이 낮고 직렬저항도 낮을 뿐만 아니라 금속의 열전도율이 좋기 때문에 열이 발산이 양호하다는 특성도 있다.
일반적으로 쇼트키 다이오드는 n형의 반도체 기판상에 형성되며 상기 쇼트키 다이오드의 금속층에 양의 전압이 인가되면, 즉 순방향 바이어스가 인가되면 반도체 기판에서 금속층쪽으로 다수의 전자가 흐르게 되고, 반대로 역방향 바이어스가 인가되면 전자의 흐름은 거의 없게 된다.
그러나 실제적으로 쇼트키 다이오드에 역방향 바이어스가 인가되었을 경우에 쇼트키 접촉영역 하부의 반도체 기판에서 상기 쇼트키 접촉영역과 이웃하는 산화막쪽으로 흐르는 누설전류가 발생한다.
상기한 바와 같은 누설전류를 방지하기 위하여 반도체 기판과 반대 도전형인 고농도의 P형 보호환(Guardring)을 상기 반도체 기판내에 쇼트키 접촉영역의 양쪽에 형성하는 방법이 제안되었다. 상기 고농도의 P형(P+)보호환의 형성에 의해 n형의 반도체 기판과 p-n 접합 다이오드의 완충작용에 의해 누설전류가 방지된다.
제1(a)-(b)도는 종래의 방법에 따른 P+보호환을 가지는 쇼트키 다이오드의 제조공정도이다.
출발 물질은 n형의 실리콘 에피택셜층으로 한다. 제1(A)도에서 n형 실리콘에 피텍셜층(10)전면에 절연막(13)을 형성한후 사진식각 공정으로 쇼트키 다이오드가 형성될 영역 양쪽의 절연막(13)을 패터닝 한다음 상기 패턴 형성된 절연막을 식각한후 P형의 도전형을 가지는 불순물을 이온주입하여 불순물 확산에 의한 P+보호환(15,16)을 형성한다. 이때 상기 보호환의 폭(20)은 약 2mm이다. 그 다음 상기 제1(B)도에서 상기 일측 보호환(15)에서 타측보호환(16)에 걸친 영역 상면에 있는 상기 절연막(13)을 사진식각 공정에 의해 식각한후 실리사이드층(17)과 금속층(19)을 형성하여 쇼트키 다이오드를 완성한다.
상기한 바와 같이 종래의 P+보호환의 형성방법에 의하면 상기 P+보호환(15,16)을 형성하기 위한 마스크가 별도로 추가되어야 함에 따라 공정이 복잡해지는 문제점이 있었다.
또한 보호환 형성을 위한 사진식각 공정에서 사용되는 마스크패턴의 해상한계로 인하여 보호환의 폭(20)을 일정한 수준 이하로 감소시킬 수 없다는 문제점이 있었다. 그에따라 소자의 고집적화 및 소형화를 구현하기가 곤란하다는 문제점이 있었다.
또한 n형 에피택셜층(10)과 P+보호환(15,16)사이에 형성되는 p-n 접합영역에 의한 기생 p-n 다이오드의 면적이 커짐으로써 쇼트키 다이오드에 순방향 바이어스가 인가되었을때 상기 기생 p-n 다이오드의 동작으로 인하여 쇼트키 다이오드의 턴온(turn on)전압 특성이 저하된다는 문제점이 있었다.
따라서 본 발명의 목적은 쇼트키 다이오드의 제조방법에 있어서 별도의 마스크공정의 추가없이 자기 정합 방식으로 형성되는 보호환을 구비하는 쇼트키 다이오드의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 쇼트키 다이오드의 제조방법에 있어서 그 폭이 최소화된 보호환을 가지는 쇼트키 다이오드의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 쇼트키 다이오드의 제조방법에 있어서 동작 특성이 향상된 쇼트키 다이오드의 제조방법을 제공함에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 제1도전형의 실리콘 에피텍셜층 전면에 산화막과 질화막 및 BSG막을 순차적으로 형성한뒤 소정영역에 있는 상기 산화막과 질화막과 BSG막을 식각하여 쇼트키 접촉영역이 될 개구부를 형성하는 제1공정과, 상기 개구부와 인접한 주변영역을 제외한 나머지 영역의 상기 BSG막을 제거하는 제2공정과, 상기 에피텍셜층 전면에 다결정 실리콘층을 형성한 다음 소정의 열처리 공정을 실시하여 상기 제2공정에서 형성된 BSG막과 접촉하여 형성된 상기 다결정 실리콘층을 도핑하는 제3공정과, 상기 도핑된 다결정 실리콘층과, 도핑되지 않은 다결정 실리콘층의 습식식각 선택비를 이용하여 상기 도핑되지 않은 다결정 실리콘층을 제거하는 제4공정과, 상기 도핑된 다결정 실리콘층을 소정 온도에서 산화시켜 산화막을 형성함과 동시에 상기 에피텍셜층내에 상기 도핑된 다결정 실리콘(65)내의 불순물의 확산에 의한 보호환을 형성하는 제5공정을 구비함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제(a)-(h)도는 본 발명에 따른 쇼트키 다이오드의 제조공정도이다. 출발물질은 n형의 실리콘 에피텍셜층으로 한다.
제2(a)도는 쇼트키 다이오드의 캐소드 전극을 형성하기 위한 확산영역을 형성하는 공정이다. n형의 실리콘 에피텍셜층(50) 상면에 산화막(51)과 포토레지스트(53)를 순차적으로 형성한 뒤 사진 공정으로 소정영역의 포토레지스트를 제거하여 개구부(54)를 형성한 후, 상기 개구부(54) 하부의 산화막(51)을 통하여 인(phosphorus)을 이온주입 한 다음 소정의 열처리 공정을 거쳐 고농도의 n+확산영역을 형성함으로써 확산영역(55)을 형성한다. 상기 고농도의 확산영역(55)은 하기에 형성될 캐소드 전극과 에피텍셜층(50)과의 쇼트키 접촉을 방지하기 위한 저항성접촉(Ohmic Contact)영역이다.
제2(b)도는 쇼트키 접촉영역이 형성될 개구부를 형성하는 공정이다. 제2(a)도의 공정후 상기 포토레지스트막(53)을 제거하고 상기 산화막(51)상명에 질화막(57)과 BSG(59)을 순차적으로 형성한다. 이 상기 BSG막(59)의 두께는 2000Å∼4000Å으로 한다. 그 다음 소정영역의 산화막(51)과 질화막(57) 및 BSG막(59)을 식각하여 상기 에피텍셜층(50)을 노출시킴으로써 쇼트키 접촉영역이 형성될 개구부(61)를 형성한다.
제2(c)도는 상기 BSG막(59)을 선택식각하는 공정으로서, 상기 개구부(61)와 인접한 주변영역을 제외한 나머지 영역의 BSG막(59)을 제거하여, 하기에 형성될 다결정 실리콘층의 확산소오스로 사용될 잔여 BSG막(59a)을 형성한다.
제2(d)도는 상기 에피텍셜층(50)전면에 불순물이 포함되지 않은 다결정 실리콘층(63)을 형성하는 공정이다. 다결정 실리콘층(63)의 두께는 하기에 형성될 보호환의 폭을 좌우하며, 본 발명의 실시예에서는 3000Å∼4000Å의 두께로 한다.
제2(e)도는 도핑된 다결정 실리콘층(65)을 형성하는 공정이다. 제2(D)도의 공정후에 통상의 열확산공정을 수행하면 상기 BSG막(59a)내에 포함되어 있는 붕소(Boron)가 BSG막(59a)과 인접하여 형성된 다결정 실리콘층(63)내로 침투되어 도핑된 다결정 실리콘층(65)을 형성한다. 발명자들은 BSG막이 비도핑된 다결정실리콘에 둘러쌓인 구조를 온도 1100℃, N2분위기에서 50분동안 열처리한 결과 BSG막(59a)으로부터 1.5㎛정도의 거리까지 보론(Boron)농도가 5×1018ions/㎤ 정도로 확산됨을 발견하였다. 따라서, 열처리온도와 시간이라는 변수를 적절하게 조절하면 원하는 거리까지 다결정실리콘층을 도핑할 수 있다. 도핑되지 않은 다결정 실리콘층(63)과 도핑된 다결정 실리콘층(65)은 서로 다른 식각비를 갖게 되며, 이러한 선택식각비를 이용한 식각공정에서 우수한 선택비를 확보하기 위하여 도핑된 다결정 실리콘층(65)의 불순물 농도가 1×1020ions/㎤ 이상되도록 한다. 제2(E)도의 공정에서 도핑된 다결정 실리콘층(65)은 후속공정에서 형성될 P+보호환의 확산 소오스로 이용된다.
제2(f)도는 제2산화막(67)과 P+보호환(69,70)을 형성하는 공정이다. 상기 제2(E)도의 공정후 상기 붕소로 도핑된 다결정 실리콘층(65)과 도핑되지 않은 다결정 실리콘층(63)의 습식식각 선택비를 이용하여 상기 도핑되지 않은 다결정 실리콘층 (63)을 제거한다. 이때 사용되는 에천트는 KOH로 한다. 그 다음 상기 도핑된 다결정 실리콘층(65)을 산화시켜 산화막(67)을 형성함과 동시에 상기 도핑된 다결정 실리콘층(65)내의 보론을 상기 에피텍셜층(50)내로 침투시켜 P+보호환(69,70)을 형성한다. 이때 상기 보호환(69,70)의 폭(80)은 상기 도핑된 다결정 실리콘층(65)의 두께로 조절 가능하며, 본 발명의 실시에 의해 0.4㎛ 이하이 폭을 가지는 미세 보호환을 형성할 수 있다.
제2(g)도는 쇼트키 접촉영역이 형성될 개구부에 적절한 문턱전압(Built-in Voltage)를 갖는 실리사이드층(72)을 형성하는 공정이다. 상기 에피텍셜층(50)의 전면에 티탄(Ti) 텅스텐(W), 백금(Pt), 팔라듐(Pd)과 같은 내화성 금속을 스파터링하여 금속층을 형성한후 600℃∼900℃의 온도에서 30분-1시간 정도 열처리를 실시한다. 그러면 상기 열처리 공정에 의하여 상기 에피텍셜층(50)과 접촉하여 형성된 금속층은 실리사이드화 되어 실리사이드층(72)을 형성하고 상기 에피텍셜층(50)과 접촉하지 않은 금속층은 변화되지 않고 그대로 금속으로 남는다. 그리하여 실리사이드와 금속과의 선택 식각비를 이용하여 상기 개구부(61)이외의 영역에 형성된 금속을 제거한다. 그 다음 상기 확산영역(55)상면에 사진식각 공정으로 상기 에피텍셜층(50)과 하기에 형성될 캐소드전극(75)과의 접촉을 위한 개구부를 형성한다.
제2(h)도는 쇼트키 다이오드의 완성된 단면도로서, 상기 에피텍셜층(50)전면에 TiN, TiW와 같은 장벽금속과 알루미늄을 스파터링하여 침착시킨후 사진식각 공정을 실시하여 상기 쇼트키 접촉 영역의 개구부에 확산영역의 개구부에 애노드 전극(75) 및 개소드전극(75)을 형성한다.
상기 본 발명의 실시예에서는 확산영역을 형성하는 공정을 제일먼저 실시하였으나, 본 발명의 다른 실시예에서는 쇼트키 접촉영역에 실리사이드층을 형성하고 난후에 실시할 수도 있다. 즉, 제2(g)도에 도시된 바와 같이 일측 보호환(69)에서 타측보호환 (70)에 걸친영역 상면에 실리사이드층(72)을 형성한후 상기 에피텍셜층(50)일단의 산화막(51)과 질화막(57)을 소정영역 식각하여 개구부를 형성한다. 그 다음 인 (phosphorus)을 이온 주입하여 이온 주입영역을 형성한후 소정의 열처리 공정을 거쳐 상기 이온주입 영역을 활성화 시켜 n+확산영역을 실시한다. 그 다음 상기 n+확산영역 상면에 캐소드전극(75)을 형성한다.
상술한 바와 같이 본 발명은 쇼트키 다이오드의 제조방법에 있어서 붕소로 도핑된 다결정 실리콘층을 확산소오스로 사용함으로써 보호환을 자기 정합방식으로 형성할 수 있어 별도의 마스크 공정이 필요없게 됨에 따라 공정이 용이해지는 효과가 있다.
그에따라 마스크패턴의 해상 한계에 관계없이 최소화된 폭을 가지는 보호환의 형성이 가능한 효과도 있다. 그리하여 반도체 소자의 고집적화와 소형화를 용이하게 실현할 수 있다.
또한 보호환 폭의 최소화에 따라 기생 p-n 다이오드의 면적도 최소화되어 순방향바이어스시 상기 기생 p-n 다이오드의 동작에 의한 영향을 최소화함으로써 동작특성이 향상된 쇼트키 다이오드를 구현할 수 있는 효과가 있다.
Claims (14)
- 쇼트키 다이오드의 제조방법에 있어서, 제1도전형의 에피텍셜층(50) 전면에 산화막(51)과 질화막(57)과 BSG막(59)을 순차적으로 형성한뒤 소정영역에 있는 상기 산화막(51)과 질화막(57)과 BSG막(59)을 식각하여 쇼트키 접촉영역이 될 개구부(61)을 형성하는 제1공정과, 상기 개구부(61)와 인접한 주변영역을 제외한 나머지 영역의 상기 BSG막(59)을 제거하는 제2공정과, 상기 에피텍셜층(50)전면에 다결정 실리콘층(63)을 형성한 다음 소정의 고온 열처리 공정을 실시하여 상기 제2공정에서 형성된 BSG막(59a)과 접촉하여 형성된 상기 다결정 실리콘층(63)을 도핑하는 제3공정과, 상기 도핑된 다결정 실리콘층(65)과 도핑되지 않은 다결정 실리콘층(63)의 습식식각 선택비를 이용하여 상기 도핑되지 않은 다결정 실리콘층(63)을 제거하는 제4공정과, 상기 도핑된 다결정 실리콘층(65)을 소정 온도에서 산화시켜 산화막(67)을 형성함과 동시에 상기 에피텍셜층(50)내에, 상기 도핑된 다결정 실리콘층(65)내의 불순물의 확산에 의한 보호환(69,70)을 형성하는 제5공정과, 상기 보호환의 일측(69)에서 타측(70)에 걸친 개구부(61)상면에 실리사이드층(72)을 형성하는 제6공정과, 상기 실리사이드층(72)상면에 애노드전극(74)을 형성하는 제7공정이 순차적으로 이루어 짐을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제1공정에서 형성되는 BSG막(59)의 두께가 2000Å∼4000Å임을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제3공정에서 형성되는 다결정 실리콘층(63)의 두께가 4000Å 이하임을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제3공정에서 형성되는 도핑된 다결정 실리콘층(65)의 불순물 농도가 1×10 20 ions/cm 3 이상임을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제4공정의 습식식간에서 사용되는 에천트가 KOH임을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제6공정이 실리사이드층(72)이 상기 에피텍셜층(50)전면에 내화성 금속을 스파터링하여 내화성금속층을 형성하는 제1단계와, 상기 내화성 금속층이 형성된 에피택셜층(50)을 600%X 900 0 C의 온도에서 30분-1시간 정도로 열처리하는 제2단계와, 상기 에피텍셜층(50)과 접촉하지 않고 형성된 내화성금속층의 선택식각비를 이용하여 상기 두보호환(69,70)사이의 노출된 에피텍셜층(50)상면을 제외한 나머지 영역의 내화성 금속을 제거하는 제3단계로 형성됨을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제6항에 있어서, 상기 내화성 금속이 티탄, 텅스텐, 백금, 팔라듐임을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제1항에 있어서, 상기 제1공정을 실시하기 전에 상기 에피텍셜층(50)내의 소정영역에 제1전도형의 고농도 확산영역(55)을 형성하는 공정을 실시하거나, 상기 제6공정후 상기 에피텍셜층(50)내의 소정영역에 제1도전형의 고농도 확산영역(55)을 형성하는 공정을 실시함을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제8항에 있어서, 상기 제1공정을 실시하기 전에 확산영역(55)을 형성할 경우 상기 확산영역(55)이 상기 에피텍셜층(50)전면에 산화막(51)과 포토레지스트막(53)을 형성한후 소정영역의 상기 포토레지스트막(53)을 제거하여 개구부를 형성하는 제1단계와, 상기 개구부 하부의 산화막(51)을 통하여 제1도전형의 불순물을 이온 주입하여 이온 주입영역을 형성하는 제2단계와, 상기 포토레지스트막(53)을 모두 제거한 다음 소정의 열처리 공정을 실시하여 상기 이온주입 영역을 활성화시켜 확산영역(55)을 형성하는 제3단계로 이루어짐을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제8항에 있어서 상기 제6공정후에 확산영역(55)을 형성할 경우 상기 확산영역(55)이 상기 개구부(61)와 소정거리 이격된 영역의 에피텍셜층(50)이 노출될 때 까지 상기 산화막(51) 및 질화막(57)을 선택식각하여 개구부를 형성하는 제1단계와, 제1도전형의 불순물을 이온 주입하여 상기 개구부 하부에 이온 주입영역을 형성하는 제2단계와, 소정의 열처리공정을 실시하여 상기 이온 주입영역을 활성화시켜 확산영역(55)을 형성하는 제3단계로 이루어짐을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제9항 또는 제10항에 있어서 상기 확산영역(55)이 고농도의 인을 이온 주입하여 형성됨을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제8항에 있어서, 상기 7공정에서 상기 애노드전극(74)을 형성함과 동시에 캐소드전극(75)을 형성함을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제12항에 있어서 상기 애노드 전극(74) 및 캐소드전극(75)이, 상기 확산영역(55)을 제1공정전에 실시하였을 경우 상기 산화막(51) 및 질화막(57)을 선택식각하여 확산영역 상면에 개구부를 형성하는 단계를 구비하여 상기 에피텍셜층(50)전면에 장벽금속과 알루미늄을 순차적으로 스파터링하여 장벽금속층 및 알루미늄층을 형성하는 제1단계와, 상기 실리사이드층(72)상면 및 확산영역(55)상면의 개구부와 상기 개구부와 인접한 산화막(67) 또는 질화막(57)상면 이외의 영역에 형성된 상기 장벽금속층 및 알루미늄을 선택식각하는 제2단계로 이루어짐을 특징으로 하는 쇼트키 다이오드의 제조방법.
- 제13항에 있어서 상기 장벽금속이 TiN, TiW등 임을 특징으로 하는 쇼트키 다이오드의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017371A KR940000994B1 (ko) | 1990-10-29 | 1990-10-29 | 쇼트키 다이오드의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017371A KR940000994B1 (ko) | 1990-10-29 | 1990-10-29 | 쇼트키 다이오드의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920008955A KR920008955A (ko) | 1992-05-28 |
| KR940000994B1 true KR940000994B1 (ko) | 1994-02-07 |
Family
ID=19305323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900017371A KR940000994B1 (ko) | 1990-10-29 | 1990-10-29 | 쇼트키 다이오드의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000994B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231971A (ja) * | 2001-02-02 | 2002-08-16 | Sharp Corp | 半導体集積回路装置、その製造方法、ｉｃモジュール、ｉｃカード |
| CN110350044B (zh) * | 2019-04-01 | 2024-04-19 | 湖南脉探芯半导体科技有限公司 | 方形螺旋硅漂移探测器及其制备方法 |
-
1990
- 1990-10-29 KR KR1019900017371A patent/KR940000994B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008955A (ko) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119153A (en) | Small cell low contact resistance rugged power field effect devices and method of fabrication | |
| US8143655B2 (en) | Trench schottky barrier diode with differential oxide thickness | |
| US5021840A (en) | Schottky or PN diode with composite sidewall | |
| US4636822A (en) | GaAs short channel lightly doped drain MESFET structure and fabrication | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| US6825073B1 (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| US8377812B2 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| US20100258899A1 (en) | Schottky diode device with an extended guard ring and fabrication method thereof | |
| US7368371B2 (en) | Silicon carbide Schottky diode and method of making the same | |
| KR100770536B1 (ko) | 고전압 반도체 소자 및 이의 제조 방법 | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| US5234851A (en) | Small cell, low contact assistance rugged power field effect devices and method of fabrication | |
| JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法 | |
| US7820473B2 (en) | Schottky diode and method of manufacture | |
| US6790753B2 (en) | Field plated schottky diode and method of fabrication therefor | |
| US5314833A (en) | Method of manufacturing GaAs metal semiconductor field effect transistor | |
| CN108010964B (zh) | 一种igbt器件及制造方法 | |
| KR940000994B1 (ko) | 쇼트키 다이오드의 제조방법 | |
| CN111697057A (zh) | 半导体结构及其制造方法 | |
| KR100853802B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN110581180A (zh) | 半导体器件及其制造方法 | |
| CN108231557B (zh) | 在半导体器件中形成复合中心 | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| EP0490236A2 (en) | Fabrication process for Schottky barrier diodes on a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |