KR940000981A - 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법 - Google Patents

컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법 Download PDF

Info

Publication number
KR940000981A
KR940000981A KR1019930008855A KR930008855A KR940000981A KR 940000981 A KR940000981 A KR 940000981A KR 1019930008855 A KR1019930008855 A KR 1019930008855A KR 930008855 A KR930008855 A KR 930008855A KR 940000981 A KR940000981 A KR 940000981A
Authority
KR
South Korea
Prior art keywords
bus
transmission line
signal
signal transmission
access
Prior art date
Application number
KR1019930008855A
Other languages
English (en)
Other versions
KR960006506B1 (ko
Inventor
히로나오 소네
까주오 세끼야
히로시 이시까와
요시히사 가네다
Original Assignee
죤 디. 크레인
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 디. 크레인, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 죤 디. 크레인
Publication of KR940000981A publication Critical patent/KR940000981A/ko
Application granted granted Critical
Publication of KR960006506B1 publication Critical patent/KR960006506B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

버스 서비스(bus survice)를 요구하는 로컬 조정자(local arbiter)가 각각의 버스 서비스권의 우선순위를 오픈 콜렉터형(open collector type)의 구동부를 통하여 공통의 조정버스(arbitration bus)상에서 승자(winner)를 결정하는 컴퓨터 시스템을 버스 신호 라인과 다른 통신채널(communication channel)을 통하여 확장할 수 있게 한다.
버스상의 신호전송 형태와 상이한 신호전송 형태의 통신 채널을 통하여 결합된 제1의 시스템 및 제2의 시스템 각각에 다른쪽 보스의 우선순위를 대변하는 로컬 조정자의 기능을 가지는 대번기구(73,79)를 제공한다. 제1및 제2시스템 각각의 버스에서, 먼저 조정을 수행하고 각각의 승자를 결정한다. 각 승자의 우선순위는 해당 버스의 우선순위로서 통신 채널을 통하여 다른쪽 버스의 대변기구로 통지한다. 이 통지후 각각의 버스에서 해당 버스의 조정승자와 다른쪽 버스의 우선순위를 대변하는 대변기구가 다시 조정을 수행하고 최종 승자를 결정한다.

Description

컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 실시예의 사용상태를 도시한 도면.
제 2 도는 상기 실시예의 전체 구성을 도시한 블록도.
제 3 도는 상기 실시예의 주요부분인 OSMC 컨트롤러의 구성을 전체적으로 도시한 블록도.
제 4 도는 제 5 도 및 제 6 도의 배치관계를 도시한 도면.
제 5 도는 제 3 도의 OSMC 컨트롤러를 상세히 도시한 블록도.
제 6 도는 제 3 도의 OSMC 컨트롤러를 상세히 도시한 블록도.
제 7 도는 제 5 도의 버스 사이클 모니터(17)의 동작을 설명한 도면.
제 8 도는 상시 실시예의 패킷구성을 설명한 도면.
제 9 도는 상기 실시예의 패킷 종류를 설명한 도면.
제10도는 제 5 도의 버스 사이클 송신기(18)의 동작을 설명한 도면.
제11도는 제 5 도의 버스 사이클 수신기(21)의 동작을 설명한 도면.
제12도는 제 5 도의 버스 사이클 발생기(20)의 동작을 설명한 도면.
제13도는 버스 사이클의 동작을 설명한 도면.
제14도는 버스 사이클의 동작을 설명한 도면.
제15도는 상기 패킷의 송출순위를 설명한 도면.
제16도는 제 5 도 변조부(26)의 구성을 도시한 회로도.
제17도는 제 5 도의 변조부(26)의 동작을 설명한 시간 도표.
제18도는 제 5 도 복조부(30)의 구성을 도시한 회로도.
제19도는 제 5 도 복조부(30)의 동작을 설명한 시간 도표.
제20도는 인터럽션 동작을 설명한 시간 도표.
제21도는 IRQ 처리부(45)의 동작을 설명한 도면.
제22도는 IRQ 처리부(45)의 동작을 설명한 도면.
제23도는 IRQ 처리부(45)의 상세한 구성을 도시한 블록도.
제24도는 IRQ 처리부(45)의 상세한 구성을 도시한 블록도.
제25도는 조정동작의 개요를 도시한 시간 도표.
제26도는 SMC 처리부(46)의 상세한 구성을 도시한 블록도.
제27도는 SMC 처리부(46)의 상세한 구성을 도시한 블록도.
제28도는 SMC 처리부(46)의 동작을 설명한 시간 도표.
제29도는 로컬 조정자의 구성을 도시한 회로도.
제30도는 로컬 조정자에 의한 종래의 조정 동작을 설명한 시간 도표.
제31도는 제 6 도 원격조정부(77)의 구성을 도시한 블록도.
제32도는 제 6 도 원격조정부(77)의 구성을 설명한 시간 도표.
제33도는 제 6 도 원격조정부(77)의 동작을 설명한 시간 도표.
＊ 도면의 주요 부분에 대한 부호의 설명
1 : 퍼스널 컴퓨터 2 : 광섬유 어셈블리
3 : 확장 박스 6,9 : OSMC 컨트롤러
11 : 마이크로채널 구조의 버스 15 : 비패킷 데이타 송수신부
73 : 조정용 섀도우 레지스터 77 : 원격조정부
79 : 조정컨트롤러 80 : 송신타이밍 컨트롤러
81 : 수신타이밍 컨트롤러 82 : 2비트부호기
83 : 2비트해독기 84 : 변조부
85 : 복조부

Claims (12)

  1. 제 1 시스템, 제 2 시스템 및 상기 제 1 시스템의 버스(bus)와 상기 제 2 시스템의 버스 사이를 결합하는 버스 결합장치(buslinkage unit)를 포함하는 컴퓨터 시스템에서, 상기 제 1 시스템의 버스와 상기 제 2 시스템의 버스를 접속하고 상기 버스와 다른 형태(mode)로 신호를 전송하는 신호전송라인과; 상기 제 1 시스템의 버스와 상기 신호전송라인 사이에 설치되어 상기 버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환(conversion)하는 수단과; 상기 제 2 시스템의 버스와 상기 신호전송라인 사이에 설치되어 상기 버스상의 신호와 상기 신호전송라인의 신호 사이에서 신호를 변환하는 수단과: 상기 제 1시스템에 설치되어 상기 제1시스템으로의 버스 억세스(busaccess)를 조정(arbitration)하는 제 1 조정수단과;
    상기 제 2 시스템에 설치되어 상기 제 2 시스템의 버스에 대한 버스 억세스룰 조정하는 제 2 조정수단과; 상기 제 2 시스템에 설치되어, 상기 제 1 시스템의 버스 억세스 조정(bus acces arbitration)에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원(bus acce$ requestable resource)의 우선도(arbitration level)를 상시 신호전송라인을 통하여 수신하여 상기 제 2 시스템의 상기 제 2 조정수단에 의한 조정에 참가시키는 수단과; 상기 제 1 시스템에 설치되어, 상기 제 2 시스템의 버스 억세스 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 신호전송라인을 통하여 수신하여 상기 제 1시스템의 상기 제 1 조성수단에 의한 조정에 참가시키는 수단을 구비하는 컴퓨터 시스템.
  2. 제 1 항에 있어서, 상기 제 1조정수단은 상기 제 1시스템의 버스 억세스 요구 가능 자원마다 설치되어 스스로의 버스 억세스의 우선도가 상기 제 1 시스템의 버스 억세스를 요구하는 다른 버스 억세스 요구가능 자원의 우선도보다 높을 경우에만 조정에 계속하여 참가하고, 조정기간 경과 후에 조정에 참가하고 있는 경우에만 상기 버스 억세스를 개시하는 분산조정기구를 포함하는 컴퓨터 시스템.
  3. 제 2 항에 있어서, 상기 제 2 조정수단은 상기 제 2 시스템의 버스에 대한 버스 억세스를 요구하고 있는 버스 억세스 요구가능 자원으로부터 우선토를 수신하여 비교하고 단일 버스 억세스 요구가능 자원에 버스 억세스를 허용하는 집중조정기구를 포함하는 컴퓨터 시스템.
  4. 제 2 항에 있어서, 상기 제 2 조정수단은 상기 제 2 시스템의 버스 억세스 요구 가능 자원마다 설치되어 스스로의 버스 억세스의 우선도가 상기 제 2 시스템의 버스 억세스를 요구하는 다른 버스 억세스 요구가능 자원의 우선도보다 높을 경우에만 조정에 계속하여 참가하고, 조정기간 경과 후에 조정에 참가하고 있는 경우에만 상기 버스 억세스를 개시하는 분산조정기구를 포함하는 컴퓨터 시스템.
  5. 제 1 버스와 상기 제 1버스에 대한 버스 억세스를 조정하는 제 1조정수단을 포함하는 제 1시스템에 접속되는 시스템 확장치에서, 제 2 버스와 상기 제 2 버스에 대한 버스 억세스를 조정하는 제 2 조정수단을 포함하는 제 2 시스템과: 상기 제 1 버스와 상기 제 2 버스를 접속하고 상기 제 1 버스 및 제 2 버스와 다른 형태로 신호를 전송하는 신호전송라인과; 상기 제 1버스와 상기 신호전송라인 사이애 설치되어 상기 제 1버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환하는 수단과; 상기 제 2 버스와 상기 신호전송라인 사이에 설치되어 상기 제 2 버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환하는 수단과: 상기 제 2 버스와 상기 신호전송라인 사이에 설치되어, 상기 제 1 버스의 버스 억세스 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 신호전송라인을 통하여 수신하여 상기제 2 버스의 버스 억세스 조정에 참가시키는 수단과: 상기 제 1 버스 및 상기 전송라인 사이에 설치되어, 상기 제 2 버스의 버스 억세스 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 신호 전송라인을 통하여 수신하여 상기 제 1 버스의 버스 억세스 조정에 참가시키는 수단을 구비하는 시스템 확장장치.
  6. 제 2 항에 있어서, 상기 신호전송라인은 상기 제 1 버스 또는 상기 제 2 버스상의 병렬 데이타를 직렬화하여 전송하는 직렬 전송라인을 포함하는 시스템 확장장치.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 신호전송라인은 상기 제 1버스 또는 상기 제 2 버스상의 고/저 레벨 정보의 순시치 코드를 시분할 다중하여 전송하는 전송라인을 포함하는 시스템 확장장치.
  8. 제 5 항, 제 6 항 또는 제 7 항에 있어서, 상기 신호전송라인은 상기 제 1 시스템으로부터 상기 제 2 시스템에 클락 신호를 전송하는 전송라인을 포함하는 시스템 확장장치.
  9. 제 5 항에 있어서, 상기 신호전송라인은 패킷화된 신호를 전송하는 한쌍의 신호전송라인으로 이루어지는 시스템 확장장치.
  10. 제5,6,7,8 항 또는 제 9 항에 있어서, 상기 신호전송라인은 광섬유로 구성되는 시스템 확장장치.
  11. 제 1 버스 및 상기 제 1 버스에 대한 버스 억세스 요구를 조정하는 제 1조정수단을 포함하는 제 1 시스템과 제 2 버스 및 상기 제 2 버스에 대한 버스 억세스 요구를 조정하는 제 2 조정수단을 포함하는 제 2 시스템을 구비하는 컴퓨터 시스템에 이용되고 상기 제 1 버스 및 제 2 버스를 연결하는 버스 결합장치에서, 상기 제 1 버스와 상기 제 2 버스를 접속하고 상기 제 1버스 및 제 2 버스와 다른 형태로 신호를 전송하는 신호전송라인과; 상기 제 1 버스와 상기 신호전송라인 사이에 설치되어 상기 제 1 버스상의 신호와 상기 신호전송라인상의 신호 사시에서 신호를 변환하는 수단과; 상기 제 2 버스와 상기 신호전송라인 사이에 설치되어 상기제 2 버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환하는 수단과; 상기 제 2 버스와 상기 신호전송라인 사이에 설치되어, 상기 제 1 버스의 버스 억세스의 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 신호전송라인을 통하여 수신하여 상기 제 2 버스의 버스 억세스 조정에 참가시키는 수단과; 상기 제 1 버스 및 상기 전송라인 사이에 설치되어, 상기 제 2 버스의 버스 억세스의 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 신호 전송라인을 통해 수신하여 상기 제 1 버스의 버스 억세스 조정에 참가시키는 수단을 구비하는 버스 결합장치.
  12. 제 1 버스 및 상기 제 1 버스에 대한 버스 억세스를 조정하는 제 1 조정수단을 포함하는 제 1시스템과, 제 2 버스 및 상기 제 2 버스에 대한 버스 억세스를 조정하는 제 2 조정수단을 포함하는 제 2 시스템과, 상기제 1 버스와 상기 제 2 버스를 접속하고 상기 제 1 버스 및 제 2 버스와 다른 형태로 신호를 전송하는 신호전송라인과, 상기 제 1버스와 상기 신호전송라인 사이에 설치되어 상기 제 1버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환하는 수단과, 상기 제 2 버스와 상기 신호전송라인 사이에 설치되어 상기 제 2 버스상의 신호와 상기 신호전송라인상의 신호 사이에서 신호를 변환하는 수단을 포함하는 컴퓨터 시스템에서 이용되는 버스 억세스 조정방법에서, 상기 제 1 버스의 버스 억세스 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 제 1버스로부터 상기 신호전송라인으로 송출하는 단계와, 상기 제 1버스로부터 상기 신호전송라인으로 송출된 상기 우선도를 수신하여 상기 제 2 버스의 버스 억세스 조정에 참가시키는 단계와; 상기 제 2 버스의 버스 억세스 조정에서 잠정적으로 생존해 있는 버스 억세스 요구가능 자원의 우선도를 상기 제 2 버스로부터 상기 신호전송라인으로 송출하는 단계와 , 상기 제 2 버스로부터 상기 신호전송라인으로 송출된 상기 우선도를 수신하여 상기 제1버스의 버스 억세스 조정에 참가시키는 단계를 구비하는 버스 억세스 조정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008855A 1992-06-22 1993-05-21 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법 KR960006506B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4163007A JP2531903B2 (ja) 1992-06-22 1992-06-22 コンピュ―タ・システムおよびシステム拡張装置
JP92-163007 1992-06-22

Publications (2)

Publication Number Publication Date
KR940000981A true KR940000981A (ko) 1994-01-10
KR960006506B1 KR960006506B1 (ko) 1996-05-16

Family

ID=15765427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008855A KR960006506B1 (ko) 1992-06-22 1993-05-21 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법

Country Status (5)

Country Link
US (1) US5557754A (ko)
EP (1) EP0576240B1 (ko)
JP (1) JP2531903B2 (ko)
KR (1) KR960006506B1 (ko)
DE (1) DE69315382D1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212589B1 (en) * 1995-01-27 2001-04-03 Intel Corporation System resource arbitration mechanism for a host bridge
US5754803A (en) * 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
US6052513A (en) * 1996-06-05 2000-04-18 Compaq Computer Corporation Multi-threaded bus master
US6055590A (en) * 1996-06-05 2000-04-25 Compaq Computer Corporation Bridge circuit comprising independent transaction buffers with control logic adapted to store overflow data in second buffer when transaction size exceeds the first buffer size
US6075929A (en) * 1996-06-05 2000-06-13 Compaq Computer Corporation Prefetching data in response to a read transaction for which the requesting device relinquishes control of the data bus while awaiting data requested in the transaction
US6021480A (en) * 1996-06-05 2000-02-01 Compaq Computer Corporation Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line
US5872941A (en) * 1996-06-05 1999-02-16 Compaq Computer Corp. Providing data from a bridge to a requesting device while the bridge is receiving the data
US5903906A (en) * 1996-06-05 1999-05-11 Compaq Computer Corporation Receiving a write request that allows less than one cache line of data to be written and issuing a subsequent write request that requires at least one cache line of data to be written
US5872939A (en) * 1996-06-05 1999-02-16 Compaq Computer Corporation Bus arbitration
US5987539A (en) * 1996-06-05 1999-11-16 Compaq Computer Corporation Method and apparatus for flushing a bridge device read buffer
US6108741A (en) * 1996-06-05 2000-08-22 Maclaren; John M. Ordering transactions
US6035362A (en) * 1996-06-05 2000-03-07 Goodrum; Alan L. Storing data associated with one request while continuing to store data associated with a previous request from the same device
US5845107A (en) * 1996-07-03 1998-12-01 Intel Corporation Signaling protocol conversion between a processor and a high-performance system bus
US5873000A (en) * 1996-07-19 1999-02-16 Compaq Computer Corporation System incorporating hot docking and undocking capabilities without requiring a standby or suspend mode by placing local arbiters of system and base into idle state
US5954809A (en) * 1996-07-19 1999-09-21 Compaq Computer Corporation Circuit for handling distributed arbitration in a computer system having multiple arbiters
US6138192A (en) * 1996-12-31 2000-10-24 Compaq Computer Corporation Delivering a request to write or read data before delivering an earlier write request
US6442632B1 (en) 1997-09-05 2002-08-27 Intel Corporation System resource arbitration mechanism for a host bridge
JP3845996B2 (ja) * 1997-12-04 2006-11-15 スズキ株式会社 内燃機関の空燃比制御装置
JP2000285069A (ja) * 1999-03-31 2000-10-13 Copyer Co Ltd 同期式シリアル通信方法及び同期式シリアル通信システム
US6467006B1 (en) * 1999-07-09 2002-10-15 Pmc-Sierra, Inc. Topology-independent priority arbitration for stackable frame switches
DE10110578B4 (de) * 2000-03-29 2004-06-03 International Business Machines Corporation Hierarchisches Prioritätsfilter mit integrierter Serialisierung
US6804738B2 (en) 2001-10-12 2004-10-12 Sonics, Inc. Method and apparatus for scheduling a resource to meet quality-of-service restrictions
US7194561B2 (en) 2001-10-12 2007-03-20 Sonics, Inc. Method and apparatus for scheduling requests to a resource using a configurable threshold
US6578117B2 (en) 2001-10-12 2003-06-10 Sonics, Inc. Method and apparatus for scheduling requests using ordered stages of scheduling criteria
US6961834B2 (en) * 2001-10-12 2005-11-01 Sonics, Inc. Method and apparatus for scheduling of requests to dynamic random access memory device
US8504992B2 (en) * 2003-10-31 2013-08-06 Sonics, Inc. Method and apparatus for establishing a quality of service model
US7665069B2 (en) * 2003-10-31 2010-02-16 Sonics, Inc. Method and apparatus for establishing a quality of service model
US9087036B1 (en) 2004-08-12 2015-07-21 Sonics, Inc. Methods and apparatuses for time annotated transaction level modeling
US8868397B2 (en) * 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
US8688887B2 (en) 2009-12-22 2014-04-01 International Business Machines Corporation Computer peripheral expansion apparatus
TWI514151B (zh) * 2011-12-12 2015-12-21 Hon Hai Prec Ind Co Ltd 計算機及其計算機數據傳輸系統
GB2541665B (en) * 2015-08-24 2019-02-20 Advanced Risc Mach Ltd Information switching
CN115139944A (zh) * 2021-03-30 2022-10-04 本田技研工业株式会社 车辆用控制系统、车辆及控制方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4271505A (en) * 1979-07-02 1981-06-02 The Foxboro Company Process communication link
US4314335A (en) * 1980-02-06 1982-02-02 The Perkin-Elmer Corporation Multilevel priority arbiter
GB2075310A (en) * 1980-04-30 1981-11-11 Hewlett Packard Ltd Bus extender circuitry for data transmission
US4374413A (en) * 1980-06-26 1983-02-15 Gte Automatic Electric Labs Inc. Arbitration controller providing for access of a common resource by a plurality of central processing units
US4363096A (en) * 1980-06-26 1982-12-07 Gte Automatic Electric Labs Inc. Arbitration controller providing for access of a common resource by a duplex plurality of central processing units
IT1129371B (it) * 1980-11-06 1986-06-04 Cselt Centro Studi Lab Telecom Commutatore di messaggi a struttura distribuita su canale ad accesso casuale per colloquio a messaggi tra unita elaborative
FR2494010B1 (fr) * 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4514823A (en) * 1982-01-15 1985-04-30 International Business Machines Corporation Apparatus and method for extending a parallel channel to a serial I/O device
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4604689A (en) * 1983-04-15 1986-08-05 Convergent Technologies, Inc. Bus repeater
CA1239227A (en) * 1984-10-17 1988-07-12 Randy D. Pfeifer Method of and arrangement for ordering of multiprocessor operations in a multiprocessor system
US4730268A (en) * 1985-04-30 1988-03-08 Texas Instruments Incorporated Distributed bus arbitration for a multiprocessor system
NL8503476A (nl) * 1985-12-18 1987-07-16 Philips Nv Bussysteem.
JP2886856B2 (ja) * 1986-04-09 1999-04-26 株式会社日立製作所 二重化バス接続方式
JPS62251951A (ja) * 1986-04-22 1987-11-02 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション デ−タ処理システム
US5142682A (en) * 1987-03-26 1992-08-25 Bull Hn Information Systems Inc. Two-level priority arbiter generating a request to the second level before first-level arbitration is completed
US5241661A (en) * 1987-03-27 1993-08-31 International Business Machines Corporation DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
US5388228A (en) * 1987-09-30 1995-02-07 International Business Machines Corp. Computer system having dynamically programmable linear/fairness priority arbitration scheme
US4908823A (en) * 1988-01-29 1990-03-13 Hewlett-Packard Company Hybrid communications link adapter incorporating input/output and data communications technology
JPH034351A (ja) * 1989-04-26 1991-01-10 Dubner Computer Syst Inc システム・バス・データ・リンク装置
JP2507807B2 (ja) * 1989-05-23 1996-06-19 富士通株式会社 分散ア―ビトレ―ション方式
DE69028462T2 (de) * 1989-08-11 1997-03-27 Ibm Vorrichtung zur Verbindung von einer Steuereinheit mit parallelem Bus mit einem Kanal mit serieller Verbindung
US5263163A (en) * 1990-01-19 1993-11-16 Codex Corporation Arbitration among multiple users of a shared resource
US5101477A (en) * 1990-02-16 1992-03-31 International Business Machines Corp. System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers
US5274783A (en) * 1991-06-28 1993-12-28 Digital Equipment Corporation SCSI interface employing bus extender and auxiliary bus
US5359715A (en) * 1991-09-16 1994-10-25 Ncr Corporation Architectures for computer systems having multiple processors, multiple system buses and multiple I/O buses interfaced via multiple ported interfaces
US5237695A (en) * 1991-11-01 1993-08-17 Hewlett-Packard Company Bus contention resolution method for network devices on a computer network having network segments connected by an interconnection medium over an extended distance
US5265211A (en) * 1992-01-02 1993-11-23 International Business Machines Corporation Arbitration control logic for computer system having dual bus architecture
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration

Also Published As

Publication number Publication date
JPH0635850A (ja) 1994-02-10
JP2531903B2 (ja) 1996-09-04
EP0576240B1 (en) 1997-11-26
US5557754A (en) 1996-09-17
KR960006506B1 (ko) 1996-05-16
DE69315382D1 (de) 1998-01-08
EP0576240A1 (en) 1993-12-29

Similar Documents

Publication Publication Date Title
KR940000981A (ko) 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스억세스 조정방법
JP3388822B2 (ja) ローカル動作ネットワーク用バスシステム
US20020114415A1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
GB2240865A (en) Controlling communications between master and slave stations
KR940008582A (ko) 회로
US4547879A (en) Digital data transmission process and installation
GB2110056A (en) A communication system interconnecting radios and operators located at different positions
US4715026A (en) Circuit arrangement for a communications system for the transmission of message information from narrowband and broadband terminal equipment within a local network constructed as a loop
CA2330012A1 (en) Hub port without jitter transfer
US4670873A (en) System for setting up data transmission circuits between a plurality of stations
EP0241622B1 (en) An efficient transmission mechanism integrating data and non coded information
US4532627A (en) Time multiplex controlled data system
US6912210B1 (en) Data communication system and communication device used
KR0179579B1 (ko) 전동차의 광신호 전송회로
JP2542644B2 (ja) 伝送制御装置
EP0146045A2 (en) Digital data transceiver for power line communications system
CA2065248A1 (fr) Systeme de communication numerique pour installation telephonique a integration de services
SU1352443A1 (ru) Устройство дл передачи информации
JP2630214B2 (ja) 時分割多重化装置
SU661543A1 (ru) Устройство дл св зи центральной и периферийных цифровых вычислительных машин
KR100222733B1 (ko) 전전자 교환기의 정합 방법
SU1367018A1 (ru) Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств
KR0184194B1 (ko) 비티엘로직을 이용한 내부 프로세스 전송장치
JPH0630503B2 (ja) パケツト中継伝送装置
JPH0220132A (ja) データ伝送方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee