KR940000701B1 - 평형 가변 리액턴스 발생용 회로 및 그 방법 - Google Patents

평형 가변 리액턴스 발생용 회로 및 그 방법 Download PDF

Info

Publication number
KR940000701B1
KR940000701B1 KR1019870700086A KR870700086A KR940000701B1 KR 940000701 B1 KR940000701 B1 KR 940000701B1 KR 1019870700086 A KR1019870700086 A KR 1019870700086A KR 870700086 A KR870700086 A KR 870700086A KR 940000701 B1 KR940000701 B1 KR 940000701B1
Authority
KR
South Korea
Prior art keywords
terminal
current
coupled
transistor
circuit
Prior art date
Application number
KR1019870700086A
Other languages
English (en)
Other versions
KR880700543A (ko
Inventor
케이. 런 게랄드
에릭 메인 더블유.
맥긴 마이클
Original Assignee
모토로라 인코포레이티드
빈센트 조셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 조셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR880700543A publication Critical patent/KR880700543A/ko
Application granted granted Critical
Publication of KR940000701B1 publication Critical patent/KR940000701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/483—Simulating capacitance multipliers

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

평형 가변 리액턴스 발생용 회로 및 그 방법
[도면의 간단한 설명]
제1도는 종래 기술의 가변 용량성 회로를 예시한 개략도.
제2도는 제1도의 동작을 이해하는데 유용한 벡터도.
제3도는 본 발명의 평형 가변 리액턴스 회로를 예시한 개략도.
제4도는 본 발명의 다른 실시예의 가변 리액턴스 회로의 개략도.
제5도는 본 발명의 또다른 실시예의 개략도.
제6도는 본 발명의 양호한 실시예의 개략도.
제7도는 제6도의 회로를 이해하는데 유용한 벡터도.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 리액턴스 회로에 관한 것으로 특히, 한쌍의 회로 단자 양단에 평형 가변 리액턴스를 바랭시키기 위한 회로 및 방법에 관한 것인데, 상기 리액턴스의 값은 제어 가능하다.
제어 가능한 가변 리액턴스를 갖는 평형 리액턴스 회로에 대한 사용은 무수히 많다. 본 발명이 지향하고자 하는 그러한 회로에 대한 하나의 명백한 사용은 발진기의 LC 리액턴스성 탱크 회로부로서 제어 가능한 리액턴스를 제공하는데 있다. 리액턴스를 변화시키므로써, 상기 탱크 회로의 전체 리액턴스는 발진기의 중심 동작 주파수가 변화되도록 가변될 수 있다. 대안으로, 발진기는 텔레비젼 수상기의 FM 또는 비디오 검출기단으로 사용될 수도 있다.
현대의 과학기술은 단일 모놀리식 집적 회로(single monolithic integrated circuitry)로 제조될 텔레비젼 수상기를 구동하는데 있다. 가능한한, 텔레비젼 수상기의 FM 및 비디오 검출부와 같은 것은 단일 모놀리식 칩 회로를 제조하기 위하여 집적화되어야 한다. 또다른, 필요 조건은 비디오 검출 회로의 검출 발진기가 가능한한 간단해야 하며, 상기 회로가 덜 복잡하다는 것은 텔레비젼 수상기의 부가적인 성분에 대해 집적화된 칩내에서 유용 가능한 여유 공간이 더 생긴다는 것을 나타낸다. 제안된 한가지 방법은 선정된 범위내에서 동조될 수 있는 중심 주파수에서 동작하는 LC 발진기를 사용하는 것이다.
상기 발진기는 발진기의 LC 탱크 회로의 리액턴스를 전기적으로 변화시키므로서 동조된다. 특히, LC 탱크의 캐패시턴스값을 변화시키므로써, 발진기의 중심 주파수가 변화된다. 따라서, 집적된 가변 리액턴스 회로에 대한 필요 조건이 설정된다.
미합중국 특허 제4,109,214호에 기술된 종래기술의 전원 직렬(single ended) 가변 캐패시턴스 회로는 출력 단자에서 전원 직렬 가변 캐패시턴스를 발생한다. 그러나, 텔레비젼 수상기내에서 실행시키는데 필요한 발진기의 평형 특성 때문에, 종래 기술의 전원 직렬 용량성 회로는 유용하지 못하다. 더구나, 종래 기술의 회로는 접지로 낭비되어지는 신호 성분이 그러한 접지된 신호가 수신된 텔레비젼 신호의 왜곡을 일으키게 하기 위하여 수상기내에서 포착되어 재생될 수 있다는 사실로 인해 텔레비젼 수상기의 품질에 바람직하지 못하다.
따라서, 리액턴스값이 전기적으로 가변되는 평형 가변 리액턴스 회로에 대한 필요성이 존재한다.
[발명의 요약]
따라서, 본 발명의 목적은 가변 리액턴스 회로를 제공하는데 있다.
본 발명의 다른 목적은 가변 리액턴스즐 발생시키기 위한 방법을 제공하는데 있다.
본 발명의 또다른 목적은 리액턴스의 값이 제어 가능한 모놀리식 집적 가변 리액턴스 회로를 제공하는데 있다.
본 발명의 또다른 목적은 모놀리식 집적 가변 패시턴스 회로를 제공하는데 있다.
상술된 목적 및 그밖의 목적에 따라, 본 발명은 한쌍의 제어 단자, 한쌍의 출력 단자 및 공통 단자를 각각 구비하는 한쌍의 전류 스티어링(Steering) 회로와, 상기 한쌍의 전류 스티어링 회로중 제1전류 스티어링 회로의 출력 단자의 하나 및 공통 단자 사이에 결합된 제1리액턴스성 회로 소자와, 상기 한쌍의 전류 스티어링 회로중 제2전류 스티어링 회로의 일 출력 단자 및 공통 단자 사이에 결합된 제2리액턴스성 회로소자를 포함하는데, 상기 한쌍의 전류 스티어링 회로중 제1회로의 한쌍의 제어 단자 및 출력 단자는 한쌍의 전류 스티어링 회로중 제2회로의 한쌍의 제어 단자 및 출력 단자에 각각 교차 결합되고, 한쌍의 전류 스티어링 회로의 각각은 한쌍의 제어 단자 양단의 제어 신호의 수신에 응답하여 출력간의 차동 및 비례 전류를 스티어링하며, 상기 제1및 제2리액턴스성 회로 소자는 각각의 일 출력 단자 사이에 인가되는 역위상 교류 전압 신호에 응답하여 제1 및 제2역위상 무효 전류(reactive current)를 각각의 공통 단자에 공급하는 평형 가변 리액턴스 회로를 제공한다.
[양호한 실시예의 상세한 설명]
제1도 및 제2도는 종래 기술의 가변 용량성 회로(10)를 도시한 것으로서, 가변 용량성 회로(10)의 동작은 본 발명의 실시예의 변형 가변 리액턴스 회로의 동작을 이해하는데 유용하다. 용량성 회로(10)는 에미터가 차동 방식으로 공동 회로 노드(16)에 공통으로 연결된 한쌍의 NPN 트랜지스터(12 및 14)를 포함한다. 전류원(18)은 노드(16)와 기준 접지 전위(20)가 공급되는 전원 장치 전도체간에 결합된다. 트랜지스터(12 및 14)의 베이스 전극은 각각 한쌍의 단자(22 및 24)에 결합되며, 단자(22 및 24) 양단의 직류(DC) 제어전압 Vcont은 단자간의 비례 전류를 스티어링하기 위하여 두 트랜지스터의 전도를 차동적으로 제어하도록 공급된다. 트랜지스터(12 및 14)의 콜렉터는(트랜지스터 (12)의 콜렉터가 교류 전류 AC에서 접지되는) 제1 및 제2단자(28 및 30)에 결합되므로, 동작 전위원에 결합된다. 용량성 값 C를 갖는 큰덴서는 트랜지스터(14)의 콜렉터와 에미터 사이 즉, 노드(32와 16) 사이에 연결된다. 콘덴서(26)를 포함하는 회로(10)는 모놀리식 집적 회로 형태로 제조되어질 수 있다.
동작에 있어서, 가변 용량성 회로(10)가 전류 스티어링 회로로서 작용함에 의해서 노드(32)에서 발생된 효과적인 전기 용량값은 트랜지스터(14)의 전도성이 Vcont를 변화시키므로서 제어되는 것같이 변화된다. 단자(30)에 인가된 교류 전압 Vt에 응답하여, 무효 전류 it는 ic와 동일한, 콘덴서(26)를 통해 흐르는 전류를 발생하도록 노드(32)의 내부 및 외부로 흐른다.
제2도에 벡터도에 도시된 바와같이, ic는 공통 노드(16)에서 분리되어, 트랜지스터(12) 및 (14)를 통하여 공급된다. 트탠지스터(14)가 전도함에 따라, 트랜지스터(14)를 통하여 궤환되는 전류 is(벡터(38))는 콜렉터 전류 ic에 역위상으로 상기 트랜지스터의 콜렉터의 노드(32)에서 나타난다.
그러므로, 총 전류 it는
it=(ic-is)
와 동일하도록 도시될 수 있다. 따라서, 트랜지스터(12)가 완전하게 전도되고, 트랜지스터(14)가 완전하게 비전도됨에 따라, 전류 ic의 모두는 교류 기준 접지에 있는 공통 노드(16)로 흐른다. 트랜지스터(14)가 턴오프되므로, 전류 is는 0과 동일하게 되어, 전류 it는 전류 ic와 동일하다(상기 방정식 참조). 그러므로, 노드(32)내의 효과적인 캐패시턴스는 콘덴서(26)의 값과 동일한데 환언하여,
Ceff= C인데,
여기에서 C는 콘덴서(26)의 캐패시턴스값이다. 회로(10)의 평형 동작 상태에 있어서, 트랜지스터(12 및 14)는 동일하게 전도하며, 전류 ic는 동일하게 분리되거나 트랜지스터 사이에 스티어된다. 상기 상태에 있어서, is는 1/2 ic값과 같다. 전류 is가 전류 ic에 대해 역위상이므로, it는 1/2 ic값과 같다.
그러므로, 단자(30)에서의 효과적인 캐패시턴스
Ceff= C/2
를 발생시킨다. 따라서, 32의 캐패시턴스값은 원래값에 대해 절반으로 감소된다는 것을 알 수 있다. 유사하게, DC 제어 전압 Vcont이 트랜지스터(14)를 완전하게 턴온시키도록(반면, 트랜지스터(12)는 턴 오프) 변화될 때, 노드(32)에서의 효과적인 캐패시턴스는 전류 is가 전류 ic와 동일하지만, 반대 위상으로 되기 때문에 0으로 된다.
이제 제3도 내지 7도를 참조로 하여, 본 발명의 특정 실시예의 동작을 제1도의 가변 용량성 회로의 동작을 참조로 하여 기술할 것이다.
제3도는 본 발명의 일실시예의 평형 가변 리액턴스 회로(40)를 예시한 것이다. 가변 리액턴스 회로(40)는 한쌍의 전류 스티어링 회로(42 및 44)를 포함하는데. 상기 회로(42 및 44)의 각각은 개별적으로 전원 직렬 가변 리액턴스 회로(10)에 의해 상술된 유사한 방법으로 동작하나, 제1 및 제2단자 양단에 평형 가변리액턴스를 발생한다.
전류 스티어링 회로(42 및 44)는 각각 노드(46 및 48)에 결합된 한쌍의 출력을 가지며 저항(50) 및 (52)를 통해서 전원 장치 전도체(54)에서 동작 전위 Vcc를 수신하게 한다. 노드(46) 및 (48)은 제1 및 제2단자(56) 및 (58)에 연결되며, 상기 단자의 양단에서, 앞에 언급된 평형 가변 리액턴스가 이후 기술되는 바와같은 가변 리액턴스 회로(40)에 의해 발생된다. 단자(56) 및 (58)은 상기 기술된 바와같이, 외부 단자(60) 및 (62)에서 동조된 LC 탱크 회로(65)에 결합되는 발진기 회로(도시되지 않음)에 결합될 수도 있다. 탱크 회로는 발진기의 중심 동작 주파수를 세트하며, 발진기와 가변 리액턴스 회로(40)는 모놀리식 집적 회로 형태로 제조되는데 적합하다.
제1전류 스티어링 회로(42)는 두쌍의 트랜지스터의 베이스 양단에 인가된 제어 전압 Vcont에 응답하여, 콘덴서(72)로부터 공동 노드(68)에 공급된 용량성 전류를 노드(46 및 48)로 스티어링하기 위한 NPN 트랜지스터(64) 및 (66)를 포함한다. 공통 회로 노드(68)는 직류(DC) 기준 전위(20)로 복귀되는 전류원(70)에 결합된다. 개별적인 트랜지스터(64) 및 (66)을 통하여 스티어링된 전류는 상호 비례하며, 두 동상 전류 신호로서 노드(46) 및 (48)에서 나타난다. 그러므로, 단자(60)에 인가된 교류(AC) 구동 전압에 응답하여, 한쌍의 비례하는 동상 전류 신호는 노드(46) 및 (48)에서 발성되며, 상기 신호의 상대적인 크기는 두 트랜지스터(64) 및 (66)의 상대적인 전도성에 따른다. 트랜지스터(64)를 통해 노드(46)에 스티어링되는 콘덴서 전류부분은 콘덴서(72)를 통해 흐르는 용량성 전류에 대해 역위상일 것이며, 따라서 상기 용량성 전류는 노드(46)에서 제거되는 경향이 있다.
유사하게, 제2전류 스티어링 회로(44)는 에미터가 공통 회로 노드(78)에서 전류원(80)을 통하여 DC 기준 전위(20)에 연결되는 한쌍의 NPN 트랜지스터(74 및 76)를 포함한다. 동작중, 공통 회로 노드(68) 및 (78)는 AC 접지에 연결된다. 노드(60)에 인가된 구동 전압과 역위상 관계인 단자(62)로부터 노드(48)에 인가된 구동 전압은 콘덴서(82)를 통하여 노드(78)에 용량성 전류를 발생하며, 용량성 전류는 트랜지스터(74)와 (76) 사이에 스티어되어, 노드(46) 및 (48)에 결합된 각각의 콜렉터에서 비례 및 동상 전류 신호는 설정한다. 다시, 트랜지스터(74) 및 (76)의 콜렉터를 통해 흐르는 두 전류의 상대적인 크기는 트랜지스터의 상대적인 전도성이 Vcont에 의해 변화되는 것같이 변화한다.
이해되는 바와같이, 트랜지스터(74)의 베이스가 트랜지스터(66)의 베이스에 결합되기 때문에, 트랜지스터(74)는 트랜지스터(6)와 동상으로 동작하고 트랜지스터(64)에 대하여는 역위상으로 동작하므로, 각각 노드(46) 및 (48)에 공급된 트랜지스터(74) 및 (76)을 통하여 스티어링된 전류는 트랜지스터(64) 및 (66)을 통하여 스티어링된 전류에 대해 역위상으로 되어, 상호 제거되는 경향이 있다.
다음 동작에 있어서, 탱크 회로(6) 양단의 단자(60) 및 (62)에 인가된 한쌍의 동일하나 반대 위상의 구동전압 신호에 따라, 한쌍의 역위상의 용량성 전류는 콘덴서(72) 및 (82)를 통하여 발생된다.
이러한 용량성 전류는 제어 전압 Vcont을 변화시키므로서 전기적으로 변화하는 것을 갖는 효과적인 캐패시턴스를 발생시키기 위해 노드(46) 및 (48)에서 전류 스티어링 회로(42) 및 (44)를 통해 스티어링 전류와 합산된다. 예를들어, 트랜지스터(64) 및 (66)와 (74),(76)가 모두 동일하게 전도하는 평형 동작 상태에서, 트랜지스터(64) 및 (74)를 통해 스티어링된 전류는 크랜지스터(66) 및 (76)을 통해 스티어링된 전류가 행하는 것처럼 상호 제거된다. 그러므로, 용량성 직류만이 콘덴서(72) 및 (74)를 통해서 흐른다. 이는 단자(60) 및 (62) 양단의 효과적인 캐패시턴스를 값 C/2와 동일하게 발생시키는데, 여기에서 C는 콘덴서(72)와 (82)의 값이다. 탱크 회로(65) 양단에 나타나는 상기 효과적인 캐패시턴스값은 제어 전압 Vcont이 그것의 전체 제어 영역에 걸쳐 변화하고, 트랜지스터(64) 및 (76)이 완전한 전도 상태로부터 비전도 상태로 진행하는 것처럼, 0로부터 C의 최대값으로 변화한다.
그러므로, 상기 트랜지스터의 베이스상의 DC 제어 전압을 변화시키므로서, 탱크 회로(65)의 효과적인 캐패시턴스가 변화되며, 차례로, 그것은 단자(56) 및 (58) 양단에 결합된 LC 발진기의 중심 동작 주파수를 변화시킬 것이다.
제4도는 가변 리액턴스 회로(40)를 참조하여 상술된 바와같이 동작하나, 부가적으로 두 전류 스티어링회로(42) 및 (44)의 평형 동작 상태 동안 용량성 직류가 탱크 회로(65)를 통하여 흐르는 것을 막는 가변 리액턴스 회로(90)를 도시한 것으로서, 가변 리액턴스 회로(40)의 동일 부품에 대응하는 가변 리액턴스 회로(90)의 부품은 동일 참조 번호로 표시된다.
정상 동작시에, 이후 기술된 본 발명의 가변 리액턴스 회로는 평형 동작 상태로 동작되어지는 경향이 있어, 선정된 값의 캐패시턴스는 제1 및 제2단자(56) 및 (58) 양단에 설정된다. 따라서, 어떤 경우에 있어서, 정상 동작 주파수에 대하여 집적된 콘덴서(72) 및 (82)와 연관된 어떤 온도계수와 같은 바람직하지 않은 결과를 방지하기 위하여, 가변 리액턴스 회로의 집적된 콘덴서의 영향이 탱크 회로 양단에 직접 나타나는 것으로부터 제거하는 것은 바람직하다.
예를들어, 어떤 이유로, 콘덴서(72) 및 (82)가 모놀리식 회로 형태로 조직됨으로 해서 그것과 연관된 바람직하지 않은 온도계수를 갖는다면, 탱크 회로의 Q와 중심 주파수는 아마도 반대의 결과를 가질수도 있다. 중심 동작 주파수에서, 용량성 직류가 탱크 회로(65)를 통하여 흐르는 것을 막으므로 해서, 평형 상태에서의 탱크 회로 양단의 효과적인 캐패시턴스는 0으로 된다. 그러므로, 탱크 회로의 Q와 정상 동작 주파수는 콘덴서에 의해 영향을 받지 않을 것이다.
제4도에 예시된 바와같이, 차동 증폭기(92)는 전류원(98)에 결합되는 한쌍의 차동적으로 연결된 NPN트랜지스터(94 및 96)를 포함한다. 증폭기(92)의 제1 및 제2입력 트랜지스터(94 및 96)의 베이스)은 전류 스티어링 회로(42 및 44)의 공통 노드(68 및 78)에 각각 결합된다. 증폭기(92)의 출력(트랜지스터 (94 및 96)의 콜렉터)은 노드(48 및 46)에 각각 연결된다.
도시된 바와같이, 전류원(98)을 통해 공급된 전류값은 전류원(70 또는 80)을 통해 공급된 전류값의 두배이다.
평형 동작 상태시에, 트랜지스터(94) 및 (96)의 베이스는 동일한 진폭이지만 합산된 용량성 전류에 대해 역위상인 두 트랜지스터를 통하여 콜렉터 전류를 발생하도록 콘덴서(72) 및 (82) 양단에 나타나는 AC 신호에 의해 변조된다. 그러므로, 예를들어 콘덴서(72)를 통하여 흐르는 전류와 트랜지스터 (66)를 통해 노드(48)로 흐르는 전류는 트랜지스터(94)의 콜렉터 전류에 의해 제거되므로 해서, 단자(62)에서 탱크 회로(65) 양단에는 나타나지 않는다. 동작중, 가변 리액턴스 회로(90)의 리액턴스 값은 전압 Vcont이 선정된 범위에 걸쳐 변화할 때 C/2와 동일한 음 리액턴스값으로부터 C/2와 동일한 양 리액턴스 값으로 변화한다. Vcont의 중간 영역값 즉, 트랜지스터(64), (66), (74) 및 (76)의 평형 동작 상태에서의 효과적인 리액턴스 값은 상기 언급한 바와같이 0과 같다.
제5도의 가변 리액턴스 회로(100)는 회로 실행에서 전류 스티어링 회로(42) 및 (44)의 각 트랜지스터의 동적 에미터 저항 re의 효과를 제거한다. 예를들어, 평형 상태에서 콘덴서(72)(제3도)를 통해 흐르는 용량성 직류는 또한 트랜지스터(66)의 에미터 -콜렉터 경로를 통해서 노드(48)로 흐른다.
따라서, 트랜지스터(66)의 동적 에미터 저항값은 결과의 무효 전류로 하여금 어떤 인가에 의해 이상적인 용량성 전류를 지연시키게 한다. 상기 동작은 탱크 회로(65)의 동작 주파수뿐만 아니라 상기 회로의 Q에 영향을 미친다. 공통 노드(68) 및 (78) 각각과 전류원(70, 및 (80) 사이에 결합된 콜렉터 -에미터 경로를 갖는 트랜지스터(102) 및 (104)의 부가는 두 전류 스티어링 회로의 트랜지스터의 동적 저항 효과를 제거시킨다.
예시된 바와같이, 트랜지스터(102) 및 (104)의 베이스는 공통 노드(78)및 (68)에 각각 교차 연결되며, 콘덴서(72)는 노드(46) 및 트랜지스터(102)의 에미터 사이에 연결되고, 마찬가지로, 콘덴서(82)는 노드(48)및 트랜지스터 (104)의 에미터 사이에 연결된다. 상기 방법으로, 콘덴서는 공통 노드와 가변 리액턴스 회로(100)의 각 단자 사이에 결합되어진다.
트랜지스터 (102) 및 (104)는 노드(106)와 (108)에 가상 접지를 설정하므로서, 상기 트랜지스터의 동적 에미터 저항을 상호 제거한다. 그러므로, 트랜지스터 동적 에미터 저항의 바람직하지 않은 효과가 제거된다.
제4도 및 제5도에 도시된 실시예는 분리하여 기술한 두 개념을 실현하는 단일 가변 리액턴스 회로로 결합될 수 있다.
제6도 및 7도는 가변 리액턴스 회로(90)와 (100)의 특성을 결합시킨 본 발명의 양호한 실시예의 가변 리액턴스 회로(110)를 도시한 것이다. 그러므로, 중심 동작 주파수에서, 어떤 용량성 직류도 단자(60) 및 (62)로부터 탱크 회로(65)를 통하여 흐르지 않으므로, 집적된 콘덴서(72) 및 (82)의 온도계수에 대한 영향을 제거할 수 있다.
부가적으로, 트랜지스터(64), (66), (74), (76), (112) 및 (114)의 동적 에미터 저항은 이하 기술되는 바와같이, 동조된 탱크 회로(65)상의 부하를 막기 위하여 콘덴서(72) 및 (82)와 연관된 어떤 직렬 저항에 의해 보상된다.
예시된 바와같이, 한쌍의 에미터 폴로워 트랜지스터(112) 및 (114)는 노드(46) 및 (48) 사이에서 콘덴서(72) 및 (82)의 일측에 연결된 각각의 베이스-에미터 경로를 갖는다. 콘덴서(72) 및 (82)의 다른측은 상술된 바와같이, 공통 노드(68) 및 (78)에서 복귀된다. 트랜지스터(112) 및 (114)의 콜렉터는 동작 전위원 Vcc에 대한 양전원 장치 전도체(116)에 결합되어, 콘덴서(72) 및 (82)는 절연되지만 단자(60) 및 (62)에서 탱크 회로(65) 양단에 전기적으로 결합된다.
트랜지스터(112) 및 (114)에 대한 전도 경로는 각각의 저항 (118) 및 (120)을 통해서 접지 기준(20)에 공급된 제2전원 장치 전도체에 연결된다. 저항(122) 및 (124)은 상술된 전류원(70)과 (80′)에 대응할 수도 있다.
다시, 한쌍의 역위상 AC 전압 구동 신호 V 및 V′(제7도)는 각각 콘덴서 (72) 및 (82)를 통하여 두 역위상 용량성 전류를 발생하도록 탱크 회로(65) 양단의 노드(46) 및 (48)에 인가되며, 상기 역위상 용량성 전류는 트랜지스터(112) 및 (114)의 각각의 콜렉터 -에미터 경로로부터 공급된다. 그다음, 트랜지스터(112) 및 (114)는 탱크 회로의 평형 동작 상태 동안 용량성 직류가 탱크 회로(65)를 통해 흐르는 것을 제거하는 효과를 갖는다.
제7도에 예시된 바와같이, 단자(60)에 인가된 AC 구동 전압 V(벡터(126))는 90°만큼 전압 V를 이끄는 트랜지스터(112)를 통해 용량성 전류 ic(벡터(128))를 정상적으로 발생할 것이다.
그러나, 다른 소자중, 트랜지스터의 동적 에미터 저항은 실제 용량성 전류 ic′(벡터(130))가 ic′의 저항 성분 ir′의 값에 따라 어떤 각도로 ic를 지연시키게 한다. 구동 전압 V′(벡터(136))는 콘덴서(82)를 통하는 유사한 역위상 용량성 전류를 발생할 것이다.
콘덴서(82)와 연관된 대응부와 콘덴서(72)를 통해 흐르는 저항 성분 ir′으로 인해 동조된 탱크 회로(165)의 부하를 막기 위하여, 저항(138) 및 (140)은 공통 회로 노드(68) 및 (78)와 접합부(58) 및 (56) 사이에 각각 연결된다. 그러므로, 예를들어 트랜지스터(114)를 통해 흐르는 전류는 콘덴서(82)를 통과하는 용량성 직류와 저항(138)를 통과하는 전류를 발생한다. 저항(138)을 통과하는 전류는 콘덴서(72)를 통해 흐르는 전류의 저항 성분에 대해 반대 위상일 것이며, 따라서 상기 전류가 서로 노드(68)에서 합산될때, 상기 두 저항성 전류의 효과는 제거된다.
결과 전류는 용량성(벡터(128)) 전류로 되며, ic와 같다. 유사하게, 저항(140)을 통해 흐르는 전류는 콘덴서(82)를 통해 흐르는 전류의 저항 성분과 반대 위상이 되어, 결과 용량성 전류를 발생하도록 노드(78)에서 상호 제거될 것이다. 그러므로, 탱크 회로(65)의 중심 동작 주파수에서, 전류 스티어링 회로(42) 및 (44)가 평형 동작 상태로 동작함에 따라, 가변 리액턴스 회로(110)는 탱크 회로(65)에 어떤영향도 미치지 않는다. 그러나, Vcont가 평형 동작 상태를 설정하는 값의 이상 및 이하로 변화됨에 따라, 효과적인 캐패시턴스는 중심 동작 주파수를 가변 리액턴스 회로(90)를 참조하여 기술한 바와같은 동일한 방법으로 변화시키는 탱크 회로 양단에서 발생된다.
그러므로, 상술된 회로는 한쌍의 단자 양단에 가변 및 제어 가능한 캐패시턴스를 제공하기 위하여 모놀리식 집적 회로 형태로 제조하는데 적절한 고도의 평형 가변 리액턴스 회로이다.
양호한 실시예에서, 가변 리액턴스 값은 상기 회로의 평형 동작 상태에서 사실상 0과 동일하여, 동조된 LC 탱크 회로와 같은 회로에 결합된 어떤 부하에 의해 영향받지 않는다. 따라서, 가변 리액턴스 회로는 중심 동작 주파수에서 탱크 회로의 기능을 저하시키지 않을 것이다.

Claims (9)

  1. 제1단자(60) 및 제2단자(62)간에 제어 가능한 리액턴스를 제공하기 위한 모놀리식 집적된 평형 가변 리액턴스 회로(monolithic integrated, balance variable reactance circuit)에 있어서, 제1,제2 및 공통 단자를 가지며, 인가된 제어 신호(Vcont)에 응답하여 제1 및 제 2비례 전류를 상기 제1 및 제 2단자에 각각 스티어링하기 위한 제1전류 스티어링 수단(first current steering means ; 42)과, 상기 제1전류 스티어링 수단의 상기 제 1단자에 결합된 제1단자, 상기 제1전류 스티어링 수단의 상기 제2단자에 결합된 제2단자 및 공통 단자를 가지며, 상기 인가된 제어 신호에 응답하여 제1 및 제2비례 전류를 상기 제1 및 제2단자에 스티어링하기 위한 제2전류 스티어링 수단(44)과, 상기 제1전류 스티어링 수단의 상기 공통 단자 및 상기 제1단자 사이에 결합된 제1리액턴스성 수단(first reactive means ; 72)과. 상기 제2전류 스티어링 수단의 상기 공통 단자 및 상기 제2단자 사이에 결합된 제2리액턴스성 수단(82)을 포함하는데, 상기 제1전류 스티어링 수단의 상기 제1 및 제2단자는 상기 평형 리액턴스 회로의 제1 및 제2단자에 각각 결합되며, 상기 제2전류 스티어링 수단의 상기 제1 및 제2비례 전류는 상기 제1전류 스티어링 수단의 상기 제1 및 제2비례 전류에 대해 역위상 관계인 것을 특징으로 하는 모놀리식 집적된 평형 가변 리액턴스 회로.
  2. 제1항에 있어서, 상기 제1 및 제2리액턴스성 수단은 제1 및 제2용량성 수단인 모놀리식 집적된 평형 가변 리액턴스 회로.
  3. 제2항에 있어서, 제1 및 제2전원 장치 전도체 (first and second power supply conductors)와, 상기 제1전류 스티어링 수단의 상기 제1단자에 결합된 베이스, 상기 제1전원 장치 전도체에 결합된 콜렉터 및 상기 제1용량성 수단에 결합된 에미터를 가지므로 해서, 상기 제1용량성 수단을 평형 리액턴스 회로의 제 1단자에 직접 결합시키는 제 1트랜지스터(112)와, 상기 제2전류 스티어링 수단의 상기 제2단자에 결합된 베이스, 상기 제1전원 장치 전도체에 결합된 콜렉터 및 상기 제2용량성 수단에 곁합된 에미터를 가지므로 해서 상기 제2용량성 수단을 평형 리액턴스 회로의 제2단자에 직접 결합시키는 제2트랜지스터(114)를 포함하며, 상기 제1 및 제2전류 스티어링 수단의 상기 공통 단자가 상기 제2전원 장치 전도체에 결합되는 모놀리식 집적된 평형 가변 리액턴스 회로.
  4. 제3항에 있어서, 상기 제1전류 스티어링 수단의 상기 공통 단자 및 상기 제2트랜지스터의 상기 에미터간에 결합된 제1저항 수단(138)과, 상기 제2전류 스티어링 수단의 상기 공통 단자 및 상기 제1트랜지스터의 상기 에미터간에 결합된 제2저항 수단(140)을 더 포함하는 모놀리식 집적된 평형 가변 리액턴스 회로.
  5. 제4항에 있어서, 상기 제1트랜지스터의 상기 에미터 및 상기 제2전원 장치 전도체간에 결합된 제3저항 수단(118)과, 상기 제2트랜지스터의 상기 에미터 및 상기 제2전원 장치 전도체간에 결합된 제4저항 수단(120)을 포함하는 모놀리식 집적된 평형 가변 리액턴스 회로.
  6. 제4항에 있어서, 상기 제1전류 스티어링 수단이, 베이스, 콜렉터 및 에미터를 각각 갖는 제3 및 제4트랜지스터(64,66)와, 상기 공통 단자 및 상기 제2전원 장치 전도체간에 결합된 전류원 수단(122)을 포함하는데, 상기 트랜지스터의 에미터는 상기 공통 단자에 연결되고, 상기 트랜지스터의 베이스는 양단에 인가된 상기 제어 신호를 수신하며, 상기 제3트랜지스터의 상기 콜렉터는 상기 제1단자에 연결되고, 상기 제4트랜지스터의 상기 콜렉터는 상기 제2단자에 연결되는 모놀리식 집적된 평형 가변 리액턴스 회로.
  7. 제6항에 있어서, 상기 제2전류 스티어링 수단이, 베이스, 콜렉터 및 에미터를 각각 갖는 제5 및 제6트랜지스터(74,76)와, 상기 공통 단자와 상기 제2전원 장치 전도체간에 결합된 전류원 수단(124)을 포함하는데, 상기 트랜지스터의 에미터는 상기 공통 단자에 연결되며, 제5트랜지스터의 상기 콜렉터는 상기 제1단자에 연결되고, 상기 제6트랜지스터의 상기 콜렉터는 상기 제2단자에 결합되며, 상기 제5트랜지스터의 상기 베이스는 상기 제4트랜지스터의 상기 베이스에 결합되고, 상기 제6트랜지스터의 상기 베이스는 상기 제3트랜지스터의 상기 베이스에 결합되는 모놀리식 집적된 평형 가변 리액턴스 회로.
  8. 한쌍의 단자(60,62) 양단에 가변 및 제어 가능한 리액턴스를 발생시키기 위한 방법에 있어서, 제1 및 제2역위상 무효 전류(reactive current)를 발생하는 단계와, 상기 제1무효 전류로부터 제1 및 제2비례 전류를 발생하는 단계와, 상기 제2무효 전류로부터 제3 및 제4비례 전류를 발생하는 단계와, 상기 한쌍의 단자중 제1단자에서 상기 제1무효 전류, 상기 제1 및 제3전류를 합산하는 단계와, 상기 한쌍의 단자중 제2단자에서 상기 제2무효 전류, 상기 제2 및 제4전류를 합산하는 단계를 포함하는데, 상기 제1 및 제3전류는 상기 제1전류가 상기 제1무효 전류와 역위상 관계일때 서로에 대하여 역위상이 되는 가변 및 제어 가능한 리액턴스 발생 방법.
  9. 제8항에 있어서, 상기 제1 및 제2전류가 서로에 대하여 비례적으로 변화하고 반면, 동시에 상기 제3전류가 상기 제4전류에 대하여 비례적으로 변화하는 단계를 더 포함하는 가변 및 제어 가능한 리액턴스 발생 방법.
KR1019870700086A 1985-06-03 1986-03-27 평형 가변 리액턴스 발생용 회로 및 그 방법 KR940000701B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US740366 1985-06-03
US06/740,366 US4638265A (en) 1985-06-03 1985-06-03 Balanced variable reactance circuit and method of producing the same
PCT/US1986/000611 WO1986007508A1 (en) 1985-06-03 1986-03-27 Balanced variable reactance circuit and method of producing the same
US740,366 1991-08-05

Publications (2)

Publication Number Publication Date
KR880700543A KR880700543A (ko) 1988-03-15
KR940000701B1 true KR940000701B1 (ko) 1994-01-27

Family

ID=24976199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870700086A KR940000701B1 (ko) 1985-06-03 1986-03-27 평형 가변 리액턴스 발생용 회로 및 그 방법

Country Status (8)

Country Link
US (1) US4638265A (ko)
EP (1) EP0225332B1 (ko)
JP (1) JPS63500839A (ko)
KR (1) KR940000701B1 (ko)
DE (1) DE3685201D1 (ko)
HK (1) HK14195A (ko)
SG (1) SG140194G (ko)
WO (1) WO1986007508A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990872A (en) * 1987-06-17 1991-02-05 Sanyo Electric Co., Ltd. Variable reactance circuit producing negative to positive varying reactance
IT1246718B (it) * 1990-11-15 1994-11-26 Sgs Thomson Microelectronics Circuito di traslazione bidirezionale ad assorbimento costante di un segnale alternato
DE69215281T2 (de) * 1991-06-28 1997-06-12 Sanyo Electric Co Kapazitive Schaltung
EP0602723B1 (en) * 1992-12-15 1998-03-18 Koninklijke Philips Electronics N.V. Integrated circuit with an electrically adjustable parameter
FR2714775B1 (fr) * 1993-12-30 1996-03-29 Sgs Thomson Microelectronics Capacité commandée en tension.
GB2288502A (en) * 1994-04-14 1995-10-18 Northern Telecom Ltd Voltage controlled oscillator
GB2290916A (en) * 1994-06-24 1996-01-10 Plessey Semiconductors Ltd Tunable oscillator arrangement
GB9418526D0 (en) * 1994-09-14 1994-11-02 Plessey Semiconductors Ltd Semiconductor circuit arrangements
US5663690A (en) * 1996-03-06 1997-09-02 Motorola, Inc. Constant high Q voltage controlled oscillator
WO2007148282A2 (en) * 2006-06-21 2007-12-27 Koninklijke Philips Electronics N.V. Varicap replacing circuit for voltage controlled oscillators
GB2442774A (en) * 2006-10-12 2008-04-16 Ericsson Telefon Ab L M Electronically adjustable gain slope controller circuit
WO2024052951A1 (ja) 2022-09-05 2024-03-14 日立ジョンソンコントロールズ空調株式会社 空気調和機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601966B2 (ja) * 1977-02-01 1985-01-18 沖電気工業株式会社 非接地型可変キャパシタンス回路
JPS5451456A (en) * 1977-09-30 1979-04-23 Toshiba Corp Switching circuit of double balancing type
JPS57515A (en) * 1980-06-03 1982-01-05 Meidensha Electric Mfg Co Ltd Mechanical displacement measuring device

Also Published As

Publication number Publication date
SG140194G (en) 1995-01-13
JPH0561804B2 (ko) 1993-09-07
JPS63500839A (ja) 1988-03-24
WO1986007508A1 (en) 1986-12-18
EP0225332A1 (en) 1987-06-16
DE3685201D1 (de) 1992-06-11
EP0225332A4 (en) 1988-09-28
HK14195A (en) 1995-02-10
US4638265A (en) 1987-01-20
KR880700543A (ko) 1988-03-15
EP0225332B1 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
KR940000701B1 (ko) 평형 가변 리액턴스 발생용 회로 및 그 방법
US4663594A (en) Electronic phase shifter circuit and method
US4019118A (en) Third harmonic signal generator
US4052679A (en) Phase shifting circuit
JPH053166B2 (ko)
EP0196906B1 (en) Automatic gain control detection circuit
US4169248A (en) Oscillating circuit
US4614911A (en) Balanced modulator circuit
US4833340A (en) Phase shifter
US4536717A (en) Compensated inverting/noninverting differential amplifier
US4425551A (en) Differential amplifier stage having bias compensating means
US4518878A (en) "All-pass" filter circuit including an integrable band-pass filter circuit
KR0181328B1 (ko) 자이레이터 회로를 사용한 복조 회로
US5469118A (en) Integrated oscillator circuits
US4745370A (en) Adjustable phase shift circuit
US3947645A (en) Demultiplexer for FM stereophonic receivers
JPS6031282B2 (ja) クリスタル同調電圧制御発振器
US4435685A (en) Amplifier arrangement
JPH0519321B2 (ko)
US5115212A (en) Integrable variable-frequency oscillator circuit
US4136289A (en) Phase control circuit and oscillator circuit using it
JPS6158044B2 (ko)
US4173770A (en) Manual tint control circuit in the color APFC loop mixes two subcarrier oscillator signals
US3566247A (en) Frequency multiplier circuit with low temperature dependence
US3512008A (en) Electronic signal processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee