KR930020832A - 기준회로 - Google Patents
기준회로 Download PDFInfo
- Publication number
- KR930020832A KR930020832A KR1019920003899A KR920003899A KR930020832A KR 930020832 A KR930020832 A KR 930020832A KR 1019920003899 A KR1019920003899 A KR 1019920003899A KR 920003899 A KR920003899 A KR 920003899A KR 930020832 A KR930020832 A KR 930020832A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- base
- emitter
- collector
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 발명은 기준회로를 공개한다. 그 기준회로는 전원전압과 접지사이에 연결되고 기준 전압을 발생하기 위한 기준전압 발생회로와, 상기 기준전압에 소정레벨 사이에 존재하는 경우에는 일정한 기준전압을 출력하게 하고, 존재하지 않는 경우에는 상기 기준전압 발생회로를 디스에이블하는 기준출력 제어회로를 구비한다.
따라서, 입력전압의 소정 범위내에서 정상적인 출력을 내보내고, 그 외에는 디스에이블 시킴으로써 시스템의 오동작을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 기준회로의 블럭도를 나타내는 것이다.
제4도는 본 발명에 따른 기준회로의 상세한 회로를 나타내는 것이다.
Claims (3)
- 전원전압과 접지사이에 연결되고 기준전압을 발생하기 위한 기준전압 발생회로와, 상기 기준전압에 소정레벨 사이에 존재하는 경우에는 일정한 기준 전압을 출력하게 하고, 존재하지 않는 경우에는 상기 기준전압 발생회로를 디스에이블하는 기준출력 제어회로를 구비한 것을 특징으로 하는 기준회로.
- 제1항에 있어서, 상기 기준전압 발생회로는 전원전압(Vcc)을 에미터에 인가하고 베이스에 연결된 콜렉터, 콜렉터와 접지사이에 연결된 정전류원(I1)을 가진 트랜지스터(Q6)과, 전원전압(Vcc)을 에미터에 인가하고 상기 트랜지스터(Q6)의 베이스의 연결된 베이스를 가진 트랜지스터(Q7)와, 전원전압과 접지사이에 직렬 연결된 저항(R6), 다이오우드(D1, D2)와, 상기 트랜지스터(Q6)의 콜렉터에 연결된 콜렉터, 저항(R6)과 다이오우드(D1)의 공통점에 연결된 베이스를 가진 트랜지스터(Q8)와 상기트랜지스터(Q7)의 콜렉터에 연결된 콜렉터, 다이오우드(D1, D2)의 공통점에 연결된 에미터를 가진 트랜지스터(Q9)와, 상기 트랜지스터(Q7)의 콜렉터에 연결된 콜렉터, 상기 트랜지스터(Q9)의 베이스에 연결된 에미터를 가진 트랜지스터(O10)와, 상기 트랜지스터(Q7)의 콜록터와 상기 트랜지스터(Q10)의 베이스 사이에 연결된 캐패시터(C1)과, 상기 트랜지스터(Q7)의 에미터에 연결된콜렉터, 상기 트랜지스터(Q7)의 콜렉터에 연결된 베이스를 가진 트랜지스터(Q14)과, 상기 트랜지스터(Q14)의 에미터에 연결된 에미터를 가진 트랜지스터 (Q11)과, 상기 트랜지스터(Q14)의 에미터에 연결된 에미터, 상기 트랜지스터(Q11)의 베이스와 에미터에 연결된 베이스를 가진 트랜지스터(Q15)과, 상기 트랜지스터 (Q15)의 에미터에 연결된 에미터, 상기 트랜지스터(Q15)의 에미터에 연결된 베이스, 상기 트랜지스터(Q10)의 베이스에 연결된 에미터를 가진 트랜지스터(Q12)과 상기 트랜지스터(Q12)의 콜렉터에 연결된 콜렉터, 상기 트랜지스터(Q8)의 에미터에 연결된 베이스를 가진 트랜지스터(Q13)과, 상기 트랜지스터(Q12)의 베이스에 연결된 콜렉터, 상기 트랜지스터(Q13)의 베이스에 연결된 베이스를 가진 트랜지스터 (Q16)와, 상기 트랜지스터(Q13)와 상기 트랜지스터(Q16)의 에미터들 사이에 연결된 저항(R8)와, 상기 트랜지스터(Q16)의 에미터와 접지 사이에 연결된 저항 (R11)과, 상기 트랜지스터(Q15)의 에미터와 상기 트랜지스터(Q16)의 베이스 사이에 연결된 저항(R12)과 상기 트랜지스터(Q16)의 베이스와 접지사이에 연결된 저항(R13)로 구성된 것을 특징으로 하는 기준회로.
- 제2항에 있어서, 상기 기준출력 제어회로는 전원전압(Vcc)과 접지전압 사이에 정전류원과 직렬 연결된 제너 다이오우드(Z1)과, 상기 정전류원과 제너 다이오우드 사이에 연결된 베이스, 전원전압에 연결된 콜렉터를 가진 트랜지스터(Q3)와, 상기 트랜지스터(Q3)의 에미터와 접지전압 사이에 직렬 연결된 저항(R3, R4, R5)와, 기준전압(Vred(out))를 에미터에 인가하고 상기 저항들(R4, R5)의 공통점을 베이스에 연결하고 에터가 저항(R2)를 통하여 정지전압에 연결된 비교기로서 동작하는 트랜지스터(Q1)과, 기준전압(Vred(out))을 베이스에 인가하고 에미터가 상기 저항 (R3, R4)의 공통점에 연결된 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 콜렉터와 상기 트랜지스터(Q1)의 콜렉터와 저항(R2)사이의 공통점에 연결된 베이스, 트랜지스터(Q7)의 콜렉터에 연결된 콜렉터와 접지전압에 연결된 에미터를 가진 트랜지스터 (Q4)로 구성된 것을 특징으로 하는 기준회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003899A KR950005164B1 (ko) | 1992-03-09 | 1992-03-09 | 기준전압 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920003899A KR950005164B1 (ko) | 1992-03-09 | 1992-03-09 | 기준전압 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930020832A true KR930020832A (ko) | 1993-10-20 |
KR950005164B1 KR950005164B1 (ko) | 1995-05-19 |
Family
ID=19330197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920003899A KR950005164B1 (ko) | 1992-03-09 | 1992-03-09 | 기준전압 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950005164B1 (ko) |
-
1992
- 1992-03-09 KR KR1019920003899A patent/KR950005164B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950005164B1 (ko) | 1995-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4558226A (en) | Voltage detecting circuit with hysteresis characteristic and high noise immunity | |
KR930020832A (ko) | 기준회로 | |
EP0092145B1 (en) | Transistor circuit | |
KR970067333A (ko) | 전압 및 전류 기준 회로 | |
KR870008240A (ko) | 기준 전압 회로 | |
WO1991015053A3 (de) | Elektronisches schaltnetzteil | |
GB1250243A (ko) | ||
JPS57147278A (en) | Protecting device for mis integrated circuit | |
KR890016771A (ko) | 논리 버퍼 회로 | |
KR930006083Y1 (ko) | 3진 논리 변환회로 | |
JPS56160134A (en) | Pulse generating circuit | |
KR940004647A (ko) | 메모리장치 | |
JPS55162625A (en) | Schmitt trigger circuit | |
US4086502A (en) | Sensing circuit | |
KR930007834Y1 (ko) | 3진 논리 버퍼 | |
AU570246B2 (en) | Integrated injection logic circuit | |
KR850000863Y1 (ko) | 원격조정 테레비젼의 이니셜라이즈 펄스 발생회로 | |
SU494736A1 (ru) | Стабилизатор напр жени | |
JPH0458612A (ja) | 出力回路 | |
JPS57124936A (en) | Initial set circuit for semiconductor integrated circuit | |
KR100212155B1 (ko) | 히스테리시스 특성을 갖는 전압비교기 | |
GB2263549A (en) | Proximity switch with hysteresis. | |
KR910002092A (ko) | 파워서플라이의 직류보호신호 발생회로 | |
KR100200503B1 (ko) | 시스템 초기화 회로 | |
JP2691251B2 (ja) | ピーク電流ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |