KR930011500A - Atm 방식에서의 셀 역다중화 장치 - Google Patents
Atm 방식에서의 셀 역다중화 장치 Download PDFInfo
- Publication number
- KR930011500A KR930011500A KR1019910019444A KR910019444A KR930011500A KR 930011500 A KR930011500 A KR 930011500A KR 1019910019444 A KR1019910019444 A KR 1019910019444A KR 910019444 A KR910019444 A KR 910019444A KR 930011500 A KR930011500 A KR 930011500A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- vpi
- vci
- destination
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명 장치의 구성도.
제 2 도는 데이터 쉬프트 회로.
제 3 도는 ATM의 셀 구조 및 셀 헤더에서 VCI/VPI영역.
제 4 도는 VCI/VPI 추출 및 해석회로.
제 5 도는 데이터 쉬프트 회로, VCI/VPI 추출 및 해석회로에 대한 타이밍도.
제 6 도는 셀 버퍼 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 쉬프트 회로 11 : 셀 버퍼
41 : VCI/VPI 추출회로 42 : VCI/VPI 해석회로
44 : 셀 목적지 래치
Claims (3)
- 서로 다른 목적지를 가지는 셀들이 다중화되어 하나의 전송로를 통하여 입력되는 시스템에 있어서, 셀 클럭을 래치 클럭으로 사용하여 다중 입력되는 데이터를 쉬프트하여 각 셀의 목적지가 결정되기까지 셀 손실을 방지하기 위하여 사용된 데이터 쉬프트 회로(10)와, 상기 데이터 쉬프트 회로(10)로부터 VCI/VPI 가상채널 식별자/가상경로 식별자 추출 클럭을 사용하여 각 셀의 헤더중 24비트로 구성된 VCI/VPI를 추출해내기 위한 VCI/VPI 추출회로(41) 추출된 VCI/VPI에 해당하는 셀의 목적지를 알려주는 VCI/VPI 해석회로(42)와, 각 셀의 목적지를 셀 버퍼 인에이블 클럭으로 래치하여 각 셀의 목적지 신호와 각 셀 버퍼에 기억될 데이터와 동기가 되도록 해주는 셀 목적지 래치(44) 및 셀 종류에 따라 셀을 저장하기 위한 셀 버퍼(11)를 구비하여 ATM 방식에서의 셀 역중화 기능을 수행하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.
- 제 1 항에 있어서, 상기 VCI/VPI 해석회로(42)는, 시스팀 초기화시 VCI/VPI 값에 대응한 셀의 목적지를 정한 데이터를 기억시키고, 상기 데이터 쉬프트 회로(10)에서 추출한 VCI/VPI를 어드레스로 지정함에 따라 각 셀의 목적지 신호를 지정하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.
- 제 1 항 또는 제 2 항에 있어서, VCI/VPI로부터 셀의 목적지를 지정하는 신호를 매 셀마다 1번씩만 발생하는 셀 버퍼 인에이블 클럭으로 래치하여 상기 데이터 쉬프트 회로(10) 출력의 첫번째 바이트와 해당 셀 버퍼를 지정하는 신호와 동기가 되도록 하는 것을 특징으로 하는 ATM 방식에서의 셀 역다중화 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910019444A KR950000672B1 (ko) | 1991-11-01 | 1991-11-01 | Atm방식에서의 셀 역다중화 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910019444A KR950000672B1 (ko) | 1991-11-01 | 1991-11-01 | Atm방식에서의 셀 역다중화 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011500A true KR930011500A (ko) | 1993-06-24 |
KR950000672B1 KR950000672B1 (ko) | 1995-01-27 |
Family
ID=19322194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910019444A KR950000672B1 (ko) | 1991-11-01 | 1991-11-01 | Atm방식에서의 셀 역다중화 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950000672B1 (ko) |
-
1991
- 1991-11-01 KR KR1019910019444A patent/KR950000672B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950000672B1 (ko) | 1995-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
NO173680B (no) | Hybridsvitsj | |
US20060077982A1 (en) | STS frame-ATM cell circuit emulation apparatus and frame length compensation method for the same | |
SE518261C2 (sv) | Sätt och anordning för att ange längden av miniceller | |
KR970078208A (ko) | Atm 네트워크에서의 atm 셀 루팅 방법 및 장치 | |
WO2001059978A2 (en) | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment | |
KR930011500A (ko) | Atm 방식에서의 셀 역다중화 장치 | |
KR100241763B1 (ko) | 에이티엠 셀 다중화/역다중화 장치 | |
KR920001888A (ko) | 스위칭 메모리를 갖는 고속 atm 셀 동기 교환장치 | |
CA2146691C (en) | Translator chip for a wideband network | |
EP0755139A3 (en) | ATM switch address generating circuit | |
KR950022455A (ko) | 출력버퍼형 에이티엠(atm) 스위칭시스템 | |
KR970056217A (ko) | 선택적인 멀티캐스팅 기능을 가지는 비연결형 서버 시스템 | |
KR970024742A (ko) | 에이티엠(atm) 셀 역다중화 제어장치 | |
KR970056360A (ko) | 비동기 전달모드 계층 처리 장치 | |
KR100492545B1 (ko) | Atm 시스템의 데이터 전송 경로 판별 장치 | |
KR100486512B1 (ko) | 에이티엠 셀 버스 스위칭 장치 | |
ES2192773T3 (es) | Procedimiento y disposicion de circuito para adaptacion y conexion de una corriente de datos. | |
KR960027883A (ko) | Sscop부계층에서 pdu해석회로 | |
KR970013933A (ko) | 공유 버퍼형 에이티엠(atm) 스위치에서의 방송 제어 장치 | |
KR970056410A (ko) | 멀티미디어 클라이언트용 에이티엠(atm) 셀 처리 장치 | |
KR960027738A (ko) | 에이티엠(atm) 가상경로/가상채널 교환시스템에서의 오에이엠(oam) 셀 구별 장치 및 방법 | |
KR970056413A (ko) | 에이티엠(atm) 계층에서 오에이엠(oam) 셀 추출 장치 및 방법 | |
JPH0758753A (ja) | インタフェース回路 | |
KR960027808A (ko) | 에이티엠(atm) 셀 다중화기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19981223 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |