KR930010468B1 - Signal multiplier circuit in pulse meter - Google Patents

Signal multiplier circuit in pulse meter Download PDF

Info

Publication number
KR930010468B1
KR930010468B1 KR1019900009183A KR900009183A KR930010468B1 KR 930010468 B1 KR930010468 B1 KR 930010468B1 KR 1019900009183 A KR1019900009183 A KR 1019900009183A KR 900009183 A KR900009183 A KR 900009183A KR 930010468 B1 KR930010468 B1 KR 930010468B1
Authority
KR
South Korea
Prior art keywords
pulse
output
signal
meta
counter
Prior art date
Application number
KR1019900009183A
Other languages
Korean (ko)
Other versions
KR920001176A (en
Inventor
김흥수
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900009183A priority Critical patent/KR930010468B1/en
Publication of KR920001176A publication Critical patent/KR920001176A/en
Application granted granted Critical
Publication of KR930010468B1 publication Critical patent/KR930010468B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/249—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains using pulse code
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/246—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains by varying the duration of individual pulses

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

The signal multiplexer circuit employs a transmission line of two lines instead of the output of group pulse meters. The outputted pulse signal from the pulse meter in a pulse generation unit (101) is temporarily saved, and the sequentially outputted signals are encoded, and thus the signals are transmitted to a counter unit (302) by the two lines. A binary coded unit (203) converts binary digit to the 4 bit value. A pulse saving output unit includes several flip-flops and AND gates. A transmitter (208) includes a transformer (T) and a capacitor (C1). A counter (302) includes a tone-decoding function which converts Dual Tone to digital signal.

Description

펄스메타의 신호 다중화기 회로Pulse Meter Signal Multiplexer Circuit

제1도는 종래의 펄스메타의 신호전송 블럭도1 is a signal transmission block diagram of a conventional pulse meter

제2도는 본 발명에 따른 펄스메타의 신호 다중화기의 블록도2 is a block diagram of a signal multiplexer of pulse meta data according to the present invention.

제3도는 제2도에 도시된 펄스 일시 저장부(202)의 구체 회로도3 is a detailed circuit diagram of the pulse temporary storage unit 202 shown in FIG.

제4도는 본 발명에 따른 신호 다중화기가 적용된 펄스메타의 신호전송의 일실시예시도4 is a diagram illustrating an example of signal transmission of a pulse metameter to which a signal multiplexer according to the present invention is applied.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Ml-Mn : 펄스메타 101,3 01 : 펄스 발생부Ml-Mn: pulse meter 101,3 01: pulse generator

102,302 : 계수부 201 : 펄스 정형부102,302: counter 201: pulse shaping

202 : 펄스 일시 저장부 203 : 2진 부호화부202: pulse temporary storage unit 203: binary encoding unit

204 : 이중톤 발생부 205 : 클럭 발생기204: duotone generator 205: clock generator

206 : 링 카운터 207 : 전원부206: ring counter 207: power supply

303 : 펄스메타 신호 다중화기 208 : 전송부303: pulse meta signal multiplexer 208: transmission unit

본 발명은 집단 펄스메타기의 신호 전송회로에 관한 것으로, 특히 집단 펄스메타의 출력을 메타펄스 계수기로 전송하는 선로를 2선의 선로로 전송할 수 있도록 한 펄스메타의 신호 다중화기 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission circuit of a group pulse meter, and more particularly, to a signal multiplexer circuit of a pulse meter capable of transmitting a line for transmitting an output of a group pulse meter to a metapulse counter on a line of two lines.

통상적으로 펄스식 메타링이라 함은 전기, 수도 등의 사용량을 감지하여 이에 대응하는 펄스를 발생하는 펄스메타와 상기 펄스메타로부터 발생된 펄스를 계수하여 사용량을 적산하는 계수기로 구성되어 있는 것을 말하며, 이는 제1도와 같이 구성되어 있다.In general, pulsed meta-ling means a pulse meter that detects an amount of electricity, water, and the like and generates a pulse corresponding thereto, and a counter that counts pulses generated from the pulse meter and accumulates the amount of usage. This is configured as shown in FIG.

일반적으로 제1도와 같은 집단 펄스메타기는 펄스 발생부(101)의 내부에 위치된 다수의 메타(Ml-Mn)으로부터 각각 출력되는 펄스를 계수하는 계수부(102)에 전달하기 위해서는 하나의 메타당 2선의 선로가 필요하다. 상기 펄스 발생부(101) 내의 각 메타(Ml-Mn)로부터 출력되는 펄스들은 각각의 메타에 접속된 2선 선로를 통하여 계수기(102)로 각각 전송된다. 이때 상기 계수기(102)는 상기 다수의 2선 선로를 통하여 입력되는 각각의 펄스를 계수하여 각 메타(Ml-Mn)의 사용량을 표시한다.In general, the group pulse metaphor as shown in FIG. 1 may be used to transmit the pulses output from the plurality of meta (Ml-Mn) located inside the pulse generator 101 to the counter 102 which counts the pulses. Two lines of track are required. The pulses output from each meta (Ml-Mn) in the pulse generator 101 are transmitted to the counter 102 through a two-wire line connected to each meta. At this time, the counter 102 counts each pulse input through the plurality of two-line lines to display the amount of use of each meta (Ml-Mn).

그러나 상기 제1도와 같이 구성된 종래의 집단 펄스메타기는 하나의 펄스메타당 2선의 전송선로가 필요함으로써 메타 수의 2배에 달하는 전송선로가 필요로 되는 문제가 발생한다. 예를 들어 펄스메타의 수가 16개라면, 상기 펄스메타로부터 출력되는 메타링 신호를 계수기(102)까지 전송하기 위한 전송선로가 32선이 필요로 하기 때문에 선로의 설치와 선로의 유지보수에 어려움을 초래하는 문제가 발생한다.However, the conventional group pulse meter configured as shown in FIG. 1 requires a transmission line of two lines per one pulse meter, which causes a problem of requiring a transmission line twice the number of meta. For example, if the number of pulse meter is 16, 32 lines are required for the transmission line for transmitting the metaling signal outputted from the pulse meter to the counter 102, thus making it difficult to install the line and maintain the line. The resulting problem arises.

따라서 본 발명의 목적은 집단화된 펄스메타 중 펄스 발생부의 펄스신호를 다중화하여 2선의 전송선로로 계수기까지 전송할 수 있는 펄스메타의 신호다중화 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a signal multiplexing circuit of pulse meta which is capable of multiplexing the pulse signals of the pulse generator of the grouped pulse meta and transmitting them to the counter using a transmission line of two lines.

본 발명의 다른 목적은 다수의 펄스메타가 집단화된 펄스 발생부 내의 다수의 펄스메타로부터 발생되는 펄스를 부호화하여 펄스를 발생시킨 펄스메타의 펄스신호만을 계수기로 전송하는 펄스메타의 신호다중화 회로를 제공함에 있다.It is another object of the present invention to provide a signal multiplexing circuit of a pulse meta which transmits only a pulse signal of a pulse meta which generates a pulse by encoding pulses generated from a plurality of pulse meta in a pulse generator in which a plurality of pulse meta are collected. Is in.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 다른 회로도로서, 사용량에 대한 데이타를 펄스로 출력하는 펄스 발생부(101)와, 기본 클럭을 발생시키는 클럭 발생기(205)와, 상기 클럭 발생기(205)로부터 출력되는 기본 클럭을 n스텝 링 카운트하여 순차 출력제어신호를 출력하는 링 카운터(206)와, 상기 펄스 발생부(101) 내의 각 메타로부터 출력되는 펄스 잡음을 제거하고 긴 펄스의 신호들을 짧은 펄스의 신호로 정형하여 출력하는 펄스 정형부(201)와, 상기 펄스 정형부(201)에서 정형되어 출력되는 각 메타의 펄스를 순차적으로 저장하고, 상기 링 카운터(206)로부터 출력되는 순차출력 제어신호에 의해 상기 순차 저장된 펄스신호를 순차적으로 출력시키는 펄스 일시 저장부(202)와, 상기 펄스 일시 저장부(202)의 출력신호를 2진 데이터로 변환하여 출력하는 2진 부호화부(203)와, 상기 2진 부호화부(203)로부터 출력되는 2진 데이타에 응답하여 이에 대응한 2개의 주파수를 합성하여 이중톤을 발생하여 출력하는 이중톤 발생부(Dual Tone Multi-Frequency Generator)(204)와, 상기 이중톤 발생부(204)로부터 출력되는 이중톤을 계수부(302)로 전송하는 전송부(208)와, 소정의 전원전압(Vcc)을 상기 전송부(208)로 공급하는 전원부(207)로 구성된다.2 is a circuit diagram according to the present invention, which includes a pulse generator 101 for outputting data on a usage amount as a pulse, a clock generator 205 for generating a basic clock, and a basic clock output from the clock generator 205. Ring counter 206 for outputting the stepwise control count by n step ring counts, and removing the pulse noise output from each meta in the pulse generator 101 and shaping the long pulse signals into short pulse signals. The pulse shaping unit 201 to be output and the pulses of each meta shaped and output from the pulse shaping unit 201 are sequentially stored and sequentially stored by the sequential output control signal output from the ring counter 206. A pulse temporal storage unit 202 for sequentially outputting a pulse signal, a binary encoder 203 for converting the output signal of the pulse temporal storage unit 202 into binary data, and outputting the binary data; Dual tone multi-frequency generator 204 for synthesizing two frequencies corresponding to the binary data output from the luxury unit 203 to generate and output a duotone, and the duotone. And a transmitter 208 for transmitting the duplex tone output from the generator 204 to the counter 302, and a power supply 207 for supplying a predetermined power supply voltage Vcc to the transmitter 208. .

제2도와 같이 구성된 펄스메타 신호 다중회기의 구성 중 이중톤 발생부(204)는 하나의 칩에 집적화되어 범용적으로 사용되고 있는 DTMF 발생기(Dual Tone Multi-Frequency Generator : Dual Tone Multi-Frequency Sender)를 그대로 사용할 수 있다.In the configuration of the pulse meta-signal multi-timer configured as shown in FIG. 2, the duotone generator 204 integrates a DTMF generator (Dual Tone Multi-Frequency Sender) that is integrated and used universally on one chip. You can use it as it is.

제3도는 제2도 중 펄스 일시 저장부(202)의 구체 회로도로서, 이는 다수의 플립플롭들과 다수의 게이트로 구성되어 있다. 이때 상기 플롭플립의 수는 펄스 메타수의 2배의 개수로 이루어져 있으며, 게이트들은 모두 앤드 게이트이다.FIG. 3 is a detailed circuit diagram of the pulse temporary storage unit 202 of FIG. 2, which is composed of a plurality of flip-flops and a plurality of gates. In this case, the number of flop flips is twice the number of pulse meta, and the gates are all AND gates.

제4도는 본 발명에 다른 신호 다중화기가 적용된 펄스메타의 신호전송의 일실시예시도로서, 본 발명의 회로도인 펄스메타신호 다중화기(303)를 펄스 발생부(101)와 계수부(302)의 사이에 배치되었다. 상기 제4도의 구성 중 계수부(302)는 펄스메타 신호 다중화기(303) 내의 전송부(208)로부터 전송되는 이중톤을 디코딩하여 이를 4비트 2진 데이타로 변환하는 회로를 구비하여야 한다. 계수부(302)에서의 이중톤 디코딩은 현재 범용적으로 사용되는 DTMF 디코더 혹은 DTMF 수신기를 이용할 수 있다.4 is a diagram illustrating an example of signal transmission of a pulse metameter to which a signal multiplexer is applied according to the present invention. The pulse meta-signal multiplexer 303, which is a circuit diagram of the present invention, includes a pulse generator 101 and a counter 302. Was placed in between. In the configuration of FIG. 4, the counter 302 should include a circuit for decoding the duotone transmitted from the transmitter 208 in the pulse meta signal multiplexer 303 and converting it into 4-bit binary data. The duotone decoding in the coefficient unit 302 may use a DTMF decoder or a DTMF receiver currently used universally.

이하 본 발명에 다른 바람직한 일싱시예의 동작을 제2도 내지 제4도를 참조하여 상세히 설명함에 있어 제1도와 같이 구성된 펄스 발생부(101) 내의 각 메타(Ml-Mn)들로부터 각각 출력되는 펄스신호가 제2도와 같이 구성된 펄스메타 신호 다중화기(303)에 공급되는 상태라 가정하에 설명한다.Hereinafter, the operation of another preferred one embodiment of the present invention will be described in detail with reference to FIGS. 2 to 4, and the pulses output from the respective meta (Ml-Mn) in the pulse generator 101 configured as shown in FIG. Assuming that the signal is supplied to the pulse meta signal multiplexer 303 configured as shown in FIG.

지금, 펄스 발생부(101) 내의 각 메타(Ml-Mn)들로부터 출력되는 펄스신호가 펄스메타신호 다중화기(303)에 공급되면, 상기 펄스신호는 상기 제2도와 같이 구성된 펄스메타신호 다중화기(303) 내의 펄스정형부(201)로 입력된다. 이때 상기 펄스 발생부(101)는 각 메타(Ml-Mn)들로부터 출력되는 펄스신호에 포함된 잡음을 억제하고 비교적 긴 펄스의 파형을 짧은 펄스의 파형으로 정형하여 출력한다. 상기 펄스 발생부(201)에서 파형 정형된 신호는 펄스 일시 저장부(202)에 공급된다.Now, when the pulse signal output from the respective meta (Ml-Mn) in the pulse generator 101 is supplied to the pulse meta signal multiplexer 303, the pulse signal is a pulse meta signal multiplexer configured as shown in FIG. It is input to the pulse shaping part 201 in 303. In this case, the pulse generator 101 suppresses noise included in pulse signals output from the meta (Ml-Mn), and outputs a waveform of a relatively long pulse to a waveform of a short pulse. The waveform-shaped signal in the pulse generator 201 is supplied to the pulse temporary storage unit 202.

상기와 같이 동작되는 상태에서 클럭 발생기(205)는 소정의 주기를 가지는 기본 클럭을 발생하여 링 카운터(206)에 공급한다. 상기 링 카운터(206)는 상기 클럭 발생기(205)로부터 출력되는 기본 클럭을 n스텝 단위로 링 카운팅하여 n개의 출력이 순차적으로 ＂1＂로 변화되는 순차출력 제어신호를 출력한다. 예를 들어 상기 링 카운터(206) 의 출력단자가 ＂1,2,3,4,…,n＂면 상기 출력단자 ＂1,2,3,…,n＂의 출력이 순차적으로 논리 ＂1＂로 변화되는 순차출력 제어신호를 출력한다. 상기 링 카운터(206)의 순차출력 제어신호는 상기 펄스 일시 저장부(202)의 출력제어신호로서 공급된다.In the above operating state, the clock generator 205 generates a basic clock having a predetermined period and supplies it to the ring counter 206. The ring counter 206 ring-counts the basic clock output from the clock generator 205 in units of n steps to output a sequential output control signal in which n outputs are sequentially changed to # 1. For example, the output terminals of the ring counter 206 are # 1, 2, 3, 4,... , n ＂, the output terminals＂ 1, 2, 3,... Outputs a sequential output control signal in which the output of, n 'is sequentially changed to a logic # 1'. The sequential output control signal of the ring counter 206 is supplied as an output control signal of the pulse temporary storage unit 202.

펄스 일시 저장부(202)는 상기 펄스 정형부(201)로부터 출력되어 내부의 다수의 저장 영역에 각각 일시 저장된 각 메타(Ml-Mn)의 펄스신호를 상기 링 카운터(206)로부터 출력되는 순차출력 제어신호에 응답하여 상기 다수의 저장 영역에 저장된 펄스메타신호를 순차적으로 출력한다. 따라서 펄스 일시 저장부(202)의 출력단자(1,2,3,…,n)로는 펄스 정형부(201)로부터 출력되는 각 메타(Ml-Mn)의 출력펄스가 순차적으로 출력된다. 예를 들어, 링 카운터(206)의 출력단자(1,2,3,…,n) 중 첫번째 출력단자의 출력신호만이 논리 ＂1＂로 출력되면 펄스 일시 저장부(202)는 상기 링 카운터(202)의 출력에 응답하여 입력단자(1)로 입력된 메타(Ml)의 출력펄스를 출력단자(1)로 출력하고, 그 이외의 출력단자(2,3,…)의 출력을 차단하여 논리 ＂로우＂로 하여 출력한다. 이때 상기 펄스 일시 저장부(202)의 출력단자(1-n)의 출력은 2진 부호화기(203)으로 입력된다. 상기 2진 부호화부(203)는 상기 펄스 일시 저장부(202)의 출력단자(1-n)의 신호를 엔코딩하여 4비트의 2진수로 데이타로 변환하여 이중톤 발생부(204)로 출력한다. 이때 상기 2진 부호화부(203)로부터 출력되는 4비트 2진 신호는 펄스를 발생시킨 메타를 나타내는 신호로서 전송된다. 예를 들면, 첫번째 메타(Ml)로부터 출력된 펄스가 펄스 일시 저장부(202)로부터 출력되어 상기 펄스 일시 저장부(203)의 출력단자(1,2,…n)의 출력이 (1,0,…,n)으로 출력되면, 2진 부호화부(203)는 이를 엔코딩하여 ＂0000＂의 4비트 2진 데이타를 출력한다. 이때 이중톤 발생부(204)는 상기 4비트의 2진수를 받아 그에 해당하는 2개의 주파수를 합성하여 2중톤 신호를 발생시킨다.The pulse temporal storage unit 202 sequentially outputs the pulse signal of each meta (Ml-Mn) output from the pulse shaping unit 201 and temporarily stored in a plurality of internal storage areas from the ring counter 206. The pulse meta signals stored in the plurality of storage areas are sequentially output in response to a control signal. Therefore, the output pulses of the meta (Ml-Mn) output from the pulse shaping unit 201 are sequentially output to the output terminals 1, 2, 3,..., N of the pulse temporary storage unit 202. For example, when only the output signal of the first output terminal among the output terminals 1, 2, 3, ..., n of the ring counter 206 is output as logic # 1, the pulse temporary storage unit 202 may perform the ring counter. In response to the output of (202), the output pulse of the meta (Ml) input to the input terminal (1) is output to the output terminal (1), and other output terminals (2, 3, ...) are cut off. Output as a logic fellow. At this time, the output of the output terminal (1-n) of the pulse temporary storage unit 202 is input to the binary encoder 203. The binary encoder 203 encodes the signal of the output terminal 1-n of the pulse temporary storage unit 202, converts the signal into binary data of 4 bits, and outputs the data to the duotone generator 204. . At this time, the 4-bit binary signal output from the binary encoder 203 is transmitted as a signal representing the meta-gene that generated the pulse. For example, the pulse output from the first meta Ml is output from the pulse temporary storage unit 202 so that the output of the output terminals 1, 2, ... n of the pulse temporary storage unit 203 is (1, 0). , ..., n), the binary encoder 203 encodes it and outputs 4-bit binary data of # 0000 ms. At this time, the duplex tone generator 204 receives the 4-bit binary number and synthesizes two frequencies corresponding thereto to generate a double tone signal.

상기 2중톤은 전송부(208) 내의 트랜시포머(T)의 1차권선과 2차권선을 통하여 계수부(302)로 전송된다. 이때 상기 트랜시포머(T)는 1차권선으로 입력되는 상기 2중톤을 2차권선으로 출력시 전원부(207)로부터 출력되는 소정의 직류 전압에 중찹하여 계수부(302)로 전송한다. 상기 전송부(208)로부터 출력되는 이중톤을 2선선로를 통하여 수신하는 계수부(302)로 전송한다. 상기 전송부(208)로부터 출력되는 이중톤을 2선선로를 통하여 수신하는 계수부(302)는 입력되는 이중톤을 디코딩하여 4비트 2진신호를 하고, 이를 복호화하여 어느 펄스메타로부터 전송된 펄스인지를 분석하여 펄스를 계수한다.The double tone is transmitted to the counter 302 through the primary winding and the secondary winding of the transformer T in the transmission unit 208. At this time, the transformer T transmits the double tone input to the primary winding to the counter unit 302 by matching the predetermined DC voltage output from the power supply unit 207 when outputting the secondary tone to the secondary winding. The duotone output from the transmitter 208 is transmitted to the counter 302 that receives the two-tone line. The counting unit 302 which receives the duplex tone output from the transmitter 208 through the 2-wire line decodes the input double tone to generate a 4-bit binary signal, and decodes the pulse to be transmitted from a certain pulse meta. Cognitive is analyzed to count pulses.

따라서 다수의 펄스메타로부터의 펄스를 2선 선로를 통하여 계수부(302)로 전송함으로써 선로를 간소화할 수 있다.Accordingly, the line can be simplified by transmitting pulses from a plurality of pulse meta data to the counter 302 through the two-line line.

상기와 같은 동작을 제3도와 같이 구성된 펄스 일시 저장부(202)의 구성을 참조하여 본 발명에 따른 동작을 보다 구체적으로 설명한다.The operation according to the present invention will be described in more detail with reference to the configuration of the pulse temporary storage unit 202 configured as shown in FIG.

지금, 펄스 발생기(101) 내에 위치된 다수의 펄스메타(Ml-Mn)로부터 출력되는 펄스신호가 펄스 정형부(201)의 각 입력단자(1,2,…,n)에 입력되면, 이는 전술한 바와 같이 파형 정형되어 진후 펄스 일시 저장부(202)의 입력단자(1,2,…,n)에 입력된다. 예를 들어 펄스 발생기(101) 내의 펄스메타(Ml)에서 메타링 펄스가 발생되어 상기 펄스 정형부(201)의 출력단자(1)로부터 논리 ＂하이＂의 신호가 출력되면, 이는 펄스 일시 저장부(202)의 입력단자(1)로 입력된다. 이때 상기 펄스 저장부(202) 내의 플립플롭(F/F1.1)은 단자(S)로 입력되는 논리 ＂하이＂의 펄스에 응답하여 세트된다. 따라서 상기 플립플롭(F/F1.1)의 출력단자(Q1.1)가 논리 ＂1＂로 출력되며, 이 출력은 앤드 게이트(A2.1)로 입력된다. 그러므로 상기 플롭플립(F.F1.1)은 펄스메타(Ml)의 출력펄스를 일시 저장함을 알 수 있다.Now, when a pulse signal output from a plurality of pulse meta (Ml-Mn) located in the pulse generator 101 is input to each input terminal (1, 2, ..., n) of the pulse shaping section 201, this is described above. As described above, after the waveform is shaped, it is input to the input terminals 1, 2, ..., n of the pulse temporary storage unit 202. For example, if a metaling pulse is generated in the pulse meter Ml in the pulse generator 101 and a logic high signal is output from the output terminal 1 of the pulse shaping unit 201, this is a pulse temporary storage unit. Input terminal 1 of 202 is input. At this time, the flip-flop F / F1.1 in the pulse storage unit 202 is set in response to the logic " high " pulse input to the terminal S. Therefore, the output terminal Q1.1 of the flip-flop F / F1.1 is output to the logic # 1 ', and this output is input to the AND gate A2.1. Therefore, it can be seen that the flop flip F.F1.1 temporarily stores the output pulse of the pulse meter Ml.

상기와 같은 상태에서 전술한 링 카운터(206)의 출력단자(n)의 출력이 논리 ＂하이＂로 되면, 앤드 게이트(A2.1)는 링 카운터(206)의 출력에 응답하여 상기 플립플롭(F/F1.1)의 출력단자(Q1.1)로부터 출력되는 논리 ＂하이＂의 신호를 플립플롭(F/F2.1)의 단자(S)로 출력한다. 이때 상기 플롭플립(F/F2.1)은 세트되어 논리 ＂하이＂의 신호를 출력단자(Q2.1)를 통해 앤드 게이트(A3.1)로 출력한다. 상기 앤드 게이트(A3.1)로 입력된 신호는 상기 링 카운터(206)의 출력이 증가되어 첫번째 출력단자(1)의 출력이 논리 ＂하이＂로 될 때 2진 부호화부(203)으로 전달된다. 상기 펄스 일시 저장부(202) 내에는 상기와 같이 동작되는 회로가 제3도에 도시된 바와 같이 메타의 개수에 대응하여 n개가 구성되어 있으며, n개의 앤드 게이트(A3.1-A3.n)의 출력은 순차적으로 출력된다.In the above state, when the output of the output terminal n of the above-described ring counter 206 becomes logic high, the AND gate A2.1 responds to the output of the ring counter 206 by the flip-flop ( The logic high signal output from the output terminal Q1.1 of F / F1.1 is output to the terminal S of the flip-flop F / F2.1. At this time, the flop flip F / F2.1 is set to output a logic high signal to the AND gate A3.1 through the output terminal Q2.1. The signal input to the AND gate A3.1 is transmitted to the binary encoder 203 when the output of the ring counter 206 is increased and the output of the first output terminal 1 becomes logic “high”. . In the pulse temporary storage unit 202, n circuits operated as described above are configured corresponding to the number of meta as shown in FIG. 3, and n end gates A3.1-A3.n. The outputs of are output sequentially.

한편 2진 부호화부(203)는 상기 펄스 일시 저장부(202)의 출력단자(1,2,…,n)의 출력(1,0,…,n)를 2진 데이타로 변환하여 출력한다. 예를 들면, 펄스 일시 저장부(202)의 첫번째 출력단자(1)의 출력인 ＂1＂인 경우 ＂0000＂의 2진 데이타를 출력하고, 펄스 일시 저장부(202)의 두번째 출력단자(2)의 출력이 ＂1＂인 경우 ＂0001＂의 2진 데이타를 출력한다. 즉, 상기 2진 부호화부(203)은 펄스 일시 저장부(202)의 출력단자(1,2,…,n)의 출력을 엔코딩하여 펄스가 출력된 펄스메타의 번호를 출력한다.On the other hand, the binary encoder 203 converts the outputs (1, 0, ..., n) of the output terminals (1, 2, ..., n) of the pulse temporary storage unit 202 into binary data and outputs them. For example, in the case of # 1 which is the output of the first output terminal 1 of the pulse temporary storage unit 202, binary data of "0000" is outputted, and the second output terminal (2) of the pulse temporary storage unit 202 is outputted. ) Output is ＂1＂, it outputs binary data of ＂0001＂. That is, the binary encoder 203 encodes the outputs of the output terminals 1, 2, ..., n of the pulse temporary storage unit 202 and outputs the number of pulse meta pulses.

이때 상기 2진 부호화(203)의 출력을 입력하는 이중톤 발생기(204)는 전술한 바와 같은 이중톤을 발생하며, 이는 전송부(208)를 통하여 계수부(302)로 전송된다. 성기 계수부(302)는 수신된 이중톤을 톤 디코딩하여 디지탈 신호로 변환하고, 이에 대응된 펄스메타의 내용을 계수한다.In this case, the duotone generator 204 for inputting the output of the binary encoding 203 generates the duotone as described above, which is transmitted to the counting unit 302 through the transmitting unit 208. The genital counter 302 tone-decodes the received duotone, converts the received duotone into a digital signal, and counts the contents of the corresponding pulse metadata.

상술한 바와 같이 본 발명은 펄스 발생부(101) 내의 펄스메타로부터 각각 출력되는 펄스신호를 각각 일시 저장하고, 순차적으로 출력되는 신호를 엔코딩하여 어느 펄스메타로부터 출력된 신호인지를 나타내는 데이타로 부호화하여 2선 선로를 통하여 계수부로 전송함으로써 선로의 감축을 꾀할 수 있으며, 집단 펄스메타에 채용할 시 설치 및 유지보수가 용이한 이점이 있다.As described above, the present invention temporarily stores each pulse signal output from the pulse meta in the pulse generator 101, encodes sequentially output signals, and encodes the data output from which pulse meta signal. By reducing the number of lines by transmitting them to the counter through the two-wire line, it is easy to install and maintain when adopted in the group pulse meter.

Claims (4)

사용량에 대응하여 펄스를 출력하는 펄스메타를 적어도 하나 이상 가지는 펄스 발생부(101)와, 상기 펄스메타로부터 출력되는 펄스신호를 계수하는 계수기(302)를 구비한 집단 펄스메타 시스템의 펄스메타 신호 다중화회로에 있어서, 상기 펄스 발생부(101) 내의 각 펄스메타로부터 각각 출력되는 펄스신호에 포함된 잡음을 제거하고 파형 정형하여 출력하는 펄스 정형부(201)와, 소정 주기의 클럭을 n스텝 링 카운트하여 순차출력 제어신호를 출력하는 출력제어신호 발생수단과, 상기 펄스 정형부(201)로부터 출력되는 각 펄스메타의 출력펄스를 내부의 저장영역에 저장하고, 상기 출력제어신호 발생수단으로부터 출력되는 순차출력 제어신호의 입력에 응답하여 상기 저장된 펄스신호를 순차 출력하는 펄스저장 출력수단과, 상기 펄스저장 출력수단의 출력을 부호화하여 2진 데이타로 변화 출력하는 찐 부호화부(203)과, 상기 2진 부호화(203)로부터 출력되는 2진 데이타에 해당하는 2개의 주파수를 합성하여 이중톤 신호를 발생시키는 이중톤 발생부(204)와, 상기 이중톤 발생부(204)으로부터 출력되는 이중톤을 2선 전송로를 통하여 상기 계수부(302)로 전송하는 전송부(208)와, 상기 계수부(302)로부터 전원을 받아 상기 각부에 전원을 공급하는 전원부(207)로 구성됨을 특징으로 하는 펄스메타 신호 다중화기 회로.Pulse meter signal multiplexing of a group pulse meter system including a pulse generator 101 having at least one pulse meter for outputting pulses corresponding to the amount of use, and a counter 302 for counting pulse signals output from the pulse meter In the circuit, a pulse shaping section 201 for removing a waveform included in a pulse signal output from each pulse meta in the pulse generating section 101, shaping and outputting a waveform, and a clock of a predetermined period are n-step ring counts. Output control signal generating means for outputting a sequential output control signal and an output pulse of each pulse meta output from the pulse shaping unit 201 in an internal storage area, and sequentially outputting from the output control signal generating means. A pulse storing output means for sequentially outputting the stored pulse signal in response to an input of an output control signal, and an output of the pulse storing output means A steaming encoder 203 for encoding and outputting binary data, and a duotone generator for generating a duotone signal by synthesizing two frequencies corresponding to binary data output from the binary encoding 203 ( 204, a transmitter 208 for transmitting the duotones output from the duotone generator 204 to the counter 302 through a two-wire transmission path, and receiving power from the counter 302. And a power supply unit (207) for supplying power to the respective units. 제1항에 있어서, 상기 2진 부호화부(203)가 변환시킨 2진수를 4비트의 값임을 특징으로 하는 펄스메타 신호 다중화기 회로.2. The pulse meta signal multiplexer circuit according to claim 1, wherein the binary coded by the binary encoder (203) is a 4-bit value. 제1항에 있어서, 상기 펄스저장 출력수단은, 적어도 하나 이상의 플립플롭과 하나 이상의 앤드 게이트들로 구성함을 특징으로 하는 펄스메타 신호 다중화기 회로.2. The pulse meta signal multiplexer circuit of claim 1, wherein the pulse storing output means comprises at least one flip-flop and at least one end gate. 제1항에 있어서, 상기 전송부(208)는, 트랜스포머(T)과 캐패시터(C1)로 구성함을 특징으로 하는 펄스메타 신호 다중화기 회로.2. The pulse meta signal multiplexer circuit according to claim 1, wherein the transmitting unit (208) comprises a transformer (T) and a capacitor (C1).
KR1019900009183A 1990-06-21 1990-06-21 Signal multiplier circuit in pulse meter KR930010468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009183A KR930010468B1 (en) 1990-06-21 1990-06-21 Signal multiplier circuit in pulse meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009183A KR930010468B1 (en) 1990-06-21 1990-06-21 Signal multiplier circuit in pulse meter

Publications (2)

Publication Number Publication Date
KR920001176A KR920001176A (en) 1992-01-30
KR930010468B1 true KR930010468B1 (en) 1993-10-25

Family

ID=19300363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009183A KR930010468B1 (en) 1990-06-21 1990-06-21 Signal multiplier circuit in pulse meter

Country Status (1)

Country Link
KR (1) KR930010468B1 (en)

Also Published As

Publication number Publication date
KR920001176A (en) 1992-01-30

Similar Documents

Publication Publication Date Title
US3906484A (en) Decoder input circuit for receiving asynchronous data bit streams
GB1369939A (en) Transponder for telemetering system
JPH0640637B2 (en) Multiplexing system
DK0524235T3 (en)
US4068104A (en) Interface for in band SCPC supervisory and signalling system
KR930010468B1 (en) Signal multiplier circuit in pulse meter
US4315110A (en) Multiple line telephone instrument
CA1038979A (en) Transponder for transmitting data from digital encoding transducers over a telephone line
GB1486010A (en) Multiplex transmission system
JPS5686569A (en) Telephone set of composite service
RU2189642C2 (en) Signal generating device
KR890004319B1 (en) Parallel/series convertor
SU416727A1 (en)
KR100363411B1 (en) Channel selection logic circuit on group trunk line
SU690646A1 (en) Device for transmitting and receiving discrete information
JPS6228901B2 (en)
KR900001614B1 (en) Telephone system for deaf and dumb persons
KR880002134B1 (en) Adpcm codec circuit using dsp
SU495784A1 (en) Keyboard for data entry
SU1487090A1 (en) Data receiver
RU1790012C (en) Device for input of information
SU1462390A1 (en) Arrangement for interfacing receiving and transmitting paths with two-wire communication line
JPS6046760B2 (en) counter synchronization circuit
JPS57210777A (en) Picture signal recording system for facsimile receiver
KR940017387A (en) Code Conversion Circuit for BER Measurement of Serial Communication System Using TAXI Chipset

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070910

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee