KR930010368B1 - 테스트신호회로가 내장된 동기신호처리장치 - Google Patents

테스트신호회로가 내장된 동기신호처리장치 Download PDF

Info

Publication number
KR930010368B1
KR930010368B1 KR1019900022486A KR900022486A KR930010368B1 KR 930010368 B1 KR930010368 B1 KR 930010368B1 KR 1019900022486 A KR1019900022486 A KR 1019900022486A KR 900022486 A KR900022486 A KR 900022486A KR 930010368 B1 KR930010368 B1 KR 930010368B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
circuit
vertical
synchronous
Prior art date
Application number
KR1019900022486A
Other languages
English (en)
Other versions
KR920014183A (ko
Inventor
이문기
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900022486A priority Critical patent/KR930010368B1/ko
Publication of KR920014183A publication Critical patent/KR920014183A/ko
Application granted granted Critical
Publication of KR930010368B1 publication Critical patent/KR930010368B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

내용 없음.

Description

테스트신호회로가 내장된 동기신호처리장치
제1도는 동기신호처리 장치의 블럭도.
제2도는 본 발명 테스트신호회로 장치의 블럭도.
제3도는 본 발명 테스트신호회로가 내장된 동기신호처리장치의 전체블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 1' : 중간주파신호처리계 2, 2' : 동기분리부
3, 3' : 자동주파수제어부 4, 4' : 수직오실레이터
5, 5' : 톱니파제너레이터 6, 6' : 수평오실레이터
7, 7' : 분주회로 8, 8' : 수평예비구동부
9, 9' : 램프제너레이터 10, 10' : 수직구동부
11, 11' : 동기신호변별회로 및 스위치부
12, 12' : 수평동기제어레이터 13, 13' : 수평패턴제너레이터
14, 14' : 수직동기제너레이터 15, 15' : 수직패턴제너레이터
H : 수평동기신호출력부 V : 수직동기신호출력부
T : 테스트신호회로부
본 발명은 동기신호처리장치에 관한 것으로, 특히 영상신호입력이 없을 때 화면에 발생하는 노이즈를 제거하기 위해 일정한 패턴신호를 자체적으로 발생시키는 테스트신호회로가 내장된 동기신호처리장치에 관한 것이다. 현재 대부분의 텔레비젼은 복합영상회로(Composite Video signal)가 입력단으로 입력되면 동기신호 분리단에서 동기신호를 분리하여 수평 수직동기신호를 발생한다. 그러나 복합영상신호가 입력되지 않으면 영상은 화면에 나타나지 않지만 자체적으로 발진하는 동기신호에 의해서 화면이 펴지게 되어 시각적으로 불편하다.
제1도는 종래의 동기신호처리회로의 블럭도를 나타낸 것으로, 복합영상신호가 입력되면 동기분리부(2)에서 동기신호를 수평 수직동기신호로 분리한다. 입력된 수평동기신호와 톱니파제너레이터(5)의 톱니파신호와의 주파수를 자동주파수제어부(3)에서 비교하여 주파수 차이 만큼 에러전압을 발생시키며 이 에러 전압에 의해 수평 오실레이터(6)의 주파수를 제어하게 된다. 이 주파수를 분주회로(7)에서 분주하고 수평예비구동부(8)를 거쳐 수평동기신호를 발생시키게 된다.
수직동기신호는 수직 오실레이터(4)에서 발진되어 램프제너레이터(9)에서 램프신호를 발생시키며 이 램프신호에 의해서 수직구동부(10)를 구동시켜서 수직동기신호를 발생하게 된다.
복합영상신호가 입력될 때는 입력동기신호주파수에 동기시키지만 복합영상신호가 입력되지 않을때는 회로자체에서 발진하는 자체동기신호가 출력되어 디스플레이장치 화면을 펴주기 때문에 노이즈가 발생하여 시각적으로 불편을 느끼게 된다.
따라서 본 발명은 화면조정시간대에 나오는 영상패턴처럼 영상신호의 입력이 없을 때에는 자체적으로 일정한 패턴신호를 발생시키는 회로로 부가하여 특정한 영상신호를 만들어 디스플레이 시킴으로서 이 특정패턴을 기준으로 화면의 상태점검 및 조정에도 편리하게 사용할 수 있으며 노이즈를 제거하여 시각적인 불편을 없애는 테스트신호회로가 내장된 동기신호처리장치를 제공하는데 그 목적이 있다.
본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 발명의 테스트신호(일정 패턴신호)를 발생시키는 회로로, 복합영상신호의 입력이 없을 때에는 동기신호변별회로 및 스위치부(11)에서 동기신호가 없음을 판단한 후 스위치의 작동에 의해 본 발명의 회로를 동작시키게 되는데 수평 오실레이터(6)의 신호를 이용하여 수평ㆍ수직패턴제너레이터(13, 15)에서 패턴을 발생시키고 수평ㆍ수직동기신호제너레이터(12, 14)에서 동기신호를 발생시켜 동기시키게 되며, 복합영상신호가 입력되면 동기신호 변별회로 및 스위치부(11)에서 입력동기신호를 판별하여 테스트신호발생회로의 동작을 멈추게 하여 입력된 복합영상신호를 종래의 방법에 의해 처리하여 화면에 디스플레이 시킨다.
제3도는 테스트신호회로가 내장된 동기신호처리장치의 전체 블럭도인데, 도시한 바 처럼 복합영상신호가 입력되면 동기분리부(2')에서 수평동기신호와 수직동기신호로 분리하게 되는데 이때 복합영상신호가 입력되면 동기신호변별회로 및 스위치부(11')에서 회로의 동작을 정지시켜 제1도의 회로에 해당하는 부분(H, V)만 동작시키게 하여 종래 처럼 동기신호를 처리하고, 복합영상신호가 입력되지 않을 때에만 제2도의 회로에 해당하는 부분(T)이 동작되어 테스트신호를 발생하게 된다.
상술한 바와 같이 본 발명의 테스트신호회로가 내장된 동기신호처리회로는 영상신호입력이 없을 때 화면에 발생하는 노이즈를 없애기 위해 자체적으로 일정한 패턴을 발생하여 화면상태를 안정시키고 화면조정도 쉽게 할 수 있으며, 텔레비젼 신호처리계 회로가 1칩 또는 2칩화가 이루어져 있으며 정수배의 수평동기 주파수를 발진시켜서 분주회로로 분주하여 동기신호를 얻을 수 있으므로 패턴발생을 위해서 외부에 발진을 위한 특별한 부품을 추가하지 않고도 구현할 수 있는 효과가 있다.

Claims (2)

  1. 복합영상신호가 입력되면 수평 수직동기신호로 분리하는 동기분리부(2'), 상기 동기분리부에서 입력된 수평동기신호와 톱니파 제너레이터(5')의 톱니파신호와의 주파수를 비교하는 자동주파수 제어부(3'), 주파수 차이만큼 에러전압을 발생시켜 주파수를 제어하는 수평오실레이터(6'), 이 주파수를 분주하는 분주회로(7'), 그리고 수평예비구동부(8')를 거쳐 수평동기신호를 출력하는 수평동기신호출력부(H)와, 상기 동기분리부(2')에서 입력된 수직동기신호를 발진시키는 수직오실레이터(4'), 램프신호를 발생시키는 램프제너레이터(9'), 발생된 램프신호에 의해 수직구동부(10')를 구동시켜서 수직동기신호를 출력하는 수직동기신호출력부(V)로 구성된 동기신호처리장치에 있어서, 입력되는 복합영상신호가 없으면 특정한 패턴을 형성시키는 테스트신호회로부(T)가 첨가된 것을 특징으로 하는 테스트신호회로가 내장된 동기신호처리장치.
  2. 제1항에 있어서, 테스트신호회로부(T)는 입력되는 영상신호가 없을 때에만 동기신호변별회로 및 스위치부(11')가 작동되어, 수평오실레이터(6')의 신호를 이용하여 수평ㆍ수직패턴제너레이터(13', 15')에서 패턴을 발생시킨 후, 수평ㆍ수직동기제너레이터(12', 14')에서 동기신호를 발생시켜 동기시킴으로써 특정패턴을 생성하는 것을 특징으로 하는 테스트신호회로가 내장된 동기신호처리장치.
KR1019900022486A 1990-12-29 1990-12-29 테스트신호회로가 내장된 동기신호처리장치 KR930010368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022486A KR930010368B1 (ko) 1990-12-29 1990-12-29 테스트신호회로가 내장된 동기신호처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022486A KR930010368B1 (ko) 1990-12-29 1990-12-29 테스트신호회로가 내장된 동기신호처리장치

Publications (2)

Publication Number Publication Date
KR920014183A KR920014183A (ko) 1992-07-30
KR930010368B1 true KR930010368B1 (ko) 1993-10-16

Family

ID=19308985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022486A KR930010368B1 (ko) 1990-12-29 1990-12-29 테스트신호회로가 내장된 동기신호처리장치

Country Status (1)

Country Link
KR (1) KR930010368B1 (ko)

Also Published As

Publication number Publication date
KR920014183A (ko) 1992-07-30

Similar Documents

Publication Publication Date Title
KR100202079B1 (ko) 멀티플렉서 동기신호 검출 및 분리방법
KR930010368B1 (ko) 테스트신호회로가 내장된 동기신호처리장치
KR20070078802A (ko) 수평 수직 동기 신호 생성 회로
US5315387A (en) Horizontal synchronization circuit
KR870006771A (ko) 시간 배율 신호 응답용 동기회로
KR950001187Y1 (ko) 텔레텍스트 문자발생기의 깜박임 제거장치
KR100673922B1 (ko) 디지털 텔레비전 수신기용 수평 동기 시스템
KR0144885B1 (ko) 액정 프로젝터의 동기 신호 처리 회로
KR950006355B1 (ko) 영상처리 시스템에서의 동기신호 처리장치
KR0114257Y1 (ko) 온 스크린 디스플레이 신호처리회로
KR0124601B1 (ko) 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치
KR930015670A (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
KR0120590B1 (ko) 영상신호 수신장치
KR0147315B1 (ko) 비디오 카메라의 동기록킹 회로
KR200148510Y1 (ko) 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치
KR100897963B1 (ko) 동기분리기의 클럭제공장치 및 방법
JPH08116548A (ja) 外部同期式カメラの同期回路装置
KR920008528Y1 (ko) Tv"오프"시 화상 잔광 제거회로
JPH02205180A (ja) 画面表示回路
KR100244870B1 (ko) Lcd판넬의구동제어회로
KR0181039B1 (ko) 브이씨알의 슈퍼 임포즈 제어 장치
KR0128090Y1 (ko) 온스크린 디스플레이 구동회로
KR19990056305A (ko) 방송방식에 따른 화면 디스플레이 자동 변환장치
KR100287783B1 (ko) 씨씨티브이카메라
JPH1049093A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee