KR930007838Y1 - 전류 셀 회로 - Google Patents
전류 셀 회로 Download PDFInfo
- Publication number
- KR930007838Y1 KR930007838Y1 KR2019910007935U KR910007935U KR930007838Y1 KR 930007838 Y1 KR930007838 Y1 KR 930007838Y1 KR 2019910007935 U KR2019910007935 U KR 2019910007935U KR 910007935 U KR910007935 U KR 910007935U KR 930007838 Y1 KR930007838 Y1 KR 930007838Y1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- voltage
- unit
- transistor
- input
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 전류 셀 회로도.
제 2 도는 본 고안의 전류 셀 회로도.
제 3 도는 제 2 도에서 입력신호에 따른 출력전류 진리표.
* 도면의 주요부분에 대한 부호의 설명
11 : 전압/전류변환부 12 : 기준전압부
13 : 입력로직부 14 : 전류원부
Q11-Q14 :트랜지스터 D11-D13: 다이오드
R11-R14: 저항
본 고안은 전류원(CURRENT SOURCE)에 관한 것으로, 특히 다수의 입력신호를 이용하여 전류원의 출력을 저잡음, 고속으로 온, 오프시키는데 적당하도록한 전류 셀 회로에 관한 것이다.
제 1 도는 종래의 전류 셀 회로도로서 이에 도시한 바와같이, 전류원(3)의 스위칭을 제어하는 스위칭 제어부(1)와, 상기 전류원(3)의 전류량을 조절하는 바이어스부(2)와, 상기 스위칭 제어부(1) 및 바이어스부(2)의 제어를 받아 그에따른 전류를 발생하는 전류원(3)으로 구성된 것으로 이의 작용을 설명하면 다음과 같다.
입력전압(Vin)이 저전위로 되면, 이에의해 트랜지스터(Q1)가 오프되므로 이때, 바이어스 저항(R1, R2)에 의해 설정된 소정의 전압에 의해 트랜지스터(Q2)가 온되어 이를 통해 일정 레벨의 출력전류(Iout)가 흐르게 된다.
한편, 상기 입력전압(Vin)이 고전위로 공급되면, 이에의해 상기 트랜지스터 (Q1)가 온되므로 상기 트랜지스터(Q2)의 베이스에 접지전위가 공급되어 트랜지스터 (Q2)가 오프되고, 이로인하여 그 트랜지스터(Q2)가 오프되므로 출력전류(Iout)가 공급되지 않는다.
그러나 이와같은 종래의 회로에 있어서는 전류원의 공급/차단을 제어하기위하여 트랜지스터를 이용하기 때문에 스위칭 속도가 느리게 되고, 출력단의 트랜지스터의 온/오프에 의해 출력전류가 공급되므로 이때, 스위칭 잡음이 발생하는 결함이 있고, 더욱이 단 하나의 입력 제어신호에 의해 전류 셀이 제어되므로 출력전류를 미세하게 조절할 수 없게되는 문제점이 있었다.
본 고안은 이와같은 종래의 결함을 해결하기위하여 칭 잡음을 발생시키지않고, 고속으로 동작하는 전류 셀 회로를 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.
저항(R11) 및 전류출력단자(Iout)로 구성되어 전압을 전류로 변환하는 /전압변환부(11)와, 트랜지스터(Q11) 및 직류 바이어스 전압원(VR1)로 구성되어 직류 바이어스 전압을 레벨시프트시켜 하나의 전압으로 공급하는 기준전압부(12)와, 트랜지스터(Q12, Q13), 다이오드(D11-D13) 저항(R12, R13)으로 구성되어 상기 기준전압부(12)와 상대되는 전압을 공급하면서 이의 로직을 변화시키는 입력로직부(13)와, 트랜지스터(Q14), 직류바이어스 전압원(VR2), 저항(R14)으로 구성되어 상기 기준전압부 (12), 입력로직부(13)로부터 전류를 공급받아 항상 일정전류를 생성하는 전류원부 (14)로 구성된것으로 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
전류원부(14)는 직류바이어스 전압원(VR2), 트랜지스터(Q14) 및 저항(R14)에 의해 입력신호(Vin1-Vin3)에 관계없이 항상 일정 전류를 생성하게 되고, 이렇게 되는 전류(Is)는 상기 기준전압부(12)에서 흐르는 전류(I1)와 입력로직부(13)에서 흐르는 전류의 합과 같아지게 된다.
그리고, 상기 기준전압부(12)의 트랜지스터(Q11)와 입력로직부(13)의 트랜지스터(Q12, Q13)는 서로 차동증폭기로 동작한다.
상기 기준전압(12) 트랜지스터(Q11)의 직류바이어스전압(VR1)이 상기 증폭기의 일측 바이어스전압으로 공급되고, 입력로직부(13)의 입력신호(Vin1-Vin3)가 상기 차동증폭기의 타측 바이어스전압으로 공급되어 상기 기준전압부(12)의 직류바이어스전압(VR1)이 상기 증폭기의 일측 바이어스전압으로 공급되고, 입력로직부(13)의 입력신호(Vin1-Vin3)가 상기 차동증폭기의 타측 바이어스전압으로 공급되어 상기 기준전압부(12)의 직류바이어스전압(VR1)과 비교되고, 그에 따라 스위칭 동작이 이루어진다.
이 칭동작에 의해 상기 입력로직부(13)의 로직이 고전위일때는 I2=Is가 되고, 입력로직부(13)의 로직이 저전위일때는 I1=Is가 된다.
한편, 기준전압부(12)의 직류바이어스전압(VR1)은 입력로직부(13)의 고전위와 저전위 사이의 적당한 임계전압이 되도록 설정한다.
그리고, 상기 입력신호(Vin2), (Vin3)중에서 하나만 저전위로 되어도 트랜지스터(Q12)가 오프되고, 입력신호(Vin2), (Vin3)가 동시에 고전위일때 트랜지스터(Q12)의 베이스 전압이 상기 기준전압부(12)의 직류바이어스전압(VR1) 보다 높아져 그 트랜지스터(Q12)가 온되며, 이에 의해 전류I2=Is가 되고, 이때, 트랜지스터(Q11)는 오프된다.
그러나 상기 입력신호(Vin1-Vin3)가 모두 저전위이면 트랜지스터(Q12), (Q13)가 오프되고, 트랜지스터(Q11)가 온되어 전류(I2)가 흐르지 않으므로 전류 I2=Is이 된다. 또한, 상기 입력로직부(13)의 입력(Vin1-Vin3)저전위이고, 입력(Vin1)이 고전위일 경우 상기 트랜지스터(Q11, Q12)가 오프되고, 트랜지스터(Q13)가 온되어 이때, 전류 Is가 되며, 상기에서 설명한 전류의 논리식은 하기와 같다.
Is=I1+I2
Iout=I1
각각의 입력신호가 고전위일때 VIH〉VR1-VBE, 저전위일때L1-VBE로, 상기에서와 같이 입력신호(Vin1), (Vin2), (Vin3)에 의해 상기 입력로직부(13)의 출력전류(I2)가 기준전압부(12)의 출력전류(I1)와 비교된다.
따라서, 상기의 비교에 의하여 전류의 흐르는 경로 I1, I2가 결정되며, 제 3 도는 상기의 저류경로 I1를 통해 전류원(Is)에 흐르게 되는 진리표를 보인 것이다.
이상에서 상세히 설명한 바와같이 고안은 전류원부가 스위칭되지않고 항상 일정전류를 공급하는 상태에서 전류의 공급경로만을 결정하면되므로 전류원이 스위칭될때 발생되는 스위칭노이즈를 초래하지 않을뿐더러 상승에지, 하강에지를 제거할 수 있고, 더욱이 고속으로 동작시킬 수 있는 이점이 있다.
Claims (2)
- 전압을 전류로 변환하는 전류/전압변환부(11)와, 직류 바이어스 전압을 레벨시프트 시켜 하나의 비교전압으로 공급하는 기준전압부(12)와, 상기 기준전압부 (12)와 상대되는 전압을 공급하면서 이의 로직을 변화시키는 입력로직부(13)와, 상기 기준전압부(12), 입력로직부(13)로부터 전류를 공급받아 항상 일정전류를 생성하는 전류원부(14)로 구성된것을 특징으로 하는 전류 셀 회로.
- 제 1 항에 있어서, 트랜지스터(Q12, Q13)를 차동결합한후, 입력신호(Vin1)단자를 다이오드(D11)를 역방향으로 통해 상기 트랜지스터(Q13)의 베이스에 접속하고, 각각의 입력신호(Vin2), (Vin3)를 다이오드(D12), (D13)를 각기 통해 상기 트랜지스터(Q12)의 베이스에 접속하여 상기 입력로직부(13)를 구성한것을 특징으로 하는 전류 셀 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910007935U KR930007838Y1 (ko) | 1991-05-31 | 1991-05-31 | 전류 셀 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910007935U KR930007838Y1 (ko) | 1991-05-31 | 1991-05-31 | 전류 셀 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920022300U KR920022300U (ko) | 1992-12-19 |
KR930007838Y1 true KR930007838Y1 (ko) | 1993-11-18 |
Family
ID=19314512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910007935U KR930007838Y1 (ko) | 1991-05-31 | 1991-05-31 | 전류 셀 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930007838Y1 (ko) |
-
1991
- 1991-05-31 KR KR2019910007935U patent/KR930007838Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920022300U (ko) | 1992-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6292031B1 (en) | Level shift circuit with common mode level control | |
US4384219A (en) | Voltage comparator hysteresis control circuit | |
US4947061A (en) | CMOS to ECL output buffer circuit | |
JPH0531850B2 (ko) | ||
JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
WO1996010865A1 (en) | Method and apparatus for providing a low voltage level shift | |
US5656952A (en) | All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance | |
US4728821A (en) | Source follower current mode logic cells | |
KR19990087228A (ko) | 내부전압 기준출력 구동기 | |
US5148059A (en) | CMOS and ECL logic circuit requiring no interface circuitry | |
JPH02892B2 (ko) | ||
US5642062A (en) | Comparator circuit operating on variable current | |
US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
US6323683B1 (en) | Low distortion logic level translator | |
US5065111A (en) | Differential amplifying circuit operable at high speed | |
JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
US6255857B1 (en) | Signal level shifting circuits | |
KR930007838Y1 (ko) | 전류 셀 회로 | |
US4803442A (en) | Low power buffer amplifier | |
KR0155995B1 (ko) | 전압 트랜슬레이터 및 그 회로 | |
US5287016A (en) | High-speed bipolar-field effect transistor (BI-FET) circuit | |
IE910093A1 (en) | Signal level converter | |
US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
US6559706B2 (en) | Mixer circuitry | |
US5177380A (en) | ECL latch with single-ended and differential inputs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20021018 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |