KR930007012B1

KR930007012B1 - 가변 비트필드 크리어/세트 처리회로

Info

Publication number: KR930007012B1
Application number: KR1019900021839A
Authority: KR
Inventors: 박성배; 김상범; 함경수
Original assignee: 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-12-26
Filing date: 1990-12-26
Publication date: 1993-07-26
Also published as: KR920013098A

Abstract

내용 없음.

Description

가변 비트필드 크리어/세트 처리회로

제1도는 본 발명의 회로도.

제2도는 본 발명의 멀티플렉서의 회로도.

제3도는 본 발명의 배럴쉬프터의 논리표.

* 도면의 주요부분에 대한 부호의 설명

1 : 디코더 2 : 배럴쉬프터

3 : 멀티플렉서 4 : 4입력 1출력 IC

본 발명은 32비트 마이크로 프로세서에서 가변비트필트(bit field) 크리어/세트(clear/set)처리회로에 관한 것으로, 특히 32비트의 입력데이타를 지정된 임의의 비트폭을 지정된 오프세트만큼 이동시켜 해당되는 비트의 데이타가 1 또는 0의 값을 갖도록 한 가변비트 필트 크리어/세트처리회로에 관한 것이다.

일반적으로 컴퓨터의 그래픽 처리가 주로 각각의 화소당 데이타의 논리 및 산술 가감 승제에 의해 이루어 진다는 것은 이미 잘 알려진 사실이다.

그리고 각 화소의 데이타는 메모리의 효율적인 사용을 위한 비트 블럭의 데이타로 이루어져 있다.

마이크로 프로세서에서 이와 같은 비트블럭의 데이타를 직접 하드웨어로 처리해줄 경우 그래픽 처리프로그램의 실행성능이 향상될 수 있을 것이다.

이에 따라 본 발명은 특허청에 가변지정 되는 비트필드를 클리어 또는 세트하도록 한 가변비트 필드 크리어/세트처리회로를 제공하는 것을 그 목적으로 한다.

이를 위하여 본 발명은 비트폭을 지정하는 비트폭 지정신호를 디코더를 경유하도록 하여 비트크기 만큼 1의 값을 발생시키도록 하고, 상기 디코더의 출력이 반전되어 입력되는 배럴쉬프터에서는 지정되는 5비트의 오프세트 신호만큼 비트 자리이동시켜 멀티플렉서로 입력되도록 하고, 상기 멀티플렉서는 원래의 데이타에 대해 원래 데이타로 출력하거나 오프세트 신호에 의한 비트위치의 비트폭 만큼의 데이타를 1로 바꾸는 세트, 또는 0으로 바꾸는 오프세트를 처리한 데이타를 출력하도록 한 것이다.

본 발명을 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.

제1도는 전체 구성을 나타낸 것으로, 5비트의 비트폭 지정신호는 디코더(1)를 경유하면서 해당되는 비트크기 만큼 1의 값을 갖도록 한 후 인버터(I1)에 의해 반전되도록 하여 베럴쉬프터(2)의 입력단(R)으로 입력되도록 하고, 5비트의 오프세트 신호가 입력단(S16,S8,S4,S2,S1)으로 인가되는 배럴쉬프터(2)의 출력단(ZN)에서는 선택신호(SEL)로서 멀티플렉서(3)의 선택단자(SEL)로 인가하도록 하고, 원래 데이타가 입력단(RB)으로 입력데이타(RB)로 입력되면서 세트지정신호(SET)와 크리어 지정신호(CLEAR)가 세트단자(SET) 및 리세트단자(RESET)에 세트신호(SET) 및 크리어신호(CLEAR)로 인가되는 멀티플렉서(3)의 출력단(Z)에서는 데이타 출력이 출력되록 한 것이다.

제2도는 멀티플렉서의 구성을 나타낸 것으로, 선택신호(SEL)는 4입력 1출력 IC(4)의 선택단자(B)로 인가하고 세트신호(SET)는 인버터(I2)를 거쳐서 크리어 신호(CLEAR)와 함께 NOR게이트(NR)를 경유하여 4입력 1출력 IC(4)의 선택단자(A)로 인가하여 0의 신호인 그라운드(GND)에 입력단(D0)이 연결되면서 1의 신호인 전원(PWR)에 입력단(D1)이 연결되는 동시에 입력데이타(RB)가 입력단(D2),(D3)으로 입력되는 4입력 1출력 IC(4)의 출력단(Z)으로 부터 출력되는 데이타 출력을 선택하도록 한 것이다.

이와 같이 구성한 본 발명의 가변비트 필드 처리회로는 5비트로 지정되는 비트폭 지정신호는 00000이면 32비트, 00001이면 1비트 11111이면 31비트를 선택하는 것으로, 8비트 폭을 지정하는 01000의 비트폭 지정신호는 디코더(1)를 거치면서 0000, 0000, 0000, 0000, 0000, 0000, 1111, 1111로 출력되고, 다시 인버터(I1)를 거치면서 반전되어, 1111, 1111, 1111, 1111, 1111, 11111, 0000, 0000로 변하여 베럴쉬프터(2)의 입력단(R)으로 인가된다.

그리고 8비트 부터 15비트까지 크리어 시킬 경우에는 오프세트 신호를 01000의 상태로 입력단(S16,S8,S4,S2,S1)으로 인가되도록 하면 제3도의 논리표에 도시한 것과 같이 1111, 1111, 1111, 0000, 0000, 1111, 1111의 상태로 멀티플렉서(3)의 4입력 1출력 IC(3)의 선택단자(B)로 선택신호(SEL)로 인가되고, 비트필트 크리어처리 상태이므로 세트신호(SET)는 0, 크리어 신호(CLEAR)는 1로 입력되면서 인버터(I2)를 거친 11이 NOR게이트(NR)를 경유하면서 0으로 4입력 1출력 IC(4)의 선택단자(A)로 인가된다. 그러므로 원래 데이타의 입력데이타(RB)는 오프세트된 비트폭 만큼 즉, 15비트 부터 8비트가 4입력 1출력 IC(4)를 통과하는 동안 두 선택단자(A),(B)로 00이 입력되어 0의 신호인 그라운드(GND)를 선택함으로써 데이타 출력이 15비트 부터 8비트는 원래 데이타에 관계없이 모두 0으로 출려된다.

반대로 비트필드 세트처리 상태이면 선택단자(A),(B)로 10이 입력되면서 1의 신호인 전원(PWR)을 선택함으로써 데이타 출력의 15비트 부터 8비트는 모두 1로 출력된다.

따라서 본 발명의 가변비트 필드 크리어/세트처리회로에 의하여서는 5비트의 비트폭 지정신호를 비트 크기만큼 1의 값을 갖는 32비트 신호로 바꾸는 디코더(1)와, 상기 디코더(1)의 출력이 반전되어 입력단(R)으로 입력되는 오프세트신호에 의해 지정된 만큼 자리이동시키는 배럴쉬트(2)와, 상기 베럴쉬프터(2)의 출려과 함께 세트지정신호 또는 리세트 지정신호에 의해 원래 데이타를 오프세트된 비트폭 만큼 1 또는 0으로 변환시킨 데이타 출력을 출력하는 멀티플렉서(3)들로 구성함으로써 버스의 이용을 향상시키면서 그래픽처리 프로그램의 실행성능이 향상되도록 한 것이다.

Claims

5비트의 비트폭 지정신호를 비트크기 만큼 1의 값을 갖는 32비트 신호로 출력하는 디코더(1)와 상기 디코더(1)의 출력이 인버터(I1)에 의해 반전되어 입력단(R)으로 입력되면서 입력단(S16,S8,S6,S4,S2,S1)으로 입력되는 오프세트 신호만큼 자리이동 시키는 배럴쉬프터(2)와, 상기 베럴쉬프터(2)의 출력이 선택단자(B)로 인가되면서 세트 지정신호(SET) 및 크리어지정신호(CLEAR)가 선택단자(A)로 인가되어 그라운드, 전원 및 원래의 입력 데이타(RB)중 하나를 선택하면서 오프세트된 비트폭만큼 세트 또는 크리어 시킨 데이타 출력을 출력하는 4입력 1출력 IC(4)가 구비된 멀티플렉서(3)들로 구성됨을 특징으로 하는 가변비트 필드 크리어/세트처리회로.
제1항에 있어서, 세트신호(SET)는 인버터(I2)를 거친후 크리어신호(CLEAR)와 함께 NOR게이트(NR)를 경유하여 상기 4입력 1출력 IC(4)의 선택단자(A)로 인가되도록 하여 세트신호(SET)만 1인 경우에 1로 인가되도록 한 가변비트 필드 크리어/ 세트처리회로.