KR100200504B1 - 포화 및 제로 검출장치 - Google Patents
포화 및 제로 검출장치 Download PDFInfo
- Publication number
- KR100200504B1 KR100200504B1 KR1019960069175A KR19960069175A KR100200504B1 KR 100200504 B1 KR100200504 B1 KR 100200504B1 KR 1019960069175 A KR1019960069175 A KR 1019960069175A KR 19960069175 A KR19960069175 A KR 19960069175A KR 100200504 B1 KR100200504 B1 KR 100200504B1
- Authority
- KR
- South Korea
- Prior art keywords
- saturation
- zero
- selection signal
- logical
- outputting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/525—Multiplying only in serial-serial fashion, i.e. both operands being entered serially
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
포화 및 제로 검출장치가 개시된다. 입력되는 데이타의 비트들중 제1논리레벨인 최상위 비트 및 제 1 논리레벨과 상보적인 제 2 논리레벨인 나머지 비트들이 입력될 때, 제 1 레벨의 비트를 출력하는 데이타 입력부를 갖는 시스템에서, 데이타의 포화 및 제로를 검출하는 이 장치는, 데이타 입력부의 출력 비트와 최상위 비트를 논리곱하여 출력하는 제 1 논리곱과, 데이타 입력부의 출력 비트와 반전된 최상위 비트를 논리곱하여 출력하는 제 2 논리곱과, 입력한 제 1 및 제 2 논리곱의 각 출력을 제 1 선택신호에 응답하여 선택적으로 출력하는 제 1 선택수단과, 입력한 최상위 비트와 제1선택신호를 배타적 논리합하여 제 2 선택신호로서 출력하는 배타적 논리합 및 제 1 선택수단의 출력 및 제 2 논리레벨을 제 2 선택신호에 응답하여 선택적으로 포화 또는 제로를 나타내는 신호로서 출력하는 제 2 선택수단을 구비하고, 제 1 선택신호는, 포화모드에서 제 1 논리레벨이고, 제로모드에서 제 2 논리레벨인 것을 특징으로 하고, 종래의 포화 또는 제로 장치와는 달리 전파 지연 시간의 문제를 해소하고, 단일 셀로 포화 및 제로 상태를 검출할 수 있어 회로 설계시 유용하게 사용할 수 있는 효과가 있다.
Description
본 발명은 데이타의 오버 플로우(overflow)를 검출하는 장치에 관한 것으로서, 특히, 포화 및 제로(zero)를 동시에 검출할 수 있는 포화 및 제로 검출 장치에 관한 것이다.
예를 들어, 16비트 프로세서에서 표현할 수 있는 수의 영역은 양의 정수 0∼65535까지 혹은 정수 -32768∼32767 이다. 이를 16진수로 표현하면, -8000∼7FFF(Hex)이다. 그러므로, 부호를 표시할 수 있는 16비트 논리 시스템에서는 -8000(Hex)보다 작거나 7FFF(Hex)보다 큰 수를 표현할 수 없게 된다.
여기서, 8000(H)이나 7FFF(H)를 포화모드라고 하며, -8000(Hex)보다 작거나 7FFF(Hex)보다 큰 수를 갖는 결과가 되도록 연산을 시도하면 즉, -9000(H)로부터 양수를 감하거나 7FFF(H)에 양수를 가하면, 오버 플로우(overflow)가 발생하게 된다.
대부분의 프로세서에서는 오버 플로우를 검출하고, 그 결과에 따라 상태 레지스터에서 오버 플로우/오버 플로우 플래그를 발생하여 오버 플로우가 시스템에 미치는 영향의 고려 여부를 결정하고 있다.
이하, 종래의 포화 검출 장치 및 제로 검출 장치들의 구성 및 동작들을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1 은 종래의 포화 검출 장치의 회로도로서, 반전 논리합들(10, 16 및 18), 반전 논리곱들(12 및 14) 및 논리곱(20)로 구성된다.
도 1 에 도시된 D0는 데이타의 최하위 비트를, D15는 최상위 비트를 각각 나타낸다. 도 1 에 도시된 종래의 포화 검출장치는 데이타 D0∼D15의 포화를 검출하기 위해서, 반전 논리곱-반전 논리합(NAND-NOR)이 직렬로 연결된 형태를 사용하고 있으며, 데이타의 포화 여부에 따라 출력단자 OUT를 통해 포화 상태 신호를 출력한다.
도 2 는 종래의 제로 검출 장치의 회로도로서, 반전 논리합들(40, 46 및 48), 반전 논리곱들(42 및 44) 및 논리곱(50)으로 구성된다.
도 2 에 도시된 D0는 데이타의 최하위 비트를, D15는 최상위 비트를 각각 나타낸다. 도 2 에 도시된 종래의 제로 검출 장치는 데이타 D0∼D15의 제로를 검출하기 위해서, 역시 반전 논리곱-반전 논리합(NAND-NOR)들이 직렬로 연결된 형태를 사용하고 있으며, 데이타의 제로 여부에 따라 출력단자 OUT를 통해 제로 상태 신호를 출력한다.
그러나, 전술한 두개의 포화 검출 장치 및 제로 검출 장치들은 전파 지연 시간이 증가되는 문제점이 있다. 즉, 포화 및 제로를 검출하는데 적지 않은 시간들이 소요되는 문제점이 있다.
게다가, 제로나 '1'을 검출하는 셀은 데이타 경로 셀로 이미 상용화되어 있으나, 포화를 검출하는 셀은 구현되어 있지 못하다. 아울러, 포화 검출 장치와 제로 검출 장치가 별도로 되어 있어 동시에 포화 및 제로를 검출해야 하는 시스템에서는 설계의 복잡도가 증가하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 빠른 시간내에 데이타 비트들의 포화 및 제로를 동시에 검출할 수 있는 포화 및 제로 검출 장치를 제공하는데 있다.
상기 과제를 이루기 위해, 입력되는 데이타의 비트들중 제 1 논리레벨인 최상위 비트 및 상기 제 1 논리레벨과 상보적인 제 2 논리레벨인 나머지 비트들이 입력될 때, 상기 제 1 레벨의 비트를 출력하는 데이타 입력부를 갖는 시스템에서, 상기 데이타의 포화 및 제로를 검출하는 본 발명에 의한 포화 및 제로 검출장치는, 상기 데이타 입력부의 출력 비트와 상기 최상위 비트를 논리곱하여 출력하는 제1논리곱과, 상기 데이타 입력부의 출력 비트와 반전된 상기 최상위 비트를 논리곱하여 출력하는 제 2 논리곱과, 입력한 상기 제 1 및 상기 제 2 논리곱의 각 출력을 제 1 선택신호에 응답하여 선택적으로 출력하는 제 1 선택수단과, 입력한 상기 최상위 비트와 상기 제 1 선택신호를 배타적 논리합하여 제 2 선택신호로서 출력하는 배타적 논리합 및 상기 제 1 선택수단의 출력 및 상기 제 2 논리레벨을 상기 제 2 선택신호에 응답하여 선택적으로 포화 또는 제로를 나타내는 신호로서 출력하는 제 2 선택수단으로 구성되고, 상기 제 1 선택신호는, 포화모드에서 상기 제1논리레벨이고, 제로모드에서 상기 제2논리레벨인 것이 바람직하다.
도 1 은 종래의 포화 검출 장치의 회로도이다.
도 2 는 종래의 제로 검출 장치의 회로도이다.
도 3 은 본 발명에 의한 포화 및 제로 검출 장치의 바람직한 일실시예의 회로도이다.
이하, 본 발명에 의한 포화 및 제로 검출 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3 은 본 발명에 의한 포화 및 제로 검출 장치의 바람직한 일실시예의 회로도로서, 제 1 및 제 2 논리곱들(60 및 64), 인버터(62), 제 1 및 제 2 멀티플렉서들(66 및 70) 및 배타적 논리합(68)으로 구성된다.
도 4 는 데이타 입력부의 회로도로서, 15개의 인버터들, 6개의 논리곱들(80, 82, 84, 86, 88 및 90)로 구성된다.
도 3 에 도시된 본 발명에 의한 장치의 제 1 논리곱(60)은 입력단자 IN을 통해 도 4 에 도시된 데이타 입력부의 출력단자 OUT2를 통해 출력되는 신호 및 포화 또는 제로를 검출할 데이타의 최상위 비트(D15)를 입력하여 논리곱하고, 제 2 논리곱(64)은 반전된 최상위 비트(D15) 및 데이타 입력부의 출력을 논리곱하며, 논리곱한 결과를 제 1 멀티플렉서(66)로 출력한다.
도 4 에 도시된 D0∼D15는 16비트를 비트 크기로서 나타내고 있다. D15는 최상위 비트이고, D0은 최하위 비트이다. 만일, D15만이 고레벨이고, 나머지 비트들이 저레벨이면, 출력단자 OUT2를 통해 고레벨의 신호가 출력된다. 여기서, '1'은 고논리레벨로서 일반적으로 전원이 연결된다.
도 3 에 도시된 제 1 멀티플렉서(66)는 제 1 및 제 2 논리곱들(60 및 64)의 출력들을 입력하고, 입력한 신호들중 하나를 모드 선택신호(MS)에 응답하여 선택적으로 출력한다. 여기서, 모드 선택 신호는 포화모드에서 고레벨이고, 제로 모드에서 저레벨로 발생된다.
배타적 논리합(68)은 모드 선택 신호와 최상위 비트(D15)를 입력하여 배타적 논리합하고, 그 결과를 제2멀티플렉서(70)의 선택신호로서 출력한다. 제 2 멀티플렉서(70)는 제 1 멀티플렉서(66)의 출력 및 저레벨(접지되어 있는 레벨로서 '0')의 신호를 입력하고, 입력한 신호들중 하나를 배타적 논리합(68)으로부터 출력되는 선택신호에 응답하여 선택적으로 출력단자 OUT1을 통해 포화 또는 제로의 상태를 나타내는 신호로서 출력한다.
이상에서 설명한 바와 같이, 본 발명에 의한 포화 및 제로 검출장치는 종래의 포화 또는 제로 장치와는 달리 전파 지연 시간의 문제를 해소하고, 단일 셀로 포화 및 제로 상태를 검출할 수 있어 회로 설계시 유용하게 사용할 수 있는 효과가 있다.
Claims (2)
- 입력되는 데이타의 비트들중 제1논리레벨인 최상위 비트 및 상기 제1논리레벨과 상보적인 제2논리레벨인 나머지 비트들이 입력될 때, 상기 제1레벨의 비트를 출력하는 데이타 입력부를 갖는 시스템에서, 상기 데이타의 포화 및 제로를 검출하는 포화 및 제로 검출장치에 있어서, 상기 데이타 입력부의 출력 비트와 상기 최상위 비트를 논리곱하여 출력하는 제 1 논리곱, 상기 데이타 입력부의 출력 비트와 반전된 상기 최상위 비트를 논리곱하여 출력하는 제 2 논리곱, 입력한 상기 제 1 및 상기 제 2 논리곱의 각 출력을 제1선택신호에 응답하여 선택적으로 출력하는 제 1 선택수단, 입력한 상기 최상위 비트와 상기 제 1 선택신호를 배타적 논리합하여 제 2 선택신호로서 출력하는 배타적 논리합, 및 상기 제 1 선택수단의 출력 및 상기 제 2 논리레벨을 상기 제 2 선택신호에 응답하여 선택적으로 포화 또는 제로를 나타내는 신호로서 출력하는 제 2 선택수단을 구비하고, 상기 제 1 선택신호는, 포화모드에서 상기 제 1 논리레벨이고, 제로모드에서 상기 제 2 논리레벨인 것을 특징으로 하는 포화 및 제로 검출 장치.
- 제 1 항에 있어서, 상기 포화 및 제로 검출 장치는 셀로 구현되는 것을 특징으로 하는 포화 및 제로 검출 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069175A KR100200504B1 (ko) | 1996-12-20 | 1996-12-20 | 포화 및 제로 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069175A KR100200504B1 (ko) | 1996-12-20 | 1996-12-20 | 포화 및 제로 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050371A KR19980050371A (ko) | 1998-09-15 |
| KR100200504B1 true KR100200504B1 (ko) | 1999-06-15 |
Family
ID=19489814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069175A KR100200504B1 (ko) | 1996-12-20 | 1996-12-20 | 포화 및 제로 검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200504B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103411B1 (ko) * | 2009-07-21 | 2012-01-06 | 태화환경주식회사 | 토양 내 중금속 제거장치 |
-
1996
- 1996-12-20 KR KR1019960069175A patent/KR100200504B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103411B1 (ko) * | 2009-07-21 | 2012-01-06 | 태화환경주식회사 | 토양 내 중금속 제거장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980050371A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| De Gloria et al. | Statistical carry lookahead adders | |
| US4701877A (en) | Highspeed parallel adder with clocked switching circuits | |
| EP0068109B1 (en) | Arithmetic and logic unit processor chips | |
| KR100200504B1 (ko) | 포화 및 제로 검출장치 | |
| US5075879A (en) | Absolute value decoder | |
| KR940001150A (ko) | 부분적으로 디코드된 테스트 어드레스 발생기 및 카운트 발생 방법 | |
| CA1085961A (en) | One-bit-out-of-n-bit checking circuit | |
| EP0438126A2 (en) | Pipeline type digital signal processing device | |
| KR930013926A (ko) | 복수개의 서브-회로 및 클럭신호 재생회로를 구비하는 회로장치 | |
| US5576636A (en) | Low power programmable logic arrays | |
| US5856746A (en) | Logic speed-up by selecting true/false combinations with the slowest logic signal | |
| JPH06138191A (ja) | 半導体集積回路 | |
| US20040015534A1 (en) | Method for adding one to a binary number | |
| SU1737446A1 (ru) | Сумматор по модулю чисел Ферма | |
| KR920008260B1 (ko) | 3-상태(tri-state) 방지용 논리회로 | |
| KR930007012B1 (ko) | 가변 비트필드 크리어/세트 처리회로 | |
| KR970076235A (ko) | 라운딩 오프 에러를 최소화하기 위한 라운딩 장치 | |
| US20040001505A1 (en) | Circuit for adding one to a binary number | |
| KR100186298B1 (ko) | 메모리장치의 어드레스 천이 검출회로 | |
| EP0431570A2 (en) | Logical circuit | |
| US6661256B2 (en) | Race logic circuit | |
| SU1200288A1 (ru) | Микропрограммное устройство управлени | |
| SU506129A1 (ru) | Логический модуль | |
| KR950008493Y1 (ko) | 피엘시(plc)의 입출력카드 착탈 검출장치 | |
| SU1598171A1 (ru) | Четырехразр дный двоичный счетчик |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |