KR930006971B1 - 비트라인프리차아지장치 및 방법 - Google Patents

Abstract

내용 없음.

Description

비트라인프리차아지장치 및 방법

제1도는 종래의 회로구성도.

제2도는 제1도에 따른 동작타이밍도.

제3도는 본 발명에 따른 회로구성도.

제4도는 제3도의 라이트인에이블버퍼(90)의 일실시예.

제5도는 제3도의 워드라인프리디코더(80)의 일실시예.

제6도는 제3도의 라이트드라이버(50)의 일실시예.

제7도는 본 발명에 따른 동작타이밍도.

본 발명은 스테이틱램의 비트라인프리차아지에 관한 것으로, 특히 라이트인에이블신호를 이용하여 비트라인을 프리차아지하는 정치와 그에 따른 방법에 관한 것이다.

일반적으로 스테이틱램은 래치형태로 구성된 메모리셀을 갖고 있으며, 다이나믹램과는 달리 데이터를 독출한 후 리프레쉬싸이클이 필요하지 않다. 그 때문에 다이나믹램에 비하여 고속동작을 한다는 것은 잘 알려진 사실이다. 그러나 다른 종류의 메모리셀에서와 마찬가지로, 메모리셀로부터 데이터를 독출하거나 기입하기 전에 데이터가 지나는 비트라인을 프리차아지시키는 것이 필요하다. 프리차아지의 필요성은 데이터억세스타임을 단축시키는데 직접적인 영향을 주는 것이다. 메모리장치에서 메모리셀로부터 독출된 데이터는 한쌍의 비트라인상에 나타나고 이는 센스앰프 등에 의해 감지증폭된 다음, 데이터출력버퍼등을 통하여 출력이 된다. 또한 외부에서 데이터입력버퍼를 거치고 라이트드라이버를 통하여 들어오는 서입용 데이터로 선택된 메모리셀에 연결된 비트라인쌍을 통하여 선택된 메모리셀에 저장된다.

이때, 데이터가 전송되는 비트라인은 데이터전송전에 소정의 레벨로 프리차아지되어 있는 것이 좋다. 그 이유는 데이터가 비트라인상에 나타날 때 라인상의 전위가 갑자기 "로우"에서 "하이" 상태로 또는 "하이"에서 "로우" 상태로 변환되고 이는 전원전압을 폭으로 스윙되기 때문에 이로인한 피크전류가 흐르기 때문이다.

이러한 문제점을 개선하기 위하여 일반적으로 알려진 종래의 방법은 어드레스가 변환할 때 이를 감지하는 어드레스변환감지회로(Address Transition Dectector circuit ; ATD)의 출력신호를 이용하는 것이다. 상기 어드레스변환감지회로의 출력신호, 즉, 어드레스변환감지신호를 이용하여 비트라인을 프리차아지하는 종래의 회로구성도가 제1도에 도시되어 있다.

제1도의 종래의 회로에는, 비트라인쌍 (BL,)과 워드라인(WL)에 연결된 스테이틱메모리셀(8)과, 상기 비트라인쌍(BL,)에 연결된 비트라인프리차아지회로(3) 및 컬럼선택회로(9)와, 데이터라인쌍(DL,)에 연결된 라이트드라이버(15) 및 센스앰프(24)가 구성되어 있다. 상기 비트라인프리차아지회로(3)는 게이트가 접지된 P형 클램프트랜지스터(4, 7)와 어드레스변환감지신호(1)에 게이트가 접속된 피모오스트랜지스터(5,6)로 구성된다. 상기 컬럼선택회로(9)는 피모오스트랜지스터와 엔모오스트랜지스터로 구성된 두개의 트랜스퍼게이트(10,11)로 구성되고, 컬럼디코더에서 출력되는 컬럼선택신호(2)에 의해 해당하는 비트라인을 선택한다. 상기 라이트드라이버(15)는 라이트인에이블인() 및 입력데이터(DI,)를 입력하는 낸드 및 노아 게이트(16,20), (18,22)와 이들의 출력에 게이트가 접속된 피모오스 및 엔모오스 트랜지스터(17,21), (19,23)로 구성된다.

제2도에 상기 제1도의 종래의 회로에 따른 동작상태가 도시되어 있다. 라이트동작에 들어가기 전에 어드레스신호(A)가 변한됨에 따라 어드레스변환감지신호(1) (C)가 "로우"상태로 쇼드펄스를 발생하여 상기 비트라인프리차아지회로(3)가 동작하여 비트라인은 전원전압정도의 레벨로 프리차아지 된다. 그후 라이트인에 이블신호(B)가 "로우"상태로 되면, 제1도의 라이트드라이버(15)의 출력은 입력데이터(DI,DI)에 응답하여 이를 데이터라인(13) (14)으로 전송한다. 상기 서입용데이터는 인에이블되어 있는 컬럼선택회로(9)를 통하여 워드라인(WL) (D)에 의해 선택된 메모리셀에 라이트된다. 이때의 비트라인 (BL,)의 전위는 프리차아지된 상태에서 상기 서입용데이터의 전압차에 따라 "로우" 또는 "하이"상태로 스플리트 (split)되어 있다. 라이트동작이 끝나면, 다시 비트라인(D)은 상기 어드레스변환감지신호 (1) (C)의 "로우"상태의 쇼트펄스에 의해 프리차아지 된다.

전술한 바와 같이, 상기 종래의 회로에 있어서는 어드레스신호가 변환할때 이를 감지하는 쇼트펄스의 어드레스변환감지신호(1)만으로 모든 비트라인을 프리차아지시켜야 하고 스테이틱램에서의 프리차아지레벨이 거의 전원전압레벨(5V)에 가깝기 때문에, "로우"상태에 있던 비트라인은 프리차아지시에 거의 전원전압레벨로 폴스윙 (full swing)을 하면서 많은 피크전류를 흘린다. 이러한 피크전류에 의해 유발되는 노이즈는 논리상의 오동작을 유발한다. 그리고 상기 어드레스변환감지신호(1)는 어드레스신호가 어느정도의 경사도를 가지면서 "하이"에서 "로우", 또는 "로우"에서 "하이"상태로 변환됨에 따라, "하이"또는 "로우"상태임을 감지하는데 최소한의 시간이 소모되기 때문에, 그 동작속도에 있어서도 한계가 있다.

따라서, 본 발명의 목적은 스테이틱 램에서 라이트동작 후 비트라인의 프리차아지시간을 줄이고 노이즈에 둔감하며 소비전류를 줄일 수 있는 비트라인프리차아지회로 및 그에 따른 방법을 제공함에 있다.

상기 본 발명의 목적을 달성하기 위하여 본 발명은 스테이틱램의 라이트드라이버 및 워드라인프리디코더에 라이트인에이블신호의 변환을 감지하는 쇼트펄스를 인가하여, 해당하는 비트라인에 연결된 데이터입력단과 워드라인을 디스에이블시켜 스테이틱한 구조의 비트라인프리차아지회로에 의해 선택된 비트라인만 프리차아지되도록 함을 특징으로 한다. 라이트인에이블신호가 디스에이블되었을 때, 상기 소트펄스에 의해 라이트드라이버의 출력을 프리차아지시킨다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 비트라인프리차아지시스템의 회로구성도이다.

제3도에서 상기 제1도와 동일하게 구성된 부분을 동일부호를 사용하였다. 제1도와는 달리 제3도에서는, 비트 라인 프리차아지회로(31)를 구성하는 피모오스 트랜지스터(4,7,31,32)의 게이트가 모두 접지전압단에 연결되어 있다. 상기 비트라인 프리차아지회로는 게이트가 모두 전원전압단에 연결된 엔모오스 트랜지스터들로 구성할 수도 있다. 이러한 스테이틱한 구조의 프리차아지회로는 비트라인을 항상 전원전압레벨(Vcc) 또는 Vcc-V_TM의 레벨로 프리차아지시키며, 선택된 메모리셀로부터 데이터가 나타나거나 데이터라인을 통하여 서입용 입력데이터가 들어올 때 비트라인은 그에 따른 전압레벨에 따라 스플리트된다. 그리고 라이트 드라이버(50)와 워드라인 프리디코더(80)는 라이트 인에이블버퍼(90)으로부터 출력되는 라이트 인에이블 변환감지신호(70)에 의해 제어된다. 상기 라이트인에이블 변환감지신호(70)는 라이트 동작모드를 결정하는 라이트 인에이블 신호가 "로우"에서 "하이" 상태로 변환될 때마다 인에이블되는 짧은 주기의 쇼트펄스이다.

제4도 상기 제3도의 라이트인에이블버퍼(90)에서 라이트인에이블신호로부터 라이트인에이블변환감지신호(70)가 발생되는 가능한 실시예를 보여주는 도면이다. 제3도에서 상기 신호(70)가 인에이블("하이"상태)되는 기간은, 라이트에이블신호가 낸드게이트에 직접인가되는 순간부터 세개의 인버터를 거쳐 상기 낸드게이트에 인가되는 시점까지만의 기간이 됨을 이 분야에서 통상의 지식을 자는 쉽게 이해할 수 있다.

제5도는 상기 제3도의 워드라인프리디코더(80)내에서 상기 라이트인에이블변환감지신호(70)가 선택된 워드라인(WL)을 제어하는 하나의 가능한 실시예를 보여준다. 제6도에서는 라이트 인에이블 변환감지신호(70)와 로우 어드레스 프리디코딩 신호(RAP)가 노아게이트에 입력된다. 그리하여 상기 라이트 인에이블변환감지신호(70)가 "하이" 상태로 인에이블되면 그 주기동안 해당하는 워드라인은 "로우" 상태로 디스에이블될 수 있음을 알 수 있다.

제6도는 제3도의 라이트드라이버(50)내에서 상기 라이트인에이블 변환감지신호(70)에 의한 제어과정을 보여주기 위한 라이트드라이버의 내부회로도이다.

제6도의 본 발명에 따른 라이트 드라이버(50)는, 라이트인에이블신호와 입력데이터(DI,)를 입력하는 네개의 노아게이트(51~54)와, 상기 첫번째 노아게이트(51)의 출력과 라이트인에이블변환감지신호(70)를 입력하는 노아형의 제1 제어게이트(59)와, 상기 세번째 노아게이트(53)의 출력과 상기 라이트인에이블변환감지신호(70)를 입력하는 노아형의 제2 제어게이트(60)와, 상기 제1 및 제2 제어게이트(59) (60)의 출력에 각각 게이트가 연결된 구동용 출력용 피모오스트랜지스터(55) (57)와, 상기 두번째 및 네번째 노아게이트(52) (54)의 출력에 각각 게이트가 연결되고 상기 각각의 피모오스트랜지스터 (55) (57)에 채널이 연결된 구동용 엔모오스트랜지스터(56) (58)로 구성되어 있다. 상기 라이트인에이블변환감지신호(70)는 라이트인에이블신호에 따르는 신호로써, 라이트동작이 종료되는 즉시 인에이블된다. 이 신호는 외부의 라이트인에이블신호를 씨모오스레벨로 정형하는 라이트인에이블신호로부터 만들어질 수 있다. 상기 피모오스 및 엔모오스트랜지스터(55,57), (56,58) 사이의 출력노드는 각각 데이터라인(13) (14)에 접속되어 있다.

제7도는 본 발명에 다른 비트라인프리차아지동작을 보여주는 타이밍도이다. 제7도에서 참조문자(A)는 어드레스신호, (B)는 라이트인에이블신호, (C)는 라이트인에이블변환감지신호(70), (D)는 로우어드레스프리디코딩신호(RAP), (E)는 선택된 워드라인(WL)의 전위, (F)는 선택된 비트라인(BL,)의 전위를 각각 나타낸다.

그러면, 제7도의 타이밍도에 따라 제3도 내지 제6도를 참조하면서 본 발명에 따른 비트라인프리차아지동작을 설명한다.

상기 타이밍도에 도시된 바와 같이, 라이트기간중에는 라이트인에이블신호(B)는 "로우" 상태에 있기 때문에, 제4도에서 라이트드라이버(50)의 노아게이트(51-54)들은 입력데이터(DI,)에 응답하는 신호를 출력한다. 그리고 라이트인에이블변환감지신호 (C)는 상기 라이트인에이블신호(B)가 "로우"에서 "하이" 상태로 입상될때, 즉, 라이트기간이 종료됨을 알 수 있을 때 "하이" 상태의 쇼트펄스를 발생한다. 따라서 라이트기간중에 "로우" 상태를 유지하고 있기 때문에, 상기 입력된 데이터는 데이터라인(13) (14)에 공급된다. 그러면 제3도의 컬럼선택회로(9)에 의해 선택된 비트라인 및 메모리셀로 데이터가 전송되어 서입된다. 이 기간동안 선택된 비트라인(F)의 전위는 "하이" 및 "로우" 상태로 스플리트되어 있다. 이 경우, 입력데이터(DI)가 "하이"상태이면 데이터라인()은 피모오스트랜지스터(55)가 턴온됨에 의해 전원전압레벨로 충전되고, 데이터라인(DL)은 엔모오스트랜지스터(58)가 턴온됨에 의해 접지전압레벨로 방전된다.

라이트 기간이 종료되면, 라이트 인에이블 신호(B)가 "하이"상태로 되며, 이에 따라 라이트 인에이블 변환감지신호(C)는 "하이" 상태의 쇼트펄스로 나타난다. 이때, 라이트드라이버(50)에서는, 제1 및 제2 제어게이트(59) (60)의 출력이 상기 라이트 인에이블 변환감지신호(C)가 "하이" 상태인 기간동안 "로우"로 되므로 인에이블 변환감지신호(C)가 "하이" 상태인 기간동안 "로우"로 되므로 피모오스 트랜지스터(55,57)가 턴온되고, 이것에 의해 데이터라인(13) (14)은 모두 전원 전압 레벨로 프리차아지된다. 그리고 이 기간동안 선택된 워드라인(E)은 상기 라이트 인에이블변환감지신호(C)에 의해 "로우" 상태로 디스에이블되어 프리차아지중에는 비트라인과 메모리셀을 분리시킨다. 결과적으로, 상기 라이트 인에이블 변환감지신호(C)에 의해 데이터라인(13) (14)이 프리차아지되어 외부로부터 들어오는 입력데이터로부터 비트라인이 무관하게 되고 선택된 워드라인이 디스에이블되어 해당되는 메모리셀과 비트라인을 격리시켰기 때문에, 비트라인은 비트라인 프리차아지회로(30)에 의해 전원전압의 레벨로 프리차아지되는 것이다.

상술한 바와 같이 본 발명은 어드레스변환감지신호를 사용하여 라이트동작 후 모든 비트라인을 프리차아지시키지 않고 라이트인에이블신호의 변이에 따라 짧은 주기를 가지며 라이트동작의 종료를 감지하는 쇼트펄스 (라이트인에이블변환감지신호)를 이용하여, 라이트동작 후 데이터라인을 프리차아지시키는 한편 선택된 워드라인을 디스에이블시켜 선택된 비트라인만을 프리차아지시킴으로써 프리차아지시에 소모되는 전류를 줄이는 이점이 있다.

또한 본 발명은 라이트동작모드를 결정하는 라이트인에이블신호의 변환을 감지하는 쇼트펄스를 이용하여 선택된 비트라인의 프리차아지동작을 빨리 행하도록 함으로써, 어드레스변환감지방식을 이용하는 종래방식에 비해 동작속도를 개선할 수 있는 효과가 있다.

Claims (8)

1. 메모리셀에 연결된 한쌍의 비트라인과, 상기 메모리셀에 연결된 워드라인을 구비하고 리이드 및 라이트동작이 가능한 반도체메모리장치에 있어서, 라이트동작을 결정하는 라이트인에이블신호의 변환을 감지하고 제1 상태와 제2 상태를 가지는 소정의 제어신호와, 상기 제어신호가 제1 상태에 있는 경우에는 외부로부터 입력되는 데이터를 상기 비트라인으로 공급하고 상기 제어신호가 제2 상태에 있는 경우에는 상기 외부로부터 입력되는 데이터를 상기 비트라인으로 공급하지 않는 제1 수단과, 상기 제어신호가 제1 상태에 있는 경우에는 상기 워드라인을 선택하는 신호를 출력하고 상기 제어신호가 제2 상태에 있는 경우에는 상기 워드라인을 디스에이블시키는 제2 수단과, 상기 비트라인쌍과 전원전압단사이에 연결되어 상기 제어신호가 제2 상태에 있는 경우에만 상기 비트라인쌍을 전원전압단과 연결시키는 제3 수단으로 구성됨을 특징으로 하는 비트라인프리차아지장치.
2. 제1항에 있어서, 상기 제어신호는 라이트인에이블신호가 라이트동작모드가 종료되도록 인에이블상태에서 디스에이블상태로 변환할 때, 소정의 주기를 가지며 발생되는 쇼트펄스임을 특징으로 하는 비트라인프리차아지장치.
3. 제1항 또는 제2항에 있어서, 상기 제2 상태가 상기 라이트인에이블신호가 인에이블상태에서 디스에이블상태로 변활될 때 나타남을 특징으로 하는 비트라인프리차아지장치.
4. 제1항에 있어서, 상기 제1수단은 상기 외부로부터 입력되는 데이터와 상기 라이트인에이블신호에 입력단이 연결되고, 데이터라인쌍에 출력단이 연결되고, 상기 입력단과 출력단사이에 상기 제어신호에 응답하여 상기 출력단의 상태를 제어하는 수단을 구비하고 있음을 특징으로 하는 비트라인프리차아지장치.
5. 제1항, 제2항 또는 제4항에 있어서, 상기 제1수단은 상기 제어신호가 제1상태에 있는 경우에는 상기데이터라인쌍의 전위를 서로 반대의 레벨에 있게 하고, 상기 제어신호가 제2 상태에 있는 경우에는 상기 데이터라인쌍의 전위를 소정의 같은 레벨에 있게 함을 특징으로 하는 비트라인프리차아지장치.
6. 제1항에 있어서, 상기 제2수단은 워드라인프리디코딩신호와 상기 제어신호에 입력단이 연결되고 상기 워드라인에 출력단이 연결되어 있음을 특징으로 하는 비트라인프리차아지장치.
7. 제1항에 있어서, 상기 제3수단은 채널통로가 전원전압단과 상기 비트라인사이에 연결되고 게이트가 접지전압단에 연결된 피모오스트랜지스터를 최소한 구비하고 있음을 특징으로 하는 비트라인프리차아지장치.
8. 메모리셀에 연결된 한쌍의 비트라인과, 상기 메모리셀에 연결된 워드라인과, 상기 비트라인쌍에 연결된 데이터라인쌍과, 상기 워드라인에 연결된 워드라인프리디코더와, 상기 데이터라인쌍에 출력이 연결된 라이트드라이버를 구비하고 라이트동작모드를 가지는 반도체메모리장치에 있어서, 전원전압단과 비트라인사이에 채널통로가 연결되고 접지전압단에 게이트가 연결된 피모오스트랜지스터를 최소한 구비하는 비트라인프리차아지회로를 설치하고, 라이트인에이블신호가 인에이블상태에서 디스에이블상태로 변환할 때 이를 감지하는 제어신호를 상기 라이트드라이버 및 워드라인프리디코더에 인가하여 상기 데이터라인쌍을 프리차아지하고 상기 워드라인을 상기 메모리셀로부터 분리시키도록 함을 특징으로 하는 비트라인프리차아지방법.