Claims (10)
소자영역 및 소자분리영역이 형성된 제1도전형의 반도체 기판과, 상기 소자영역과 소자분리영역에 걸쳐 상기 기판내에 형성된 트렌치형 캐패시터와, 상기 기판 상부의 소정 영역에 형성되고 측벽에 절연막 스페이서를 가지는 게이트를 구비하는 반도체 메모리 장치의 제조방법에 있어서, 상기 스페이서를 마스크로 식각공정을 실시하여 소정깊이의 트랜치를 형성하는 제1공정과, 상기 기판 상면에 제1절연막을 형성한 후 이방성 식각 공정을 실시하여 상기 트랜치의 측벽에 제1절연막 스페이서를 형성하는 제2공정과, 상기 스페이서를 산화 마스크로 산화공정을 실시하여 상기 트랜치 하면에 산화막을 형성하는 제3공정과, 상기 트랜치 내부를 도전성 물질로 충진하는 제4공정과, 상기 트랜치 캐패시터에 연결되는 트랜치 사연에 접속창을 형성하는 제5공정과, 상기 기판 상면에 제1도전층을 형성한 후 패턴 형성하는 제6공정과, 상기 기판 상면에 유전막과 제2도전층을 순차적으로 형성하여 스택 캐패시터를 완성하는 제7공정을 순차적으로 구비함을 특징으로 하는 반도체 메모리장치의 제조방법.A first conductive semiconductor substrate having an element region and an isolation region, a trench capacitor formed in the substrate over the element region and the isolation region, and formed in a predetermined region above the substrate and having insulating film spacers on the sidewalls; A method of manufacturing a semiconductor memory device having a gate, the method comprising: forming a trench having a predetermined depth by performing an etching process using the spacers as a mask; forming an trench on the upper surface of the substrate, and then performing an anisotropic etching process. Performing a second step of forming a first insulating film spacer on the sidewalls of the trench; and a third step of forming an oxide film on the lower surface of the trench by oxidizing the spacer with an oxide mask; A fifth step of forming a connection window in the fourth process of filling and a trench connected to the trench capacitor And a sixth step of forming a pattern after forming a first conductive layer on the upper surface of the substrate, and a seventh step of sequentially forming a stack capacitor by sequentially forming a dielectric film and a second conductive layer on the upper surface of the substrate. A method of manufacturing a semiconductor memory device, comprising:
제1항에 있어서, 상기 제1절연막이 질화막임을 특징으로 하는 반도체 메모리장치의 제조방법.The method of claim 1, wherein the first insulating film is a nitride film.
제1항에 있어서, 상기 제4공정의 도전성 물질이 다결정 실리콘임을 특징으로 하는 반도체 메모리 장치의 제조방법.The method of claim 1, wherein the conductive material of the fourth process is polycrystalline silicon.
제1항에 있어서, 상기 제1 및 제2도전층이 다결정 실리콘임을 특징으로 하는 반도체 메모리 장치의 제조방법.The method of claim 1, wherein the first and second conductive layers are polycrystalline silicon.
제1항에 있어서, 상기 제2공정 후 상기 제1절연막 스페이서를 마스크로 식각공정을 실시하는 공정을 더 구비함을 특징으로 하는 반도체 메모리 장치의 제조방법.The method of claim 1, further comprising, after the second process, performing an etching process using the first insulating layer spacer as a mask.
제1항에 있어서, 상기 도전성 물질의 불순물 확산에 의해 트랜지스터의 확산영역이 형성됨을 특징으로 하는 반도체 메모리 장치의 제조방법.The method of claim 1, wherein a diffusion region of the transistor is formed by diffusion of impurities in the conductive material.
제1항에 있어서, 상기 제4공정후 비트라인이 형성될 소정 영역상에 접속창을 형성한 후 상기 소정 트랜치내의 도전성물질과 접촉하는 도전층을 형성하여 패턴 형성하는 공정을 더 구비함을 특징으로 하는 반도체 메모리 장치.The method of claim 1, further comprising: forming a pattern by forming a connection window on the predetermined region where the bit line is to be formed after the fourth process, and then forming a conductive layer in contact with the conductive material in the predetermined trench. A semiconductor memory device.
제7항에 있어서, 상기 도정층이 다결정 실리콘임을 특징으로 하는 반도체 메모리 장치의 제조방법.8. The method of claim 7, wherein the coating layer is polycrystalline silicon.
반도체 메모리 장치에 있어서, 소자 영역 및 소자분리영역이 형성된 제1도전형의 반도체 기판과, 상기 소자영역과 소자분리영역의 경계에 인접하여 상기 기판내에 형성된 트랜치형 캐패시터와, 상기 기판상부의 소정영역에 형성된 게이트와, 상기 소장영역의 게이트와 소자 분리 영역 사이에 해당하는 영역에 형성되어 그 하면에 산화막을 갖고 그 내부를 충진하는 도전성 물질에 의해 상기 트랜치 캐패시터와 접속되는 연결 트랜치와, 상기 연결 트랜치에 스토리지 노드가 접속된 스택형 캐패시터와 상기 연결 트랜치의 도전성 물질의 측벽에 인접하여 형성된 제2도전형의 확산 영역을 구비함을 특징으로 하는 반도체 메모리 장치.A semiconductor memory device comprising: a first conductive semiconductor substrate having an element region and an isolation region, a trench capacitor formed in the substrate adjacent to a boundary between the element region and the isolation region, and a predetermined region on the substrate A connection trench formed in a region between the gate of the small region and the isolation region and connected to the trench capacitor by a conductive material having an oxide film on the lower surface thereof and filling the inside thereof; And a second capacitor type diffusion region formed adjacent to a sidewall of a conductive material of the connection trench and a stacked capacitor having a storage node connected thereto.
제9항에 있어서, 상기 연결 트랜치가 그 하면에 형성된 산화막을 인접하여 측벽에 형성된 산화막을 더 구비함을 특징으로 하는 반도체 메모리 장치.10. The semiconductor memory device according to claim 9, wherein the connection trench further comprises an oxide film formed on a sidewall of the connection trench adjacent to the oxide film formed on the bottom surface thereof.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.