KR930005561B1 - Making method and display panel of lcd - Google Patents

Making method and display panel of lcd Download PDF

Info

Publication number
KR930005561B1
KR930005561B1 KR1019910013224A KR910013224A KR930005561B1 KR 930005561 B1 KR930005561 B1 KR 930005561B1 KR 1019910013224 A KR1019910013224 A KR 1019910013224A KR 910013224 A KR910013224 A KR 910013224A KR 930005561 B1 KR930005561 B1 KR 930005561B1
Authority
KR
South Korea
Prior art keywords
gate electrode
line
insulating layer
display panel
layer
Prior art date
Application number
KR1019910013224A
Other languages
Korean (ko)
Other versions
KR930002858A (en
Inventor
권영찬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910013224A priority Critical patent/KR930005561B1/en
Publication of KR930002858A publication Critical patent/KR930002858A/en
Application granted granted Critical
Publication of KR930005561B1 publication Critical patent/KR930005561B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

The display panel of a LCD device having a thin film transistor (TFT) is mfd. by (a) forming a metal layer on the substrate, (b) covering a photoresist film on the metal layer to form a gate electrode line (c) forming a pattern for an anode oxidization, and then partially forming an insulating layer on the line, (d) and lifting off the photoresist film covered on the line, and then forming a TFT device.

Description

액정디스플레이 장치의 표시판넬부 및 그의 제작 방법Display panel of liquid crystal display device and manufacturing method thereof

제1도는 통상의 TFT에 대한 단면도.1 is a cross-sectional view of a conventional TFT.

제2도 내지 제5도는 액정디스플레이 장치의 표시판넬부 제작을 위한 공정단계 중 본 발명에 따른 공정을 나타낸 공정순서도이다.2 to 5 are process flowcharts showing the process according to the present invention among the process steps for manufacturing the display panel portion of the liquid crystal display device.

본 발명은 박막트랜지스터(이하, TFT)에 관한 것으로, 특히 TFT의 게이트전극 및 이 위에 형성되는 층간 절연층의 형성방법 및 이에 따른 표시판넬부에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter referred to as TFT), and more particularly, to a method of forming a gate electrode of a TFT, an interlayer insulating layer formed thereon, and a display panel portion accordingly.

TFT는 역 스태거드형(inverse-staggered) MOS 트랜지스터와 유사한 구조를 하고 있는 능동소자로서 이 소자는 유리와 은 절연성 기판 위에 형성되는 게이트전극, 게이트전극 위에 형성되는 게이트 절연층, 게이트 절연층 위에 형성되는 반도체층 및 이 위에 형성되는 소오스/드레인 전극을 포함한다.TFT is an active device having a structure similar to an inverse-staggered MOS transistor, which is formed on the gate electrode formed on the glass and silver insulating substrate, the gate insulating layer formed on the gate electrode, and the gate insulating layer. And a source / drain electrode formed thereon.

이러한 구조의 TFT는 예를 들면 액티브 매트릭스 LCD 장치에 응용되고 있다. 특히 액티브 매트릭스 LCD 장치를 위한 스위칭 소자로서 언급한 반도체층은 비정질층이다. 지금 설명한 구조는 제1도에 단면으로서 도시된 바와 같다.TFTs having such a structure are applied to, for example, active matrix LCD devices. In particular, the semiconductor layer referred to as a switching element for an active matrix LCD device is an amorphous layer. The structure now described is as shown in cross section in FIG.

제1도는 통상적인 TFT에 대한 단면도로서, 10은 기판, 11은 게이트 전극, 12는 게이트 절연막, 13은 도체층, 14는 오막층, 15는 소오스/드레인 전극이다.1 is a cross-sectional view of a conventional TFT, where 10 is a substrate, 11 is a gate electrode, 12 is a gate insulating film, 13 is a conductor layer, 14 is a five-layer layer, and 15 is a source / drain electrode.

디스플레이 장치는 행과 열로 배열된 많은 화소를 갖는다. 각각의 화소는 스위칭 소자인 TFT와, 액정셀, 전극 및 캐패시터를 포함한다.The display device has many pixels arranged in rows and columns. Each pixel includes a TFT which is a switching element, a liquid crystal cell, an electrode, and a capacitor.

디스플레이 장치는 어드레스 라인과 데이타 라인을 갖는데, 각 행에 배치된 TFT의 게이트는 동일 어드레스 라인에 연결되고, 동시에 각 열에 배치되는 TFT의 소오스/드레인은 동일 데이타 라인에 연결된다. 즉, TFT는 행과 열의 매트릭스상으로 배치되고 어드레스 라인에 걸쳐 TFT의 게이트가 형성된다.The display apparatus has an address line and a data line, wherein the gates of the TFTs arranged in each row are connected to the same address line, and the source / drain of the TFTs arranged in each column are simultaneously connected to the same data line. That is, the TFTs are arranged in a matrix of rows and columns, and the gates of the TFTs are formed over the address lines.

첨부한 도면인 제2b도는 일례로서 2개의 어드레스 라인을 도시하고 있고 제2b도의 A-A′라인을 따라 취해진 단면인 제2a도는 기판(1)상에 패턴 형성된 어드레스 라인을 도시한 것인데, TFT는 이 라인을 기준으로 하여 형성된다. 그리고 이하, 이 어드레스 라인을 게이트 전극이라 칭한다.FIG. 2B, which is an accompanying drawing, shows two address lines as an example, and FIG. 2A, which is a cross section taken along the AA 'line of FIG. 2B, shows an address line patterned on the substrate 1, wherein the TFT is a line It is formed on the basis of. Hereinafter, this address line is called a gate electrode.

언급하였듯이 TFT는 게이트전극과 이 위에 형성되는 게이트 절연층이 있어야 하는데 이에 대한 형성방법은 다양하게 제공되고 있지만 그 중 양극산화에 기초한 비교적 높은 유전을 갖는 절연층을 형성하는 방법이 알려져 있다. 이에 대한 예는 예를 들면 미국특허공보 제4,469,568호에 그 통상적인 기술이 개시되어 있다.As mentioned, a TFT must have a gate electrode and a gate insulating layer formed thereon, and various methods for forming the TFT are provided, but a method of forming an insulating layer having a relatively high dielectric based on anodization is known. Examples of this are disclosed, for example, in US Pat. No. 4,469,568.

보다 일반적인 공정수순을 살펴보면, 기판(3)상에 전면에 걸쳐 스퍼터링 방법으로 코팅된 금속층에 포토 레지스트막을 도포하고 이 위에 마스크를 씌워 노광, 현상한 뒤 에칭함으로써 제2b도와 같은 스트립(strip) 형태의 게이트 전극라인을 형성하게 된다. 사용된 포토 레지스트막을 제거하고 게이트전극에 대한 층간 절연층을 형성키 위해 여기 예를 든 양극산화를 실시하도록 감광막과 같은 양극산화 마스크로 도포하고 표시판넬 영역에 대한 노광, 현상한 뒤에 적합한 전압과 전류공급에 의해 소정두께의 절연층이 형성된다.In a more general process sequence, a photoresist film is applied to a metal layer coated on the substrate 3 by a sputtering method over the entire surface, and a mask is exposed, developed, and then etched to form a strip like 2b. The gate electrode line is formed. To remove the used photoresist film and to form an interlayer insulating layer on the gate electrode, apply an anodization mask such as a photoresist film to perform anodization, for example here, and then apply an appropriate voltage and current after exposure and development of the display panel area. By supplying, the insulating layer of predetermined thickness is formed.

그런데, 게이트전극 라인은 박막으로 형성되며 양호한 절연층 형성에 따른 양극산화에 의해 이 게이트 전극라인의 두께가 감소되면서 절연층이 형성되므로 게이트 라인 벌크(bulk) 저항이 증가하게 되어 이후 신호 인가시 신호지연의 결과를 낳는다.However, since the gate electrode line is formed of a thin film and the insulating layer is formed by decreasing the thickness of the gate electrode line by anodization according to the formation of a good insulating layer, the bulk resistance of the gate line is increased, so that the signal is applied when the signal is applied. Results in a delay.

그리고 상기 개략적인 공정수순을 기술하였으나 보다 구체적으로 거의 15스텝에 걸친 사진식각 공정이 요구되고, 이미 알려진 바에 의하면 사진식각 공정 스템수와 LCD용 판넬 제작 수율과의 관계는 상호 역비례 관계에 있는 것이 알려져 있는데 종래와 같은 많은 스텝에 따른 판넬 제작은 제작수율의 효과적인 개선을 기대할 수 없다.In addition, although the above-described rough procedure is described, more specifically, a photolithography process requiring almost 15 steps is required, and it is known that the relationship between the number of stems of photolithography process and the yield of panel for LCD is inversely related to each other. There is a panel manufacturing according to many steps as in the prior art can not expect effective improvement of the production yield.

본 발명은 이와 같은 제문제점을 해결하고자 이루어진 것으로, 어드레스 라인과 데이타 라인, 반도체층이 상호 교차되는 영역간 층간에만 절연층을 부분적으로 형성하여 신호지연을 감소시키고, 또한 공정중 포토 레지스트막의 효과적인 사용으로 그 공정단계를 감소시켜 생산수율 등의 효과를 배가시키도록 한 일련의 공정수순을 제공함이 그 목적이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the insulating layer is formed only partially between the regions where the address line, the data line, and the semiconductor layer intersect each other to reduce signal delay, and also to effectively use the photoresist film during the process. The aim is to provide a series of process steps that reduce the process steps to double the effect of production yield and so on.

본 발명의 또다른 목적은 언급한 일련의 공정수순에 의해 제작된 스위칭용 박막 트랜지스터를 갖는 LCD 디스플레이 장치의 표시판넬부를 제공하는 것이다.It is still another object of the present invention to provide a display panel portion of an LCD display device having a switching thin film transistor manufactured by the aforementioned series of process steps.

상기한 목적을 달성하기 위하여 본 발명은 박막 트랜지스터를 갖는 액정디스플레이 장치의 표시판넬부 제작방법에 있어서, 어드레스 라인(게이트전극 라인)의 형성을 위해 기판상에 금속층을 형성하여 이 위에 포토 레지스트막을 덮어 스트립(strip) 타입의 게이트전극 라인을 형성하고, 이 위에 양극산화 마스크를 도포하여 상기 형성된 게이트전극 라인과, 이 후 형성될 데이타 라인, 반도체층이 중첩되는 영역에 한하여 상기 금속층이 노출되도록 노광, 현상 및 양극산화를 실시하므로써 게이트전극 라인상에 부분적으로 절연층을 형성하고, 상기 게이트전극 라인상에 도포된 포토 레지스트막을 제거하여 이 후 박막 트랜지스터(TFT) 소자 형성 단계를 거쳐 표시판넬부를 제작하는 단계로 이루어진다.In order to achieve the above object, the present invention provides a method for manufacturing a display panel of a liquid crystal display device having a thin film transistor, wherein a metal layer is formed on a substrate to form an address line (gate electrode line), and a photoresist film is covered thereon. Forming a strip-type gate electrode line and applying an anodization mask thereon to expose the metal layer only in the region where the gate electrode line, the data line to be formed, and the semiconductor layer overlap each other; By developing and anodizing, an insulating layer is partially formed on the gate electrode line, and the photoresist film applied on the gate electrode line is removed, and then the display panel portion is fabricated through the TFT element forming step. Consists of steps.

본 발명의 목적에 따라 제공되는 공정수순도는 제2도를 포함하여 제3도의 도면에 도시된 바와 같다. 제2도는 종래의 기술 설명 시에 설명되었으나 본 발명에서도 이 단계로부터 진행되기 때문에 이 도면을 사용하여 이하 본 발명을 설명한다. 제2a도 및 제2b도는 이미 설명하였듯이 유리기판(3)상에 금속층(2)이 패턴 형성되고 이 위에 포토 레지스트막(4)이 제거되기 전의 단계를 나타내는 것이다. 본 발명에서는 제2도의 단계에서 포토레지스트막을 제거하지 않고 제3도의 단계로 진행된다.Process purity provided according to the object of the present invention is as shown in the drawing of FIG. 3 including FIG. 2 is described in the prior art description, but since the present invention proceeds from this step, the present invention will be described below using this figure. 2A and 2B show the steps before the metal layer 2 is patterned on the glass substrate 3 and the photoresist film 4 is removed thereon as described above. In the present invention, the process of FIG. 3 is performed without removing the photoresist film in the process of FIG.

이하의 도면 설명에서 (a)의 도면은 단면도이며, (b)의 도면은 그의 평면도를 뜻한다.In the following description of the drawings, (a) is a cross-sectional view, and (b) is a plan view thereof.

제3도의 단계는 포토 레지스트막(4)이 부분적으로 제거된 것을 나타내는 것이다. 이 단계는 제2도에서의 포토 레지스트막(4)이 제거되지 않고, 제3도와 같이 부분적으로 포토 레지스트막(4)이 제거되도록 상기 양극산화용 마스크(도시없음)을 노광 및 포토 레지스트막(4)을 현상시켜 부분적으로 금속층(2)의 노출영역(5)이 형성되도록 하는 단계이다. 이 단계에서 부분적으로 식각되는 영역 즉, ‘5’로 표시된 부분은 이후 게이트 전극라인(1)과, 소오스 즉 데이타 라인, 반도체층이 상호 중첩(cross)되는 영역으로, 2개의 도전층이 서로 전기적으로 연결되지 않도록 그 사이에 절연층이 개재될 것이 요구되므로 이 영역을 이 단계에서 미리 형성하도록 하는 것이다. 따라서 제3b도에서 그 개구된 폭을 따라서, 게이트 버스라인과 직교되는 방향으로 이후 데이타 라인이 형성될 것이다. 이어서 식각공정이 선택적으로 실시할 수 있는 하드 베이크(hard bake) 공정을 실시하여, 감광막이 견고히 부착되도록 한다. 연이은 공정으로 제4도와 같이 상기 금속층의 노출영역(5)에 대하여 양극산화를 실시한다.The step of FIG. 3 shows that the photoresist film 4 is partially removed. In this step, the anodic oxidation mask (not shown) is exposed and the photoresist film (not shown) is removed so that the photoresist film 4 in FIG. 2 is not removed, and the photoresist film 4 is partially removed as in FIG. 4) is developed to partially form the exposed region 5 of the metal layer 2. In this step, the partially etched region, that is, the portion labeled '5' is a region where the gate electrode line 1, the source, the data line, and the semiconductor layer cross each other, and the two conductive layers are electrically connected to each other. Since the insulating layer is required to be interposed therebetween so as not to be connected, the area is to be formed in advance at this stage. Thus, along the opening width in FIG. 3B, the data line will subsequently be formed in a direction orthogonal to the gate busline. Subsequently, a hard bake process, which may be selectively performed by the etching process, may be performed to firmly attach the photoresist film. In a subsequent step, anodization is performed on the exposed region 5 of the metal layer as shown in FIG.

양극산화를 실시하면 제4a도와 같이 노출된 금속층상에는 절연층(6)이 형성되고 이 단면도에 대한 평면도인 제4b도와 같이 개구되었던 곳이 절연층으로 덮힌 형상이 된다. 이 때 포토 레지스트막(4)은 양극산화시 마스크로 작용되므로 그 밑의 금속층에서는 반응이 일어나지 않고 개구된 곳에만 절연층이 형성된다. 이어서 양극산화를 위한 전해조로부터 글래스를 꺼내어 선택적으로 필요에 따라 소나기 노광(flood exposure), 애슁(ahsing) 작업을 실시하여 포토 레지스트 제거를 용이하게 하도록 하고, 제5도와 같이 잔유한 포토레지스트막을 제거토록 한다.When anodization is performed, an insulating layer 6 is formed on the exposed metal layer as shown in FIG. 4A, and the openings are covered with an insulating layer as shown in FIG. 4B, which is a plan view of the cross sectional view. At this time, since the photoresist film 4 acts as a mask during anodization, a reaction layer does not occur in the underlying metal layer, and an insulating layer is formed only in the opening. Subsequently, the glass is removed from the electrolytic cell for anodization and optionally subjected to shower exposure and ashing operations to facilitate photoresist removal, and to remove residual photoresist film as shown in FIG. do.

이후의 단계는 공지의 수순을 따를 수 있는데 이 때 중요한 것이 게이트 전극위에 형성되는 게이트 절연막의 도포에 의해서 양극산화시 형성된 절연층이 2개의 층으로 형성되므로, 이는 중첩되는 버스라인간 핀홀 방지의 상승적 효과를 낳는다. 더우기 언급한 문제점에 관련하여 양극산화에 의한 절연이 부분적으로 게이트 전극라인상에 형성되기 때문에 종래보다 신호지연의 감축이 얻어진다.The subsequent steps can follow a known procedure, which is important because the insulating layer formed during anodization is formed of two layers by application of the gate insulating film formed on the gate electrode, which is a synergistic effect of preventing pinholes between overlapping bus lines. Produces the effect. Furthermore, in connection with the above-mentioned problem, since the insulation by anodization is partly formed on the gate electrode line, reduction of signal delay is obtained than in the prior art.

본 발명은 상기한 효과와 아울러 사진식각공정의 단축이 이루어진다. 빈번한 포토작업을 행함이 없이 공정이 진행되므로 적어도 4스텝 정도가 단축되어 제조수율이 증대되는 효과를 갖는다. 구체적으로는 금속전극층 패턴형성을 위해 도포되었던 포토 레지스트막이 제거됨이 없이 양극산화 마스크가 도포된 후에 포토층 에칭이 이루어지므로 공정이 단축되고 실패율이 감소될 수 있는 것이다.In accordance with the present invention, the photolithography process is shortened. Since the process proceeds without performing frequent photo work, at least 4 steps are shortened to increase the manufacturing yield. Specifically, since the photo layer is etched after the anodization mask is applied without removing the photo resist film applied for forming the metal electrode layer pattern, the process may be shortened and the failure rate may be reduced.

지금 설명한 공정을 요약해 보면 LCD용 표시판넬부의 형성을 위해 준비된 기판상에 어드레스 금속라인이 형성되고 이 어드레스 금속라인중 일부는 절연층이 도포되며 이어서 전면에 걸쳐 게이트 절연층이 침적 형성된다.Summarizing the process described now, an address metal line is formed on a substrate prepared for forming an LCD display panel portion, and a portion of the address metal line is coated with an insulating layer, and then a gate insulating layer is deposited over the entire surface.

본 발명에서는 게이트전극은 어드레스라인 즉, 게이트전극 라인중에 형성되거나 또는 이 게이트전극 라인을 따라 형성된 게이트전극 형성을 위해 후크(hook) 상에 형성될 수 있다. 공지의 기술로 화소부를 형성하지만 본 발명의 방법에 따라서 LCD용 표시판넬부에서 게이트 전극과 데이타 전극, 반도체층이 중첩되는 부분에서만 2중의 절연층이 개재된 형태를 하게 된다. 그러나 경우에 따라서 게이트 절연층이 복수의 층을 하게 되면 상기 중첩부는 그 이상의 복수의 층이 될 수 있다. 본 발명은 이러한 구조의 LCD용 표시판넬부를 포함한다.In the present invention, the gate electrode may be formed in an address line, that is, a gate electrode line, or may be formed on a hook to form a gate electrode formed along the gate electrode line. The pixel portion is formed by a known technique, but according to the method of the present invention, a double insulating layer is interposed only in a portion where the gate electrode, the data electrode, and the semiconductor layer overlap in the LCD display panel portion. However, in some cases, when the gate insulating layer has a plurality of layers, the overlapping portion may be a plurality of layers. The present invention includes a display panel portion for an LCD of such a structure.

Claims (3)

박막 트랜지스터를 갖는 액정디스플레이 장치의 판넬부 제작방법에 있어서, 어드레스 라인(게이트전극 라인)의 형성을 위해 기판상에 금속층을 형성하며 이 위에 포토 레지스트막을 덮어 게이트 전극 라인을 형성하고, 이 위에 양극산화용 패턴을 형성하여 상기 형성된 게이트전극 라인과, 이 후 형성될 데이타 라인, 반도체층이 중첩되는 영역에 한하여 상기 금속층이 노출되도록 노광, 현상 및 양극산화를 실시하므로써 게이트전극 라인상에 부분적으로 절연층을 형성하고, 상기 게이트전극 라인상에 도포된 포토 레지스트막을 제거하여 이 후 박막 트랜지스터(TFT) 소자 형성 단계를 거쳐 표시판넬부를 제작함을 특징으로 하는 액정디스플레이 장치의 표시판넬부 제작방법.In the method of fabricating a panel portion of a liquid crystal display device having a thin film transistor, a metal layer is formed on a substrate to form an address line (gate electrode line), and a gate electrode line is formed by covering a photoresist film thereon, and anodizing thereon. The insulating layer is partially formed on the gate electrode line by exposing, developing, and anodizing the metal layer to be exposed only in a region where the gate electrode line, the data line, and the semiconductor layer to be formed are overlapped by forming a pattern; And forming a display panel through a thin film transistor (TFT) element forming step after removing the photoresist film applied on the gate electrode line. 제1항에 있어서, 게이트전극 라인과 데이타라인, 반도체층이 중첩되는 영역에서만 양극산화로 절연층을 형성하는 액정디스플레이 장치의 표시판넬부 제작방법.The method of claim 1, wherein the insulating layer is formed by anodization only in a region where the gate electrode line, the data line, and the semiconductor layer overlap. 기판 위에 형성된 게이트전극과, 게이트 절연층, 반도체층 및 소오스/드레인을 갖는 박막 트랜지스터(TFT)가 매트릭스상으로 배열되고 어드레스 라인이 상기 게이트전극에 연결되고 데이타 라인이 상기 소오스 또는 드레인 전극에 연결되어 이루어지는 액정디스플레이 장치의 표시판넬부에 있어서, 상기 어드레스 라인과 데이타 라인, 반도체층 상호교차되는 영역에만 양극산화로 형성된 층간 절연층을 형성하고, 게이트 절연층과 함께 적어도 2층 이상의 절연층으로 형성됨을 특징으로 하는 액정디스플레이장치의 표시판넬부.A thin film transistor (TFT) having a gate electrode formed on the substrate, a gate insulating layer, a semiconductor layer, and a source / drain is arranged in a matrix, an address line is connected to the gate electrode, and a data line is connected to the source or drain electrode. In the display panel portion of the liquid crystal display device, an interlayer insulating layer formed by anodization is formed only in an area where the address line, the data line, and the semiconductor layer intersect each other, and are formed of at least two insulating layers together with the gate insulating layer. A display panel portion of a liquid crystal display device.
KR1019910013224A 1991-07-31 1991-07-31 Making method and display panel of lcd KR930005561B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910013224A KR930005561B1 (en) 1991-07-31 1991-07-31 Making method and display panel of lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910013224A KR930005561B1 (en) 1991-07-31 1991-07-31 Making method and display panel of lcd

Publications (2)

Publication Number Publication Date
KR930002858A KR930002858A (en) 1993-02-23
KR930005561B1 true KR930005561B1 (en) 1993-06-23

Family

ID=19318078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013224A KR930005561B1 (en) 1991-07-31 1991-07-31 Making method and display panel of lcd

Country Status (1)

Country Link
KR (1) KR930005561B1 (en)

Also Published As

Publication number Publication date
KR930002858A (en) 1993-02-23

Similar Documents

Publication Publication Date Title
US5585290A (en) Method of manufacturing a thin film transistor substrate
US6750087B2 (en) Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same
EP0301571B1 (en) Thin film transistor array
JPH0990421A (en) Liquid crystal display device and its manufacture
JP4166300B2 (en) Manufacturing method of liquid crystal display device
WO2020024561A1 (en) Thin film transistor and preparation method therefor and array substrate
US6376288B1 (en) Method of forming thin film transistors for use in a liquid crystal display
US5796449A (en) Active matrix liquid crystal display with one repair line above protective layer and one below
JPH0580650B2 (en)
US6806933B2 (en) Array substrate with multi-layer electrode line
JP3094610B2 (en) Method for manufacturing thin film transistor
EP0544069A1 (en) Thin-film transistor panel and method of manufacturing the same
KR930005561B1 (en) Making method and display panel of lcd
JPH06194688A (en) Thin-film transistor matrix device and its production
KR0158642B1 (en) Liquid crystal display device and its manufacturing method
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JPH10170951A (en) Production of liquid crystal display device
JPS61224359A (en) Manufacture of thin film transistor array
JPH0815733A (en) Thin film transistor panel and its production
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device
JPH0570825B2 (en)
JPH05150268A (en) Production of thin-film transistor panel
JPH07325321A (en) Production of liquid crystal display device
KR100372305B1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating the same
KR100527079B1 (en) Method of manufacturing thin film transistor array substrate

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110614

Year of fee payment: 19

EXPY Expiration of term