KR930004893Y1 - 비자(visa) 터미날의 시스템 클럭 발생회로 - Google Patents

비자(visa) 터미날의 시스템 클럭 발생회로 Download PDF

Info

Publication number
KR930004893Y1
KR930004893Y1 KR2019900013471U KR900013471U KR930004893Y1 KR 930004893 Y1 KR930004893 Y1 KR 930004893Y1 KR 2019900013471 U KR2019900013471 U KR 2019900013471U KR 900013471 U KR900013471 U KR 900013471U KR 930004893 Y1 KR930004893 Y1 KR 930004893Y1
Authority
KR
South Korea
Prior art keywords
output
terminal
counter
flop
flip
Prior art date
Application number
KR2019900013471U
Other languages
English (en)
Other versions
KR920005080U (ko
Inventor
박기복
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900013471U priority Critical patent/KR930004893Y1/ko
Publication of KR920005080U publication Critical patent/KR920005080U/ko
Application granted granted Critical
Publication of KR930004893Y1 publication Critical patent/KR930004893Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/12—Card verification
    • G07F7/125—Offline card verification

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

비자(VISA) 터미날의 시스템 클럭 발생회로
제1도는 종래의 비자 터미날의 시스템 클럭 발생회로도.
제2도는 이 고안에 따른 비자 터미날의 시스템 클럭 발생회로도.
제3도는 제2도에서의 각부 동작 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : CVDG(Color Video Display Generator) 2 : 수정발진가
IC1 : 카운터(4비트 동기 카운터) IC2 : D플립플롭
IC3 : 오아게이트 I1 : 인버터
이 고안은 비자(VISA) 터미날의 시스템 클럭 발생회로에 관한 것으로서, 보다 상세하게는 비자카드(신용카드)의 사용가능 여부를 확인하기 위한 비자 터미날에서 모토로라(MOTOROLA)사 계열의 16비트 마이크로 프로세서 시스템에 적합하도록한 시스템 클럭 발생회로에 관한 것이다.
이 고안과 관련된 종래의 시스템 클럭 발생회로는 제1도에서와 같이 28.63MHz의 신호를 발진하는 수정 발진자(2)의 출력을 CVDG(Color Video Display Generator)(1)에서 20분주하여 8비트 마이크로 프로세서의 시스템 클럭으로 사용하였다. 이와 같이 IC내부에서 분주하여 사용했기 때문에 시스템 클럭이 바뀌게 되면 사용이 불가능하게 된다.
따라서 16비트의 마이크로 프로세서에서는 제1도의 시스템 클럭 발생회로를 채용할 수가 없는 것이다.
이 고안은 이와 같은 문제를 해결하기 위한 것으로서, 이 고안의 목적은 16비트 마이크로 프로세서를 사용하는 시스템에서 8비트를 사용하는 주변기기의 인터페이스를 행할 수 있도록 한 비자 터미날의 시스템 클럭 발생회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 이 고안은, 수정발진자의 출력을 4분주시킨 클럭신호에 의해 카운트 출력을 발생하는 카운터와, 카운터의 출력과 클럭신호에 의해 1펄스 지연되는 신호를 발생하는 D플립플롭과, 상기 카운터의 출력과 D플립플롭의 출력의 신호를 논리적하는 오아게이트와, 로 되는 3분주회로로 된 비자터미날의 시스템 클럭 발생회로에 그 특징이 있다.
이와 같은 이 고안에 따른 비자 터미날의 시스템 클럭 발생회로의 일실시예에 대하여 첨부도면에 따라서 상세히 설명하면 다음과 같다.
제2도는 이 고안에 따른 비자터미널의 시스템 클럭 발생회로에 관한 것으로서, 수정발진자에서 발생한 28.63MHz를 4분주한 7.16MHz의 클럭신호(CLKSW)가 입력되며 라이징 엣지(Rising Edge)에서 동작되는 4비트의 카운터(IC1)와, 이 카운터(IC1)의 출력과 상기 클럭신호와 역위상인 클럭신호를 받아 구동하는 D플립플롭(IC2)와, 상기 카운터(IC1)의 출력과 D플립플롭(IC2)을 논리적하는 오아게이트(IC3)와,로 이루어지고 카운터(IC1)의 출력단(Q1)의 신호를 받아 카운터(IC1)를 클리어시키는 인버터(I1)을 구비하였다.
이와 같이 구성된 이 고안은 주회로의 수정발진자에서 발생하는 28.63MHz를 4분주하여서 된 7.16MHz의 클럭신호(CLKSW),가 각각 카운터(IC1)와 D플립플롭(IC2)에 인가되는데 제3도의 파형도에서와 같이 카운터(IC1) 클럭신호(CLKSW)가 라이징 엣지(Rising Edge)에서 출력(Q1)이 로직 "H"일때 파형(C)와 같이 인터버(I1)의 출력이 발생되어 클리어 되며 제3b도와 같이 클럭신호(CLKSW)의 입력에 의해 출력단(Q1)에 출력파형이 발생된다. 이 출력이 D플립플롭(IC2)의 입력단(D)에 입력되고 D플립플롭(IC2)의 클럭단(CLK)에는 클럭신호가 입력되어 이 클럭신호의 라이징 엣지일때 카운터(IC1)의 출력상태를 제3도의 파형(d)와 같이 그 출력단(Q)에 출력하게 된다.
이 D플립플롭(IC2)의 출력과 카운터(IC1)의 출력이 오아게이트(IC3)에 각기 입력되어 제3도의 파형(e)과 같이 3분주된 출력이 발생하게 되는데 이 출력신호는 7.16MHz를 3분주한 2.39MHz로 되어 시스템 클럭으로 사용하게 된다. 즉, 16비트 마이크로 프로세서에는 시스템 클럭이 2.39MHz이므로 이 고안에 따른 클럭 발생회로의 사용이 적합하게 된다. 제3도의 파형(a)는 카운터(IC1)의 출력단(Q0)의 출력파형이다.
이상에서와 같이 이 고안에 따른 비자 터미널의 시스템 클럭 발생회로에 의하면, 주회로의 수정 발진자로부터 4분주시킨 클럭신호를 제공받는 4비트 동기 카운터와, 수정 발진자로부터 4분주시킨 클럭신호를 제공받아 카운터의 출력시 출력을 발생하는 D플립플롭과, 상기 카운터와 D플립플롭의 출력을 논리적하는 오아게이트와, 로 되어있기 때문에 상기 4분주된 수정 발진자의 출력을 다시 3분주시켜 16비트 마이크로 프로세서에서 요구하는 2.39MHz의 클럭신호를 발생하게 되어 16비트의 비자 터미날 기기에 클럭신호를 제공하게 된다.

Claims (1)

  1. 수정 발진자의 출력을 4분주시켜서 된 클럭신호(CLKSW)를 제공받는 카운터(IC1)와, 수정 발진자의 출력을 4분주 시켜서 된 클럭신호를 제공받아 상기 카운터(IC1)의 출력단(Q1)의 출력시 출력을 발생하는 D플립플롭(IC2)과, 상기 카운터(IC1)와 D플립플롭(IC2)의 출력을 논리적하는 오아게이트(IC3)와, 로 되는 비자 터미날의 시스템 클럭 발생회로.
KR2019900013471U 1990-08-31 1990-08-31 비자(visa) 터미날의 시스템 클럭 발생회로 KR930004893Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900013471U KR930004893Y1 (ko) 1990-08-31 1990-08-31 비자(visa) 터미날의 시스템 클럭 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900013471U KR930004893Y1 (ko) 1990-08-31 1990-08-31 비자(visa) 터미날의 시스템 클럭 발생회로

Publications (2)

Publication Number Publication Date
KR920005080U KR920005080U (ko) 1992-03-26
KR930004893Y1 true KR930004893Y1 (ko) 1993-07-26

Family

ID=19302924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900013471U KR930004893Y1 (ko) 1990-08-31 1990-08-31 비자(visa) 터미날의 시스템 클럭 발생회로

Country Status (1)

Country Link
KR (1) KR930004893Y1 (ko)

Also Published As

Publication number Publication date
KR920005080U (ko) 1992-03-26

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
KR950004641B1 (ko) 가변 분주기
US4095267A (en) Clock pulse control system for microcomputer systems
US4870299A (en) Dynamic switching circuit for multiple asynchronous clock sources
KR950009450A (ko) 데이타 동기 시스템 및 방법
US4409671A (en) Data processor having single clock pin
KR930004893Y1 (ko) 비자(visa) 터미날의 시스템 클럭 발생회로
US4722070A (en) Multiple oscillation switching circuit
US5335253A (en) Non-integral frequency division using regulated digital divider circuits
US3746891A (en) Digitally controlled sine wave generator
US3935475A (en) Two-phase MOS synchronizer
JP3649874B2 (ja) 分周回路
US4224574A (en) Digital frequency quadrupler
KR960016809B1 (ko) 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로
US6061804A (en) Pulse generating circuit for providing a low-noise microprocessor clock signal
US4763297A (en) Monolithic integrated digital circuit including an internal clock generator and circuitry for processing multi-digit signals
EP1618660B1 (en) Enabling method to prevent glitches in waveform
US4558457A (en) Counter circuit having improved output response
KR900001529Y1 (ko) 단말기 표시장치에서의 두배 크기 글자 발생회로
KR950010756B1 (ko) 액정표시장치의 인에이블신호 구동회로
KR0141711B1 (ko) 상승/하강 에지 검출장치
KR890004802Y1 (ko) 중앙처리 장치용 클록 신호 선택장치
KR900000852Y1 (ko) 2배 확대 표시 제어회로
KR920003475Y1 (ko) 프로그램머블 클럭분주 회로
KR930002257B1 (ko) 디지탈시스템의 시스템클럭 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee