KR930004829Y1

KR930004829Y1 - Double scanning tv

Info

Publication number: KR930004829Y1
Application number: KR2019880008112U
Authority: KR
Inventors: 강경진
Original assignee: 주식회사 금성사; 최근선
Priority date: 1988-05-31
Filing date: 1988-05-31
Publication date: 1993-07-23
Also published as: KR890023958U

Abstract

내용 없음.No content.

Description

Double Scan Conversion TV Using Return Period

제1도는 종래의 2배 주사 변환 TV 블록도.1 is a conventional double scanning conversion TV block diagram.

제2도는 제1도에 있어서 주사선 구성도.2 is a scanning line configuration diagram in FIG.

제3도는 본 고안에 따른 2배 주사 변환 TV 블록도.3 is a double scanning conversion TV block diagram according to the present invention.

제4도는 제3도에 있어서 전류 파형도.4 is a current waveform diagram of FIG.

제5도는 제3도에 있어서 주사선 구성도.5 is a scanning line configuration diagram in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : A/D 변환기 2 : Y/C 분리 킹 색복조회로1: A / D converter 2: Y / C separation king color demodulation circuit

3 : 동기 분리회로 4, 5 : 라인 메모리(Line Memory)3: Sync Separation Circuit 4, 5: Line Memory

6 : 멀티 플렉서 7 : 칼라 디멀티 플렉서6: multiplexer 7: color demultiplexer

8 : D/A 변환기 9 : 메트릭스 회로8: D / A converter 9: matrix circuit

10 : 브라운관 11 : 수평 편향 회로10: CRT 11: Horizontal deflection circuit

12 : 수직 편향 회로 13 : 클럭 발생회로12 vertical deflection circuit 13 clock generation circuit

14 : 톱니파 발생기 15 : 엎(Up) 카운터14: Sawtooth generator 15: Up counter

16 : 다운(Down) 카운터 17 : 삼각파 발생기16: Down counter 17: Triangular wave generator

18 : Est/West 모듈레이터 19 : 제로 크로싱(Zero Crossing)검출기18: Est / West Modulator 19: Zero Crossing Detector

20 : 위상 비교기 21 : 저역 통과 필터20: phase comparator 21: low pass filter

22 : 전압 조정 지연회로 23 : 하프 라인 리드(Half Line Read) 카운터22: voltage regulation delay circuit 23: half line read counter

본 고안은 디지털 TV에 관한 것으로 특히 귀선 기간을 이용하여 2배 주사 변환에 적당하도록 한 2배 주사변환 TV에 관한 것이다.The present invention relates to a digital TV, and more particularly, to a double scan conversion TV adapted to a double scan conversion using a retrace period.

종래의 2배 주사 변환 TV는 주사 속도가 일반 TV의 2배였는데 이에 첨부한 도면을 참조하여 종래의 기술 내용을 살펴보면 다음과 같다.The conventional double scan conversion TV has a scanning speed twice that of a general TV. Referring to the accompanying drawings, the related art is as follows.

첨부 도면 제1도는 기존의 2배 주사 변화 TV의 구성을 보인 블록도로서, 영상 합성 신호(Vin)가 인가되는 A/D변환기(1)의 출력단은 Y/C(휘도/색도) 분리 및 색 복조 회로(2)와 동기 분리 회로(3)를 각각 거쳐 라인메모리(4)(5)와 수평 편향 회로(11) 및 수직 편향회로(12)에 연결되고, 라인 메모리(4)(5)의 출력단은 멀티플렉서(6)를 거쳐 D/A 변환기(8)와 칼라 디멀티 플렉서(7)에 연결되며, 칼라 디멀티 플렉서(7)의 출력단은 D/A 변환기(8)에 접속되고, D/A 변환기(8)의 출력단은 매트릭스 회로(9)를 거쳐 브라운관(10)의 전자총에 연결되며, 상기 수평 편향회로(11)와 수직 편향회로(12)의 출력단은 브라운관(10)의 편향 코일에 연결되고, 클럭 발생회로(13)의 출력이 회로 각부에 공급되도록 연결 구성된다.1 is a block diagram showing the structure of a conventional double-scanning change TV, in which the output terminal of the A / D converter 1 to which the image synthesis signal Vin is applied is separated from Y / C (luminance / chromatity) and color. Connected to the line memories 4 and 5, the horizontal deflection circuit 11 and the vertical deflection circuit 12 via the demodulation circuit 2 and the synchronous separation circuit 3, respectively. The output terminal is connected to the D / A converter 8 and the color demultiplexer 7 via a multiplexer 6, and the output terminal of the color demultiplexer 7 is connected to the D / A converter 8, The output end of the D / A converter 8 is connected to the electron gun of the CRT 10 via the matrix circuit 9, and the output end of the horizontal deflection circuit 11 and the vertical deflection circuit 12 is deflected of the CRT 10. It is connected to the coil and is connected so that the output of the clock generation circuit 13 is supplied to each circuit part.

상기한 바와 같이 구성된 회로의 동작 및 문제점은 다음과 같다.The operation and problems of the circuit constructed as described above are as follows.

A/D 변환기(1)에 의해 디지털화 한 합성 영상 신호는 Y/C 분리회로 및 색복조 회로(2)에 의해 휘도 신호와 색조 신호로 분리되어 라인 메모리(4)(5)에 번갈아 가며 입력된다.The composite video signal digitized by the A / D converter 1 is separated into a luminance signal and a hue signal by the Y / C separation circuit and the color demodulation circuit 2, and is input to the line memories 4 and 5 alternately. .

두 라인 메모리 (4)(5)는 멀티플렉서(6)에 의해 한 라인 메모리가 기록 중에 있을 때 다른 메로리가 읽혀지며, 다음 수평주기에서는 두 라인 메모리 (4)(5)의 동작이 바뀌게 된다.The two line memories (4) (5) are read by the multiplexer (6) when one line memory is being written while the other memory is read, and the operation of the two line memories (4) (5) is changed in the next horizontal period.

이때 읽어내는 속도는 기록하는 속도의 2배이므로 첨부도면 제2도에 보인 바와 같이 홀수 필드나 짝수 필드에서 한 주사선을 2번 주사할 수 있게 된다.At this time, since the reading speed is twice the writing speed, as shown in FIG. 2, one scanning line can be scanned twice in an odd field or an even field.

제2도에 있어서 실선은 라인 메모리에서 처음 읽어낸 신호를 나타내며, 점선은 라인 메모리에서 2번째 읽어낸 신호를 나타낸다.In FIG. 2, the solid line represents the signal first read from the line memory, and the dotted line represents the second signal read from the line memory.

스러나 상기한 바와 같이 일반 TV에 대해 수평 주사 주파수와 수평 편향 및 D/A 변환기의 속도가 2배가 되므로 하드웨어의 구성에 어려운 점이 많으며, 정상 속도의 수평 동기 신호와 2배 속도의 수평 동기 신호가 라인 메모리에 의한 지연시간 만큼의 시차를 가지고 한 세트내에 존재하게 되어 복사 노이즈에 의해 화면의 중간에 더블 스캔 바(Double Scan Bar)라는 노이즈가 생기는 문제점이 있었다.However, as mentioned above, since the horizontal scan frequency, horizontal deflection, and the speed of the D / A converter are doubled with respect to a general TV, it is difficult to configure the hardware, and the horizontal sync signal at the normal speed and the horizontal sync signal at the double speed are There exists a problem that a noise called a double scan bar occurs in the middle of the screen due to the copy noise because it exists in a set with a time difference as much as the delay time by the line memory.

본 고안은 상기한 문제점을 해결하기 위한 것으로 첨부한 도면을 참조하여 그의 기술 내용을 설명하면 다음과 같다.The present invention is to solve the above problems and the description of the technical contents with reference to the accompanying drawings as follows.

첨부도면 제3도는 본 고안의 구성을 보인 블록도로서, 영상 합성신호(Vin)가 인가되는 A/D 변환기(1)의 출력단은 Y/C분리 및 색 복조회로(2)를 거쳐 엎 카운터(15)와 다운 카운터(16)의 출력단이 접속된 라인 메모리(4)(5)에 연결되며, 라인 메모리(4)(5)의 출력단은 멀티플렉서(6)를 거쳐 D/A 변환기(8)와 칼라 디멀티 플렉서(7)에 연결되고, 칼라 디멀티 플렉서(7)의 출력단은 D/A 변환기(8)에 접속되며, D/A 변환기(8)의 출력단은 메트릭스 회로(9)를 거쳐 브라운관(10)의 전자총에 연결되고, 상기한 영상 합성 신호(Vin)가 인가되는 동기 분리 회로(3)의 일 출력단은 톱니파 발생기(14)와 수직 편향 회로(12)를 순차 거쳐 브라운관(10)의 편향 코일에 연결되며, 타 일출력단은 상기 A/D 변환기(1)에 연결되는 동시에 삼각파 발생기(17)와 East/West 모듈레이터(18) 및 수평 편향 회로(11)를 순차 거쳐 상기 브라운관(10)의 평향 코일 과 제로 크로싱(Zero Crodding)검출기(19)에 접속되고, 제로 크로싱 검출기(19)의 출력단을 위상 비교기(20)와 저역통과 필터(21)를 순차거쳐 클럭 발생회로(13)의 출력을 받는 전압 조정 지연회로(22)에 연결되며, 전압 조정 지연회로(22)의 출력단은 하프라인 리드 카운터(23)를 거쳐 위상 비교기(20)로 연결됨과 동시에 회로 각부에 출력이 공급되도록 구성된다.3 is a block diagram showing the structure of the present invention, in which the output terminal of the A / D converter 1 to which the image synthesized signal Vin is applied is placed through a Y / C separation and color demodulation circuit 2. (15) and the output terminal of the down counter 16 are connected to the connected line memory (4) (5), the output terminal of the line memory (4) (5) via the multiplexer (6) D / A converter (8) And a color demultiplexer 7, the output end of the color demultiplexer 7 is connected to a D / A converter 8, and the output end of the D / A converter 8 is a matrix circuit 9. The output terminal of the synchronous separation circuit 3 to which the image synthesis signal Vin is applied is connected to the electron gun of the CRT 10 through the sawtooth generator 14 and the vertical deflection circuit 12 sequentially through the CRT. 10) and the tile output terminal is connected to the A / D converter 1 and at the same time the triangular wave generator 17, the East / West modulator 18 and the horizontal deflection circuit 11 It is sequentially connected to the parallel coil and zero crossing detector 19 of the CRT 10, and the output terminal of the zero crossing detector 19 is sequentially clocked through the phase comparator 20 and the low pass filter 21. It is connected to the voltage regulation delay circuit 22 that receives the output of the generator circuit 13, the output terminal of the voltage regulation delay circuit 22 is connected to the phase comparator 20 through the half line read counter 23 and at the same time The output is configured to be supplied.

상기한 바와 같이 구성된 본 고안의 동작 및 작용 효과는 다음과 같다.The operation and effect of the present invention configured as described above are as follows.

합성 영상 신호(Vin)는 A/D 변환기(1)에 의해 디지털화 된 후, Y/C 분리 및 색복조 회로(2)에 의해 휘도신호(Y)와 색도 신호(C)로 분리되어 라인 메모리(4)(5)로 한 수평 주기마다 번갈아 가며 입력된다.The synthesized video signal Vin is digitized by the A / D converter 1, and then separated by the luminance signal Y and the chroma signal C by the Y / C separation and color demodulation circuit 2, and the line memory ( 4) (5) are inputted alternately every one horizontal period.

이 메모리(4)(5)로 부터의 데이터 출력은 엎 카운터(15)와 다운 카운터(16)에 의해 출력 순서가 결정된다.The output order of the data output from this memory (4) (5) is determined by the knock counter (15) and the down counter (16).

즉 데이터를 읽어내는 속도는 데이터 기록 속도의 2배가 되는데 처음 읽어 낼 때에는 엎 카운터(15)를 사용해 데이터가 기록된 순서대로 읽고, 그 다음에는 다운 카운터(16)를 사용하여 데이터가 기록된 순서와 반대로 읽게 된다.That is, the data reading speed is twice the data writing speed. When reading the data for the first time, the data is read in the order in which the data is written using the down counter 15, and then the data is written using the down counter 16. You read in reverse.

이렇게 되면 화면의 왼쪽에서 오른쪽으로 데이터를 주사할 때에는 원래의 데이터를 그대로 주사하며, 데이터가 주사되지 않는 기존의 일반 TV의 수평 귀선 기간 동안에는 기록된 데이터를 역순으로 읽어 수평 주사를 한번 더 할 수 있게 된다.In this case, when scanning data from the left to the right of the screen, the original data is scanned as it is, and during the horizontal retrace period of a conventional TV that does not scan data, the recorded data is read in reverse order so that horizontal scanning can be performed once more. do.

이를 위해 동기 분리회로(3)에서 분리된 수평 동기신호(Hsync)와 수직 동기신호(Vsync)중 수직 동기 신호는 톱니파 발생기(14)를 거쳐 제4a도와 같은 전류파형으로 수직 편향 코일에 입력되고, 수평 동기 신호는 삼각파 발생기(17)를 거쳐 제4a도와 같은 전류파형으로 수직 편향 코일에 입력되고, 수평 종기 신호는 삼각파 발생기(17)를 거쳐 제4b도와 같이 좌우가 대칭인 수평 편향 신호로 된다.To this end, the vertical synchronizing signal of the horizontal synchronizing signal Hsync and the vertical synchronizing signal Vsync separated from the synchronizing separation circuit 3 is input to the vertical deflection coil with the current waveform as shown in FIG. 4a through the sawtooth generator 14, The horizontal synchronizing signal is input to the vertical deflection coil as a current waveform as shown in FIG. 4A via the triangular wave generator 17, and the horizontal terminal signal is a horizontal deflection signal having left and right symmetrical as shown in FIG. 4B via the triangular wave generator 17.

이 삼각파는 East/West 모듈레이터(18)에 의해 East/West 보정이 된후 수평 편향 회로(11)에 입력되는데 쌍방향으로 데이터를 주사하는 본 고안에서는 귀선 기간이 없으므로 수평 브랭킹(Blauking) 신호가 영상신호에 실리지 않게 되어 왼쪽에서 오른쪽으로 주사할 때 서로의 데이터가 어긋날 우려가 있다.This triangular wave is inputted to the horizontal deflection circuit 11 after the East / West modulator 18 is East / West corrected. However, in the present invention which scans data in both directions, there is no return period, so the horizontal blanking signal is a video signal. There is a possibility that the data of each other may be out of alignment when scanning from left to right.

이를 위해 수평편향 전류가 흐르지 않는 수평 편향 신호(Ho)의 θ레벨을 검출하는 제로 크로싱 검출기(19)와 수평신호 데이터의 리드(Read) 클럭의 반을 카운트하는 하프라인 리드 카운터(23)의 출력을 위상 비교기(20)로 비교한다.To this end, the output of the zero crossing detector 19 which detects the θ level of the horizontal deflection signal Ho, through which the horizontal deflection current does not flow, and the half line read counter 23 which counts half of the read clock of the horizontal signal data. Is compared with the phase comparator 20.

위상 비교기(20)의 출력은 저역 통과 필터(21)에 의해 DC 전압치로 변하여 전압 조정 지연회로(22)의 지연시간을 조절하므로써 수평편향 신호가 θ 레벨일때의 순간과 수평 신호 샘플링 데이터의 중간 데이터를 읽는 순간을 일치시키면 화면을 좌우로 나누는 중간 라인과 수평 주사선의 중간이 일치하게 되어 기존 TV의 수평 동기와 동일하게 동작 한다.The output of the phase comparator 20 is changed to the DC voltage value by the low pass filter 21 to adjust the delay time of the voltage adjustment delay circuit 22 so that the moment when the horizontal deflection signal is θ level and the intermediate data of the horizontal signal sampling data. Matching the moment of reading coincides with the middle line of horizontal dividing line and the horizontal scanning line, which is the same as the horizontal sync of existing TV.

첨부도면 제5도에서 화면의 오른쪽에서 왼쪽으로 주사하는 주사선은 기존의 TV에 없던 주사선이다.In FIG. 5, a scanning line scanning from the right side to the left side of the screen is a scanning line which does not exist in a conventional TV.

상기한 바와 같이 본 고안은 주사 방향을 쌍 방향으로 하여 화질을 개선시키고, 수평 편향 주파수는 일반 TV와 같은 주파수를 사용하므로 기존의 2배 주사 변환 TV에 필요한 별도의 수평 평향 코일이 필요없으며 더블 스캔 바(Double Scan Bar)를 제거하는 효과를 갖게 된다.As described above, the present invention improves image quality by making the scanning direction bidirectional, and since the horizontal deflection frequency uses the same frequency as a general TV, there is no need for a separate horizontal plane coil required for a conventional double scan conversion TV, and double scan. It has the effect of removing the double scan bar.

Claims

The up / down counters 15 and 16, which determine the output by counting the data addresses of the read / write memories 4 and 5, and the vertical synchronous signal are applied to convert the sawtooth wave current waveform into the vertical waveform coil. A sawtooth wave generator 14 for inputting, a triangular wave generator 17 for outputting current waveforms of horizontally deflected triangular waves having left and right symmetry by receiving a horizontal synchronizing signal, and an East / West receiving the output of the triangular wave generator 17 Of the East / West modulator 18 for correcting and outputting the signal, the zero crossing detector 19 for detecting the low level of the horizontal deflection signal Ho, through which the horizontal bias current does not flow, and the read clock of the horizontal signal data. The half line counter 23 for counting and outputting half and the phase comparator 20 for comparing the output of the half line counter 23 and the output of the zero crossing detector 19, and the output of the phase comparator 20 When converted to DC voltage Output the low pass filter 21, the output of the low pass filter 21 and the clock signal of the clock generation circuit 13 are applied to adjust the delay time and sampling the instant and horizontal signal when the horizontal deflection signal is low level Double scan conversion using retrace time, comprising a voltage adjustment delay circuit 22 for matching the middle line of the screen to the left and right and the horizontal scan line to coincide with the instant of reading the intermediate data of the data. TV.