KR930004023B1 - 부분 이미지를 잘라내는 방법 - Google Patents

부분 이미지를 잘라내는 방법 Download PDF

Info

Publication number
KR930004023B1
KR930004023B1 KR1019890004799A KR890004799A KR930004023B1 KR 930004023 B1 KR930004023 B1 KR 930004023B1 KR 1019890004799 A KR1019890004799 A KR 1019890004799A KR 890004799 A KR890004799 A KR 890004799A KR 930004023 B1 KR930004023 B1 KR 930004023B1
Authority
KR
South Korea
Prior art keywords
storage area
original image
image
predetermined amount
area
Prior art date
Application number
KR1019890004799A
Other languages
English (en)
Other versions
KR890016434A (ko
Inventor
유따까 아오끼
가즈노리 다까야나기
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
하워드 지. 피거로아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 하워드 지. 피거로아 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR890016434A publication Critical patent/KR890016434A/ko
Application granted granted Critical
Publication of KR930004023B1 publication Critical patent/KR930004023B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

부분 이미지를 잘라내는 방법
제1도는 본 발명에 따르는 그래픽 표시 시스템의 실시예를 나타내는 블록선도.
제2도는 APA메모리(10)의 내용을 나타내는 블록선도.
제3도는 마스크 데이타 생성기(14)의 일예를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : APA메모리 10A : 원 이미지 기억영역
10B : 작업·기억 영역 10C : 전송선 기억영역
10D, 10E : 패턴 데이터 11 : 외형 도트 패턴
11' : 부분 이미지 20 : 멀티플렉서
28 : 버스 30-0 내지 30-15 : 배타적 OR게이트
32 : 래치
본 발명은 부분 이미지(image)의 잘라내기가 가능한 그래픽 표시 시스템(graphic display system)에 관한 것이며, 특히 래스터 연산(raster operation)을 이용하여 임의의 부분 이미지를 잘라낼 수 있는 방법에 관한 것이다.
그래픽(graphic)을 포함하는 이미지처리 분야에서는 디스플레이(특히 칼라 디스플레이)의 화면상에서 특정부분 이미지를 지정하여 잘라붙이기(cut-and-paste) 등의 조작을 행하는 일이 자주 있다. 종래는 소프트웨어 또는 전용의 하드웨어를 사용하므로써 부분 이미지의 잘라내기가 실시되어 왔다. 예컨대 본 출원인의 출원에 관한 일본국 특개소 61-32888호 공보는 부분 이미지를 잘라내어 화면상의 별도장소에 확대 표시하는 소프트웨어 수법을 밝히고 있다. 또 1981년 9월에 발행된 IBM Technical Disclosure Bulletin 제24권 제4호의 1778 내지 1782페이지에는 전용의 AND게이트를 사용하여 부분 이미지를 잘라내는 수법을 밝히고 있다.
부분 이미지 잘라내기를 소프트웨어로 행할 경우는 고속화에 한계가 있으며, 또 전용 하드웨어로 행할 경우는 고속처리는 가능하나 고정되어 있기 때문에 확장성이나 융통성이 결여되고, 또 하드웨어도 여분으로 마련하기 때문에 가격이 높아지기도 한다.
따라서, 본 발명의 목적은 통상의 그래픽 표시 시스템이 갖추어져 있는 래스터 연산 기능을 이용하여 임의의 부분 이미지를 잘라내게 하는데 있다.
본 발명에 따르는 부분 이미지의 잘라내기가 가능한 그래픽 표시 시스템은 이미지 기억수단과, 잘라내어야할 부분 이미지 외형을 그리는 외형 묘화수단과, 이 외형에 따른 마스크 데이타를 생성하는 마스크 데이타 생성수단과, 원 이미지중 마스크 데이타로 마스크되어 있지 않는 부분만을 이미지 기억수단에 기입하는 부분 이미지 기입수단으로 이루어져 있다. 이미지 기억수단은 모든 포인트 어드레스 지정 가능(APA) 메모리이며 여기에 원 이미지를 기억하기 위한 원 이미지 기억영역, 상기 외형을 나타내는 도트 패턴을 기억하기 위한 작업 기억 영역 및 부분 이미지를 기억하기 위한 전송선 기억 영역이 설정된다. 마스크 데이타 생성 수단은 외형 도트 패턴으로 둘러싸인 영역을 비 마스크 상태로 하고 동시에 그 이외를 마스크 상태로 하는 마스크 데이타를 생성한다. 부분 이미지 기입 수단은 부분 이미지와 소정의 패턴 데이타를 조합함으로서 전송선 기억 영역에 써넣을 수도 있다.
본 발명에 따르는 그래픽 표시 시스템 구성을 제1도에 나타낸다. 본 시스템은 부분 이미지가 잘라 내어지는 원 이미지를 기억하는 APA메모리(10)와, 잘라낼 부분 이미지의 외형을 그리는 외형 묘화장치(12)와, 이 외형 묘화장치(12)로 그려진 외형 데이타에 의해 마스크 데이타를 생성하는 마스크 데이타 생성기(14)와, APA메모리(10)로부터 판독된 이미지 데이타에 대해 비트단위 처리를 가능케 하기위한 비트조작 회로(16)와, 래스터 연산회로(18)와, 마스크 데이타 생성기(14)에서의 마스크 데이타 또는 래스터 연산회로(18)에서의 이미지 데이타를 선택하여 APA메모리(10)의 데이타 입력단자에 공급하는 멀티플렉서(MUX)(20)와, APA메모리(10)로부터 판독된 이미지 데이타를 표시용 신호로 변환하는 비디오 회로(22)와, 이 비디오회로(22)에서의 신호로 가시 표시를 하는 표시장치(24)와, 전체의 제어를 담당하는 제어장치(26)을 포함하고 있다. 본 발명은 칼라 표시시스템에도 단색 표시 시스템에도 적용할 수 있으나, 이하에서는 1화소가 n비트(예컨대 n=4)로 된 칼라 표시시스템을 예로들어 설명하기로 한다.
주지하는 바와 같이, 칼라 표시시스템에 있어서는 APA메모리(10)는 n개의 메모리 플레인으로 구성되며 APA메모리(10)로부터 판독된 n비트의 각 화소 데이타는 비디오 회로(22)에 마련되어 있는 팔레트 회로로 실제의 표시색을 나타내는 m비트 (예컨대 m=6)의 칼라 데이타로 변환되어 디지탈 아날로그 변환을 받은 후 표시 장치(24)에 공급된다.
다음에, 제2도를 참조하면서 제1도의 그래픽 표시시스템으로 실행되는 부분 이미지의 잘라내기에 대해 설명한다. 제2도는 APA메모리(10)의 내용을 예시한 것으로 원 이미지 기억영역(10A), 잘라낼 부분 이미지의 외형을 그리기 위한 작업 기억영역(10B) 및 잘라낸 부분 이미지를 전송하는 전송선 기억영역(10C)를 포함하고 있다. 이들 기억영역(10A 내지 10C)의 크기는 같다. APA메모리(10)는 이들 외에 패턴 데이타(10D, 10E)를 포함할 수도 있다. 이들 패턴 데이타는 래스터 연산회로(18)로 원 이미지 데이타와 합성된다.
부분 이미지를 잘라내는 경우, 사용자는 먼저 외형묘화장치(12)를 사용하여 기억영역(10A)에 기억되어 있는 원이미지에서 잘라내고 싶은 부분 이미지를 한정하는 외형(예컨대, 원(circle))을 그린다. 외형 묘화 장치(12)로서는 그래픽 표시시스템에 통상 갖추어져 있는 하드웨어 묘화 기구를 이용할 수 있다. 본 출원인의 출원에 관한 일본국 특개소 61-261779호 공보에는 이러한 하드웨어 묘화 기구를 사용하여 원(circle)을 포함하는 2차 곡선을 묘화하는 기술이 밝혀져 있다. 표시장치(24)의 화면을 보면서 대화식으로 외형을 그리고 싶으면, 외형 묘화장치(12)로서 마우스를 사용하면 된다. 어떤 경우이던간에, 외형 묘화장치(12)에 의해 그려진 외형을 나타내는 도트 패턴(11)은 작업 기억영역(10B)에 기입된다. 작업 기억 영역(10B)에서의 외형 도트패턴(11)의 위치는 원 이미지 기억영역(10A)에서의 부분 이미지(11')의 위치에 대응하고 있다. 본 실시예에 있어서는 1도트가 n비트로 되어 있으나, 외형 도트에 관한 한 1비트라도 좋다. 그 경우는, n개의 메모리 플레이중의 특정한 1개에 외형 도트를 써 넣게 된다. 1도트가 n비트의 경우는 특정한 n비트 칼라 코드를 외형 도트에 할당해 두면 좋다.
작업 기억영역(10B)에 기입되는 외형 도트 패턴(11)은 옆 방향으로 본 경우 1행당 외형 도트수가 짝수로 되어 있다.
원을 예로들으면, 상단 및 하단을 제외하고는, 턴 온되어 있는 도트수가 1행당 2개임은 용이하게 알 수 있으나, 상단 및 하단에 있어서는, 인접 또는 근접하는 2개의 도트가 턴 온되도록 작업 기억영역(10B)에 기입이 실시된다. 또한 통상의 묘화기구에는 곡선에 근사하기 위해 인접하는 2 이상의 도트를 턴온하는 일이 있으나, 부분 이미지의 외형을 그릴적에는 그중 1번 바깥쪽 도트만이 턴 온된다. 이로인해, 1행당 외형 도트수를 짝수로 한다고 하는 조건이 충족된다. 이 조건은 각 행에 있어서 외형에 의해 둘러싸인 영역의 시점 및 종점을 구별하기 위해서이다. 본 실시예로는 0번을 포함하는 짝수번의 도트가 시점을 나타내고 홀수번 도트가 종점을 나타내고 있다.
외형 도트 패턴 기입이 끝나면 다음에 제어장치(26)의 제어하에, APA메모리(10)의 작업기억영역(10B)에서 마스크데이타 생성기(14)로의 판독이 실시된다. 여기서는 APA메모리(10)액세스 단위를 1워드(16비트)로 한다. 제어장치(26)은 작업 기억영역(10B)의 왼쪽 위의 어드레스 즉 개시 어드레스가 있는 곳에서 차례로 1워드씩 판독하여 마스크 데이타 생성기(14)에 공급한다. 마스크 데이타 생성기(14)는 판독된 워드에 짝수번 또는 홀수번의 외형 도트가 포함돼 있는지의 여부를 조사하며, 각 행에서 짝수번 외형 도트에서 다음 홀수번 외형도트까지를 비 마스크 상태로 하고, 동시에 나머지를 마스크 상태로 하는 마스크 데이타를 생성한다.
마스크 데이타 생성기(14)의 구성예를 제3도에 나타낸다. 도시한 예로는 마스크 데이타 생성기(14)는 16개의 배타적 OR게이트(30-i)(i=0,1,…15)과 1개의 래치(32)로 되어 있다. 배타적 OR게이트(30-i)는 캐스케이드(cascade)접속되어 있으며, 각 게이트 출력이 다음 단계의 게이트 입력으로 되어 있다. 최종단의 배타적 OR게이트(30-15)의 출력은 래치(32)를 통하여 제1배타적 OR게이트(30-0)에 입력된다. 각 게이트의 제2입력에는 작업 기억 영역(10B)에서 판독된 1워드에 대응하는 비트(B0 내지 B15)가 공급된다. 배타적 OR게이트(30-i)의 출력(Mo 내지 M15)이 1워드의 마스크 데이타가 된다.
마스크 데이타 생성기(14)가 동작되는 경우에는, 먼저 동작에 앞서서 래치(32)가 클리어된다. 작업 기억 영역(10B)에서의 판독이 실시되고 있지않는 상태에서는 (B0 내지 B15) 및 래치(32)의 Q출력이 모드 0가 되어 있기 때문에, 마스크 데이타(M0 내지 M15)도 모두 0이다. 이 상태는, 작업 기억 영역(10B)에서 판독한 각 워드의 16비트(B0 내지 B15)가 모드 0으로 하는 한 유지된다. 지금, 판독된 워드에 최초 또는 즉 0번의 외형 도트가 포함되어 있었다고 가정한다. 그러면, 대응하는 비트 Bi가 1이 되어 있으므로, 이를 입력으로서 받아드리는 배타적 OR게이트(30-i)의 출력 Mi이 1이 된다. 이 출력 Mi는 그 다음단의 배타적 OR게이트(30-(i+1))에 입력되므로 그 제2입력(Bi+1)이 1이 아닌 한, 즉 다음 홀수번 외형 도트가 포함되어 있지 않는 한, 배타적 OR게이트(30-(i+1))의 출력(Mi+1)도 1이 된다. 이하 마찬가지로, 다음 홀수번 외형 도트가 포함되어 있지 않는 한, 최종단의 배타적 OR게이트(30-15)에 이르기까지, (Mi 내지 M15)가 모두 1인 마스크 데이타가 생성된다. 마스크 데이타를 사용한 APA메모리(10)에 기입(후술한다)이 끝나면, 인에이블 신호가 발생되어 래치(32)의 클록 입력 C에 이가된다. 이로인해 래치(32)가 세트되며, 1의 Q출력을 제1단의 배타적 OR게이트(30-0)에 공급한다. 이는 다음 워드 판독에 대비하여 앞의 상태를 유지해 두기 때문이다. 이렇게 해두면, 다음 판독워드가 모두 0일지라도 모두 1의 마스크 데이타가 생성된다.
짝수번 외형 도트를 포함하는 워드 또는 그 후속 워드에 다음 홀수번 외형 도트가 포함되어 있으며, 대응하는 1의 비트 Bj를 받는 배타적 OR게이트(30-j)에 있어서는 전단에서의 입력도 1이 되어 있으므로, 그 출력 Mj은 0가 된다. 그러면, 같은 워드에 그 다음 짝수번 외형 도트가 포함되어 있지 않는 한, Mj에서 M15까지가 0가 된 마스크 데이타가 생성된다. M15가 0로 되면, 래치(32)는 리세트되며, 0의 Q출력을 제1단의 배타적 OR게이트에 공급한다. 이 상태로는 짝수번 외형 도트가 다음에 검출되기까지 0이 마스크 비트가 생성되게 된다.
이상으로 명백하듯이, 마스크 데이타 생성기(14)는 작업 기억 영역(10B)에 기입된 외형 도트 패턴(11)의 외부에 대해서는 마스크 상태를 나타내는 0의 마스크 비트를 생성하며, 외형 도트 패턴(11)의 내부에 대해서는 비 마스크 상태를 나타내는 1의 마스크 비트를 생성한다. 마스크 데이타 생성기(14)에서의 1워드의 마스크 데이타(M0 내지 M15)는 멀티플렉서(20) 및 버스(28)을 통하여 APA메모리(10)의 데이타 입력 단자에 공급된다.
본 실시예에서는, APA메모리(10)는 비트당 기입 기능을 가진 다이나믹 RAM이며, 1의 마스크 비트를 수신하는 데이타 입력 단자만이 기입을 할 수 있다. 제어장치(26)는 마스크 데이타 생성때마다 원 이미지 기억영역(source image storage area)(10A)에서 대응하는 16비트의 이미지 데이타 워드를 판독하며, 비트 조작회로(16)에 공급한다. 비트 조작회로(16)는 워드 경계에서만 액세스되는 APA메모리(10)에서의 이미지 데이타에 대해 비트 경계에서의 전송을 가능케 하는 하드웨어이다. 이러한 하드웨어는 비트 블록 전송방식(일반적으로 BitBlt라 불리워지고 있다)으로 공지된 회로이기 때문에 상세한 것은 생략한다.
비트조작회로(16)에서의 이미지 데이타는 래스터 연산회로(18)에 입력된다. 래스터 회로(18)는 APA메모리(10)에서 판독한 이미지 데이타와 다른 이미지 데이타(예컨대, 소정의 패턴 데이타)에 대해 특정한 논리 연산을 실행하며, 그 결과를 멀티플렉서(20)의 출력한다. 패스(특정의 이미지 데이타를 그대로 통과시킨다) AND, OR, 배타적 OR 등의 논리 연산은 제어장치(26)에 의해 지정된다. 이 결과, 원 이미지(source image)에서 부분 이미지를 잘라내는 경우에 아무런 변경도 없이 그대로 잘라내기도 하고, 원하는 패턴과 겹쳐서 잘라내기도 할 수 있다. 본 출원인의 출원에 관한 일본국 특개소 62-245375호 공보 및 제1984년 12월 발행의 IBM Technical Discolsure Bulletin 제27권, 제7A호의 4019 내지 4020페이지는 이러한 래스터 연산회로의 예가 밝혀져 있다.
래스터 연산회로(18)에서이 이미지 데이타 워드는 멀티플렉서(20) 및 버스(28)을 통하여 APA메모리(10)의 데이타 입력 단자에 공급된다. 제어장치(26)은 이때 기입 지령과 전송선 기억영역(10c)의 적절한 어드레스를 APA메모리(10)에 보낸다. 이리하여, 비 마스크 상태를 나타내는 1의 마스크 비트를 수신하고 있던 데이타 입력 단자에서 이미지 데이타의 기입이 실행된다.
이상의 동작은 (1) 작업 기억 영역(10B)에서의 1워드 판독, (2) 마스크 데이타 생성, (3) 원 이미지 기억영역(10A)에서의 대응하는 이미지데이타 워드 판독, (4) 전송선 기억 영역(10C)에의 마스크되어 있지 않는 이미지 데이타 비트의 기입이라고 하는 순서로 각 기억 영역의 최후 워드에 달하기까지 반복된다. 이것이 끝나면, 전송선 기억영역(10C)에는 원 이미지에서 잘라낸 부분 이미지가 기입되어진다.
이제까지 설명해 온 실시예에 있어서는, APA메모리(10)의 작업 기억영역(10B)이 원 이미지 기억영역(10A) 및 전송선 기억 영역(10C)과는 별도로 마련되어 있었으나, 어느쪽이든 한쪽 기억 영역과 일치하게 하는 것도 가능하다. 다만, 작업 기억 영역(10B)를 원 이미지 기억 영역(10A)과 일치시킨 경우에는, 외형 도트가 n비트의 칼라 코드로 표시되기 때문에 외형 도트용의 칼라 코드로서는 원 이미지로 사용되어 있지 않는 색의 칼라 코드를 사용할 필요가 있다. 또한 단색의 경우는 작업 기억 영역(10B)과 원 이미지 기억 영역(10A)를 일치시킬 수는 없다.
또 상술한 실시예로는 부분 이미지의 외형은 원(circle)이었으나, 그 밖에 타원이나 장방형, 혹은 도우넛형 등 임의의 외형을 그릴 수 있다. 다만, 장방형, 혹은 도우넛형 등 임의의 외형을 그릴 수 있다. 다만, 장방형의 경우는, 수평 방향의 상변 및 하변의도트는 작업 기억영역(10B)에는 기입되지 않는다.
상변에 대해서는, 좌변 최상단에서 우변 최상단까지를 비 마스크 상태로 하는 마스크 데이타가 생성되며, 하변에 대해서는, 좌변 최하단에서 우변 최하단까지를 비 마스크 상태로 하는 마스크 데이타가 생성된다.
이상과 같이 본 발명에 따르면, 소프트웨어에 부담을 주는 일이 없이 원 이미지에서 임의의 부분 이미지를 고속으로 잘라낼 수 있다.

Claims (4)

  1. 원 이미지를 기억하기 위한 원 이미지 기억영역, 상기 원 이미지에서 잘라내야 할 부분 이미지를 둘러싸는 외형을 나타내는 도트 패턴을 기억하기 위한 작업 기억 영역 및, 그래픽 표시상의 잘라낸 부분 이미지를 기억하기 위한 전송선 기억영역을 포함하는 기억수단을 가진 그래픽 표시 시스템에서, 부분 이미지를 잘라내는 방법에 있어서, 상기 작업 기억 영역에서 소정량의 도트 패턴을 판독하는 제1단계와, 상기 소정량의 도트 패턴으로부터, 상기 외형으로 둘러싸인 영역을 비마스크 상태로 하고 동시에 나머지 영역을 마스크 상태로 하는 마스크 데이타를 생성하는 제2단계와, 상기 원 이미지 기억 영역에서 상기 소정량의 도트 패턴에 대응하는 소정량의 원 이미지를 판독하는 제3단계와, 비마스크 상태로 하는 상기 마스크 데이타 부분에 대응하는 상기 소정량의 원 이미지의 부분만을 래스터 연산을 사용하여 상기 전송선 기억 영역에 기입하는 제4단계와, 상기 작업 기억 영역의 최종 도트 패턴이 도달될 때까지 연속적인 도트 패턴에 대해 상기 제1 내지 제4단계를 반복하는 제5단계를 특징으로 하는 부분 이미지를 잘라내는 방법.
  2. 제1항에 있어서, 상기 원 이미지 기억 영역은 상기 모든 단계를 통하여 상기 작업 기억 영역으로도 사용되는 것을 특징으로 하는 부분 이미지를 잘라내는 방법.
  3. 제1항에 있어서, 상기 전송선 영역은 상기 모든 단계를 통하여 상기 작업 기억 영역으로도 사용되는 것을 특징으로 하는 부분 이미지를 잘라내는 방법.
  4. 제1항에 있어서, 상기 판독 단계의 각각에서 상기 소정량은 16비트인 것을 특징으로 하는 부분 이미지를 잘라내는 방법.
KR1019890004799A 1988-04-15 1989-04-12 부분 이미지를 잘라내는 방법 KR930004023B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91913 1988-04-15
JP88-91913 1988-04-15
JP63091913A JPH01270176A (ja) 1988-04-15 1988-04-15 部分イメージの切出しが可能なグラフイツク表示システム

Publications (2)

Publication Number Publication Date
KR890016434A KR890016434A (ko) 1989-11-29
KR930004023B1 true KR930004023B1 (ko) 1993-05-19

Family

ID=14039823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004799A KR930004023B1 (ko) 1988-04-15 1989-04-12 부분 이미지를 잘라내는 방법

Country Status (6)

Country Link
EP (1) EP0337752B1 (ko)
JP (1) JPH01270176A (ko)
KR (1) KR930004023B1 (ko)
CN (1) CN1011092B (ko)
BR (1) BR8901475A (ko)
DE (1) DE68920353T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06274641A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd アンチエイリアシング直線表示装置
JP4270240B2 (ja) * 2006-08-14 2009-05-27 コニカミノルタビジネステクノロジーズ株式会社 画像表示装置、画像表示方法、および画像表示プログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0145821B1 (en) * 1983-12-22 1988-05-11 International Business Machines Corporation Area filling hardware for a colour graphics frame buffer

Also Published As

Publication number Publication date
EP0337752A3 (en) 1991-11-21
CN1011092B (zh) 1991-01-02
DE68920353T2 (de) 1995-07-13
EP0337752B1 (en) 1995-01-04
DE68920353D1 (de) 1995-02-16
KR890016434A (ko) 1989-11-29
BR8901475A (pt) 1989-11-14
EP0337752A2 (en) 1989-10-18
JPH01270176A (ja) 1989-10-27
CN1037975A (zh) 1989-12-13

Similar Documents

Publication Publication Date Title
US3911419A (en) Controller for cursor positioning on a display medium
US4101879A (en) Cursor movement control device for screen-segmented display apparatuses
US5291582A (en) Apparatus for performing direct memory access with stride
US6181353B1 (en) On-screen display device using horizontal scan line memories
EP0266506A2 (en) Image display processor for graphics workstation
JPS6055836B2 (ja) ビデオ処理システム
IE52210B1 (en) Display controlling apparatus
US5313227A (en) Graphic display system capable of cutting out partial images
JPS61159686A (ja) 画像表示装置
US4570161A (en) Raster scan digital display system
US4706074A (en) Cursor circuit for a dual port memory
US3952296A (en) Video signal generating apparatus with separate and simultaneous processing of odd and even video bits
EP0658858B1 (en) Graphics computer
EP0247751B1 (en) Video display system with graphical cursor
EP0225197B1 (en) Video display control circuit arrangement
KR930004023B1 (ko) 부분 이미지를 잘라내는 방법
US5870074A (en) Image display control device, method and computer program product
US5309560A (en) Data selection device
KR900000091B1 (ko) 컬러화상(Color 畵像)의 표시장치
EP0229986A2 (en) Cursor circuit for a dual port memory
JPS6355097B2 (ko)
EP0242139A2 (en) Display controller
RU1836719C (ru) Устройство дл отображени графической информации на экране цветного телевизионного индикатора
JP2709474B2 (ja) 文字・パターン情報表示装置
JPS6242277B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960426

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee