KR930003986Y1 - Voltage stabilization circuit - Google Patents
Voltage stabilization circuit Download PDFInfo
- Publication number
- KR930003986Y1 KR930003986Y1 KR2019880010427U KR880010427U KR930003986Y1 KR 930003986 Y1 KR930003986 Y1 KR 930003986Y1 KR 2019880010427 U KR2019880010427 U KR 2019880010427U KR 880010427 U KR880010427 U KR 880010427U KR 930003986 Y1 KR930003986 Y1 KR 930003986Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- horizontal
- frequency
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안에 따른 전압 안정화 회로.2 is a voltage stabilization circuit according to the present invention.
제3도는 본 고안에 따른 전압 가변 범위 그래프.3 is a voltage variable range graph according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수평동기신호 입력회로 2 : 주파수/전압 변환기 입력회로1: Horizontal synchronous signal input circuit 2: Frequency / voltage converter input circuit
3 : 주파수/전압 변환 회로 4 : 수평 사이즈 및 수평 발진 회로3: frequency / voltage conversion circuit 4: horizontal size and horizontal oscillation circuit
B1,B2 : 버퍼 D3,D4 : 다이오우드B1, B2: Buffer D3, D4: Diode
본 고안은 전압 안정화 회로에 관한 것으로, 특히 수평 주파수를 전압으로 변환한 출력 전압을 일정 전압 범위 내에서 동작하도록 하여 회로의 이상 동작을 방지하는데 적당하도록 한 주파수/ 전압 변환 회로의 출력 전압 안정화 회로에 관한 것이다.The present invention relates to a voltage stabilization circuit, and more particularly, to an output voltage stabilization circuit of a frequency / voltage conversion circuit suitable for preventing an abnormal operation of a circuit by operating an output voltage obtained by converting a horizontal frequency into a voltage within a predetermined voltage range. It is about.
종래의 기술 구성은 제1도에서 보는 바와 같이, 수평 동기 신호 입력 회로(1)의 출력이 저항(R1)을 거쳐 콜렉터 접지의 트랜지스터(Q1) 베이스에 연결되고, 트랜지스터(Q1)의 에미터는 저항(R2)을 거쳐 전원단(Vcc)과 연결되며 동시에 콘덴서(C1)를 거쳐서 다이오우드(D1)와 저항(R3-R6) 및 콘덴서(C2)로 구성된 주파수/전압 변환기 입력 회로(2)를 통해 주파수/전압 변환 회로(3)의 단자(b-e)에 각각 접속되고, 상기 주파수/전압 변환 회로(3)의 단자(a)는 저항(R7)과 콘덴서(C3)네 의해 수평 사이즈 및 수평 발진 회로(4)와 스위치부(SW)에 각각 연결되고, 상기 주파수/전압 변환 회로(3)의 단자(b)는 제너다이오우드(ZD1)에 의해 스위치부(SW)의 인에이블 단자(E)에 접속되도록 구성한 것으로, 상기 회로 구성의 동작 상태를 도면에 따라 설명하면 다음과 같다.In the prior art configuration, as shown in FIG. 1, the output of the horizontal synchronizing signal input circuit 1 is connected to the base of the transistor Q1 of the collector ground via a resistor R1, and the emitter of the transistor Q1 is a resistor. (R2) is connected to the power supply terminal (Vcc) and at the same time via a capacitor (C1) through a frequency / voltage converter input circuit (2) consisting of diode (D1), resistor (R3-R6) and capacitor (C2) And a terminal (a) of the frequency / voltage conversion circuit (3) are connected to a horizontal size and a horizontal oscillation circuit by a resistor (R7) and a capacitor (C3). 4) and the terminal b of the frequency / voltage conversion circuit 3 are respectively connected to the enable terminal E of the switch SW by zener diode ZD1. The operation state of the circuit configuration will be described below with reference to the drawings.
제1도에서, 수평 동기 신호 입력 회로(1)의 수평 출력 신호가 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)의 에미터에서 콘덴서(C1)를 통해 주파수/전압 변환 회로(3)의 단자(C)에 인가되면 단자(b)의 전압에 의해 주파수/전압 변환 회로(3)가 트리거되게 된다.In FIG. 1, the horizontal output signal of the horizontal synchronizing signal input circuit 1 is applied to the base of the transistor Q1 so that the frequency / voltage conversion circuit 3 of the frequency / voltage conversion circuit 3 passes through the capacitor C1 at the emitter of the transistor Q1. When applied to the terminal (C), the frequency / voltage conversion circuit 3 is triggered by the voltage of the terminal (b).
상기에 따라 주파수/전압 변환 회로(3)의 단자(a)에서 수평 주파수 입력 신호에 대응하는 전압이 V1,V2의 일정전압 범위내에서 단자(a)의 출력 전압을 수평사이즈 및 수평 발진 회로(4)에 공급하게 된다.According to the above, the voltage corresponding to the horizontal frequency input signal at the terminal a of the frequency / voltage conversion circuit 3 is equal to the horizontal size and the horizontal oscillation circuit in the output voltage of the terminal a within the constant voltage range of V1 and V2. 4).
이때 스위치부(SW)는 주파수/전압 변환 회로(3)의 단자(b) 전압을 제너다이오우드(ZD1)로 감지하여 인에이블 단자(E)로 인가시켜 동작시키므로V1,V2 전압을 선택하여 주파수/전압 변환 회로(3)의 단자(a)로 출력되는 전압이 안정한 범위내에서 동작하도록 조정한다.At this time, the switch unit SW detects the voltage of the terminal b of the frequency / voltage converting circuit 3 as the zener diode ZD1 and applies it to the enable terminal E to operate the voltage SW. The voltage output to the terminal a of the voltage conversion circuit 3 is adjusted to operate within a stable range.
이와 같이 동작되는 기존의 기술에 있어서는, 멀티(Multi)로 수평 입력 신호가 인가될 때 주파수/전압 변환 회로(3)의 동작으로 미소하게 변하는 단자(b)의 전압을 제너다이오우드(ZD2)에 의해 감지하여 스위치부(SW)의 인에이블 단자를 동작시키므로, 이상 수평 신호 입력시 이에 대한 감지가 어려우며 수평 회로(4)에 인가된 단자(a)의 출력 전압에 의해 회로가 오동작하게 된다.In the existing technology operated as described above, when the horizontal input signal is applied to the multi, the voltage of the terminal (b) which changes slightly by the operation of the frequency / voltage conversion circuit 3 is generated by the zener diode ZD2. Since the sensing terminal operates the enable terminal of the switch unit SW, it is difficult to detect the abnormal horizontal signal and the circuit malfunctions due to the output voltage of the terminal a applied to the horizontal circuit 4.
따라서 수평 주파수에 대한 전압 공급이 불안하여 수평 사이즈 및 수평 발진 주파수가 오동작하며 수평 출력에 의한 플라이백트랜스의 고압 및 엑스선 검출 회로가 오동작하여 회로의 파손을 가져오는 문제점이 있었다.Therefore, there is a problem that the voltage supply to the horizontal frequency is unstable, the horizontal size and the horizontal oscillation frequency malfunctions, and the high voltage and X-ray detection circuit of the flyback transformer due to the horizontal output malfunctions resulting in damage to the circuit.
이에 따라 본 고안은 상기한 문제점을 개선하기 위해 간단한 회로를 추가 연결하여 수평 주파수를 전압으로 변환한 출력 전압을 일정 전압 범위 내에서 동작하도록 하여 회로의 이상 동작을 방지하도록 한 것으로, 이하 그의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.Accordingly, the present invention is to prevent the abnormal operation of the circuit by additionally connecting a simple circuit in order to improve the above problems to operate the output voltage converted from the horizontal frequency to a voltage within a certain voltage range, the following technical configuration When described according to the accompanying drawings as follows.
제2도는 본 고안에 따른 전압 안정화 회로를 나타낸 것으로 그의 연결 구성을 살펴 보면, 수평동기 신호 입력 회로(1)의 출력이 저항(R1)을 거쳐 콜렉터 접지의 트랜지스터(Q1) 베이스에 연결되고, 트랜지스터(Q1)의 에미터는 저항(R2)을 거쳐 전원단(Vcc)과 연결되며 동시에 콘덴서(C1)를 거쳐서 다이오우드(D1)와, 저항(R3-R6) 및 콘덴서(C2)로 구성된 주파수/전압 변환기 입력 회로(2)를 통해 주파수/전압 변환 회로(3)의 단자(b-e)에 각각 접속되고, 상기 주파수/전압 변환 회로(3)의 단자(a)는 접지된 저항(R7)과 콘덴서(C3)에 접속되는 구성에 있어서, 상기 콘덴서(C3)의 일단은 다이오우드(D3)와 저항(R8,T9)에 의해 전원단(Vcc)에 접속되고 저항(R7)의 일단은 버퍼(B1)의 플러스 입력단과 버퍼(B2)의 마이너스 입력단에 각각 접속되고, 상기 버퍼(B2)의 마이너스 입력단과 출력단 사이에는 다이오우드(D4)와 콘덴서(C4)를, 병렬 연결하며 그의 플러스 입력단은 저항(R10,R11)에 의해 전원단(Vcc)에 접속되고, 상기 버퍼(B1)의 출력단은 저항(R12)을 거쳐 수평 사이즈 및 수평 발진 회로(4)에 접속되는 구성으로, 상기 회로 구성의 동작 상태 및 작용 효과를 첨부된 도면에 따라 설명하면 다음과 같다.2 shows a voltage stabilization circuit according to the present invention. Looking at the connection configuration thereof, the output of the horizontal synchronous signal input circuit 1 is connected to the base of the transistor Q1 of the collector ground via the resistor R1. The emitter of (Q1) is connected to the power supply terminal (Vcc) via a resistor (R2) and at the same time via a capacitor (C1), a frequency / voltage converter consisting of diode (D1), resistors (R3-R6) and capacitor (C2) Respectively connected to a terminal be of the frequency / voltage conversion circuit 3 via an input circuit 2, and the terminal a of the frequency / voltage conversion circuit 3 is connected to a grounded resistor R7 and a capacitor C3. Is connected to the power supply terminal Vcc by the diode D3 and resistors R8 and T9, and one end of the resistor R7 is positive to the buffer B1. Connected to the input terminal and the negative input terminal of the buffer B2, respectively, and the negative input terminal and the output terminal of the buffer B2. The diode D4 and the capacitor C4 are connected in parallel, and the positive input thereof is connected to the power supply terminal Vcc by the resistors R10 and R11, and the output terminal of the buffer B1 connects the resistor R12. With the configuration connected to the horizontal size and the horizontal oscillation circuit 4 via, the operation state and effect of the circuit configuration will be described with reference to the accompanying drawings as follows.
본 고안의 동작은 제2도에서와 같이, 수평 동기 신호 입력 회로(1)에 대해 주파수/전압 변환 회로(3)의 단자(a) 출력 전압이 전압(V2)보다 높으면 다이오우드(D3)는 “온”되어 단자(a)의 전압을 하이 컷(High Cut)시키게 되고, 또한 저항(R10)(R11)에 의해 분배된 전압(V1)에 대해 단자(a)의 출력 전압이 전압(V1)보다 낮으면 다이오우드(D4)가 “온”되어 단자(a)의 전압을 전압(V1)레벨에서 로우 컷(Low Cut)시켜주므로서, 주파수/전압 변환 회로(3)의 단자(a)로 출력되는 전압은 수평 입력 주파수 변화에 따라 V1에서 V2까지 직선적으로 변화하여 이득이 1인 버퍼(B1)를 거쳐 수평 사이즈 및 수평 발진 회로(4)에 안정한 전압을 공급하게 된다.In operation of the present invention, as shown in FIG. 2, when the output voltage of the terminal a of the frequency / voltage conversion circuit 3 is higher than the voltage V2 with respect to the horizontal synchronization signal input circuit 1, the diode D3 is “ ON ”to high cut the voltage of the terminal a, and the output voltage of the terminal a is higher than the voltage V1 with respect to the voltage V1 divided by the resistors R10 and R11. When low, the diode D4 is “on” and the voltage of the terminal a is cut low at the voltage V1 level, thereby being output to the terminal a of the frequency / voltage conversion circuit 3. The voltage changes linearly from V1 to V2 according to the horizontal input frequency change, and supplies a stable voltage to the horizontal size and the horizontal oscillation circuit 4 through the buffer B1 having a gain of 1.
따라서 본 고안에 따른 전압 안정화 회로는 이상의 설명에서와 같이, 수평 주파수 신호에 대응하는 출력 전압을 하이 레벨 전압(V2) 및 로우 레벨 전압(V1)의 전압 범위에서 직선적으로 수평 주파수에 대응하는 출력전압에 수평 회로에 공급되게 하여 수평 사이즈 조정이 용이하며, 또한 수평 발진 회로를 안정하게 동작시켜 플라이백트랜스 포머의 고압을 안정시킬 뿐만 아니라 이상 신호의 입력에 대한 수평 회로의 동작을 원활하게 하여 모니터 제품의 품질 및 신회도를 향상시키는 효과를 갖게 된다.Therefore, the voltage stabilization circuit according to the present invention, as described above, the output voltage corresponding to the horizontal frequency signal linearly in the voltage range of the high level voltage (V2) and low level voltage (V1) output voltage corresponding to the horizontal frequency It is easy to adjust the horizontal size by supplying it to the horizontal circuit, and it stably operates the horizontal oscillation circuit to stabilize the high voltage of the flyback transformer as well as smooth the operation of the horizontal circuit for input of the abnormal signal. It will have the effect of improving the quality and reproducibility of.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880010427U KR930003986Y1 (en) | 1988-06-30 | 1988-06-30 | Voltage stabilization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880010427U KR930003986Y1 (en) | 1988-06-30 | 1988-06-30 | Voltage stabilization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900002047U KR900002047U (en) | 1990-01-19 |
| KR930003986Y1 true KR930003986Y1 (en) | 1993-06-25 |
Family
ID=19276923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880010427U KR930003986Y1 (en) | 1988-06-30 | 1988-06-30 | Voltage stabilization circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003986Y1 (en) |
-
1988
- 1988-06-30 KR KR2019880010427U patent/KR930003986Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002047U (en) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1198771A (en) | Stabilizing power-supply circuit | |
| KR930003986Y1 (en) | Voltage stabilization circuit | |
| US6236578B1 (en) | Power supply which can convert an oscillating voltage into a variable steady state voltage | |
| KR920017443A (en) | TV receiver | |
| KR0124420Y1 (en) | Zero cross detecting circuit | |
| KR910008619Y1 (en) | Stand-by voltage generating circuit | |
| KR940005828Y1 (en) | Monitor protective circuit against unnecessary frequency horizontal synchronization signal | |
| KR930003559Y1 (en) | Surge voltage eliminating device for monitor | |
| KR920007509Y1 (en) | Oscillating voltage stability circuit | |
| KR930000856Y1 (en) | High voltage stabilization circuit | |
| KR830008560A (en) | Horizontal oscillator | |
| KR900005139Y1 (en) | Pseudo synchronizing signal generating circuit | |
| KR0137066Y1 (en) | Horizontal drive power supply circuit of multi-synchronous monitor | |
| KR920005240Y1 (en) | Synchronous signal switching circuit | |
| KR890005924Y1 (en) | Arrangement for speed regulation of induction motor | |
| KR890004260Y1 (en) | Control voltage generation equipment of voltage control generator | |
| GB2253980A (en) | Vertical deflection circuit | |
| KR930017406A (en) | Horizontal output protection circuit of multi mode monitor | |
| KR890001481Y1 (en) | Vertical hold circuit of double vertical frequency | |
| KR900000708Y1 (en) | Synchronizing signal switching circuit | |
| KR910007189Y1 (en) | Tuning voltage stabilizing circuit | |
| KR930007236Y1 (en) | High voltage stabilization circuit for fbt | |
| KR900006480Y1 (en) | Dual mode image signal converting circuit | |
| KR0136655Y1 (en) | Horizontal size correction circuit of multi-mode monitor | |
| KR930008707Y1 (en) | Clamp circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981216 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |