KR930003689Y1 - Vertical-sync circuit of monitor - Google Patents
Vertical-sync circuit of monitor Download PDFInfo
- Publication number
- KR930003689Y1 KR930003689Y1 KR2019900013808U KR900013808U KR930003689Y1 KR 930003689 Y1 KR930003689 Y1 KR 930003689Y1 KR 2019900013808 U KR2019900013808 U KR 2019900013808U KR 900013808 U KR900013808 U KR 900013808U KR 930003689 Y1 KR930003689 Y1 KR 930003689Y1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical
- frequency
- synchronous
- circuit
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 수직동기회로의 일실시예를 나타내는 회로도.1 is a circuit diagram showing an embodiment of a conventional vertical synchronization circuit.
제2도는 종래의 수직동기회로의 다른실시예를 나타내는 회로도.2 is a circuit diagram showing another embodiment of a conventional vertical synchronization circuit.
제3도는 이 고안에 따른 모니터의 수직동기회로의 일실시예를 나타내는 블럭 구성도.3 is a block diagram showing one embodiment of the vertical synchronization circuit of the monitor according to the present invention.
제4도는 제3도에 따른 모니터의 수직동기회로를 나타내는 상세회로도이다.4 is a detailed circuit diagram showing the vertical synchronization circuit of the monitor according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 동기폭 안정화회로부 20 : 주파수/전압 콘버터부10: synchronous width stabilization circuit section 20: frequency / voltage converter section
30 : 홀드 콘트롤러 40 : 수직회로부30: hold controller 40: vertical circuit
R1~R12 : 저항 C1~C5 : 콘덴서R1 ~ R12: Resistance C1 ~ C5: Capacitor
G1,G2 : 인버터 OP1 : OP 앰프G1, G2: Inverter OP1: OP Amplifier
IC1 : 수직 IC IC2 : 주파수/전압 콘버터IC1: Vertical IC IC2: Frequency / Voltage Converter
이 고안은 모니터의 수직동기회로에 관한 것으로서, 보다 상세하게는 입력되는 수직동기 주파수의 홀딩(Holding)범위가 커도 이를 검출하여 자동으로 수직동기를 세팅(Setting)시키도록한 모니터의 수직동기회로에 관한 것이다.The present invention relates to a vertical synchronous circuit of a monitor. More specifically, the present invention relates to a vertical synchronous circuit of a monitor that detects even a large holding range of an input vertical synchronous frequency and automatically sets the vertical synchronous circuit. It is about.
제1도는 종래의 수직동기회로의 일실시예를 나타내는 회로도이다.1 is a circuit diagram showing an embodiment of a conventional vertical synchronization circuit.
상기 종래의 수직동기회로는 모니터의 수직동기 모드가 복수개 이상인 경우에 각 수직동기 주파수에 맞게 회로를 세팅시켜야만 수직동기가 홀딩되어 모니터에 화상이 디스플레이 되며, 수직회로의 집적소자인 수직 IC(IC1)의 발진부의 일측단에 저항(R1)과 가변저항(VR1)이 직렬로 접속되고, 타측단에 콘덴서(C1)가 각각 접속되어 있어 발진주파수가 조정된다. 그러나, 이 가변저항(VR1)이 조정만으로는 일반적으로 홀딩레인지(Holding Range)가 약 16Hz 이내의 수직 주파수만을 받아들이게 되어 홀딩레인지가 매우 협소하게 되는 단점이 있었다.In the conventional vertical synchronization circuit, when the monitor has more than one vertical synchronization mode, the circuit must be set according to each vertical synchronization frequency so that the vertical synchronization is held so that the image is displayed on the monitor. The resistor R1 and the variable resistor VR1 are connected in series at one end of the oscillation unit, and the capacitor C1 is connected at the other end, respectively, so that the oscillation frequency is adjusted. However, this variable resistor VR1 only has a disadvantage in that the holding range becomes very narrow since the holding range generally accepts only a vertical frequency within about 16 Hz.
제2도는 종래의 수직동기회로의 다른실시예를 나타내는 회로도이다.2 is a circuit diagram showing another embodiment of the conventional vertical synchronization circuit.
상기 회로는 제1도에서 설명한 단점을 보완하기 위한 것으로서, 이는 제1도의 수직 IC(IC1)의 저항(R1)에 스위치(SW1)와 가변저항(VR1)을 직렬접속시키고, 이와 동일한 구성으로 스위치(SW2,SW3)와 가변저항(VR2,VR3)을 각각 직렬로 접속시킨후, 상기 저항(R1)에 공통으로 병렬접속되어 있다.The circuit is to compensate for the shortcomings described in FIG. 1, which connects the switch SW1 and the variable resistor VR1 in series with the resistor R1 of the vertical IC IC1 of FIG. (SW2, SW3) and the variable resistors VR2, VR3 are connected in series, respectively, and are connected in parallel with the resistor R1 in common.
이러한 경우 입력되는 수직주파수에 따라 스위치들(SW1,SW2,SW3)중 해당되는 스위치를 온시키고, 이와 접속된 가변저항을 가변하여 발진부의 주파수를 조정하여 수직동기 주파수를 홀딩시키도록 한 것이다.In this case, the corresponding switch among the switches SW1, SW2, and SW3 is turned on according to the input vertical frequency, and the variable resistor connected thereto is adjusted to hold the vertical synchronization frequency by adjusting the frequency of the oscillator.
따라서, 이 경우는 수직모드의 홀딩레인지가 많이 확대되는 효과를 갖게되나, 그 홀딩레인지 세팅시에 일일이 스위치를 조작해야 되고 가변저항을 조정해야만 되는 번거로움이 있게되어 바람직하지 않은 것이다.Therefore, in this case, the holding range of the vertical mode has an effect of being enlarged a lot, but at the time of setting the holding range, the switch has to be operated and the variable resistor has to be adjusted, which is undesirable.
또한 상기 스위치의 스위칭시간에 따라 노이즈(Raster Nosie)가 발생되는 문제점이 있었다.In addition, there was a problem that noise (Raster Nosie) occurs according to the switching time of the switch.
이 고안은 이와같은 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 수직동기 주파수를 전압레벨로 변환시켜 검출하고 이 검출 정보에 의해 수직발진 주파수를 콘트롤하여 입력되는 수직동기 주파수에 따라 수직발진주파수를 자동으로 변화되어 수직동기 신호를 홀딩시키도록 한 모니터의 수직동기회로를 제공하는데 있다.The present invention is to solve the above problems, and the object of the present invention is to convert the vertical synchronization frequency into a voltage level and detect the vertical oscillation frequency according to the input vertical synchronization frequency by controlling the vertical oscillation frequency based on the detection information. It is to provide a vertical synchronization circuit of a monitor which is automatically changed to hold a vertical synchronization signal.
이와같은 목적을 달성하기 위한 이 고안에 따른 모니터의 수직동기회로의 특징은 모니터의 수직동기 모드가 복수개 이상이 경우 각각의 수직동기 주파수에 적합하게 세팅시키는 수직동기회로에 있어서; 상기 수직동기 주파수는, 수직동기신호 입력부로 부터 인가되는 동기신호의 폭을 안정화 시키도록 다수개의 저항들과 인버터들과 콘덴서로 구성된 동기폭 안정화 회로부와; 상기 동기폭 안정화 회로부의 인버터의 출력단에 접속되며, 이 동기폭 안정화 회로부에 의해 출력되는 안정된 동기신호 주파수를 일정한 전압레벨로 변환하여 출력시키도록 다수개의 저항들과 콘덴서들과 주파수/전압 콘버터로 구성된 주파수/전압 콘버터부와; 상기 주파수/전압 콘버터부의 출력단에 접속되며 이 주파수/전압 콘버터부의 출력레벨에 따라 수직발진 주파수의 콘트롤 신호를 발생시키도록 연산증폭기와 트랜지스터로 구성된 홀드 콘트롤러와; 상기 홀드 콘트롤러의 출력단과 수직동기 신호 입력부 사이에 접속되며 동기폭 안정화 회로부의 동기신호를 제공받으며 홀드 콘트롤러의 콘트롤에 따라 수직 동기신호에 세팅시켜 수직발진 주파수를 발생하는 수직회로부에 의해 홀딩 범위가 커도 수직동기로 세팅되는 점이 있다.A feature of the vertical synchronous circuit of the monitor according to the present invention for achieving the above object is a vertical synchronous circuit that is set appropriately for each vertical synchronous frequency when the monitor has more than one vertical synchronous mode; The vertical synchronous frequency may include: a synchronous width stabilization circuit unit comprising a plurality of resistors, inverters, and capacitors to stabilize the width of the synchronous signal applied from the vertical synchronous signal input unit; A plurality of resistors, capacitors, and frequency / voltage converters are connected to the output terminal of the inverter of the synchronous width stabilization circuit part to convert the stable synchronous signal frequency output by the synchronous width stabilization circuit part into a constant voltage level for output. A frequency / voltage converter section; A hold controller connected to an output end of the frequency / voltage converter section and configured to generate a control signal having a vertical oscillation frequency according to the output level of the frequency / voltage converter section; It is connected between the output terminal of the hold controller and the vertical synchronous signal input part, and receives the synchronous signal of the synchronous width stabilization circuit part and sets the vertical synchronous signal according to the control of the hold controller to generate a vertical oscillation frequency. There is a point that is set to vertical synchronization.
이 고안에 따른 모니터의 수직동기회로의 하나의 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.One embodiment of the vertical synchronization circuit of the monitor according to the present invention will be described in detail with reference to the accompanying drawings.
제3도는 이 고안에 따른 모니터의 수직동기회로의 일실시예를 나타내는 블럭구성도이다.3 is a block diagram showing an embodiment of the vertical synchronization circuit of the monitor according to the present invention.
상기 모니터의 수직동기 회로는, 입력되는 수직동기신호의 동기폭을 일정하게 유지시키는 동기폭 안정화 회로부(10)와, 이 동기폭 안정화 회로부(10)에 출력되는 동기신호의 주파수를 전압레벨로 변화시키는 주파수/전압 콘버터부(20)와, 이 주파수/전압 콘버터부(20)의 변화출력 레벨을 콘트롤 정보로 하여 수직발진 주파수를 콘트롤하는 홀드 콘트롤러(30)와, 상기 등기폭 안정화 회로의 출력을 입력받으며 상기 홀드 콘트롤러(30)에 의해 자체 발진부의 수직발진 주파수가 제어되는 수직회로부(40)로 구성되어 있다.The monitor's vertical synchronization circuit changes the frequency of the synchronization signal output to the synchronization width stabilization circuit section 10 and the synchronization signal stabilization circuit section 10 to maintain the synchronization width of the vertical synchronization signal input to the voltage level. The frequency / voltage converter section 20, the hold controller 30 for controlling the vertical oscillation frequency using the change output level of the frequency / voltage converter section 20 as control information, and the output of the registered width stabilization circuit. It is composed of a vertical circuit portion 40 that receives the input and the vertical oscillation frequency of the self-oscillation portion is controlled by the hold controller 30.
제4도는 제3도에 따른 모니터의 수직동기회로를 나타내는 상세회로도이다.4 is a detailed circuit diagram showing the vertical synchronization circuit of the monitor according to FIG.
상기 모니터의 수직동기회로는, 동기신호가 입력되는 인버터(G1)의 입력측에 저항(R1,R2)이 공접되고 인버터(G1) 후단에 저항(R3)과 콘덴서(C1)가 공급되며, 이 콘덴서(C1)의 후단에는 저항(R4,R5)과 인버터(G2)의 입력측이 접속되어 동기안정화 회로부(10)로 구성 되어 있다.In the vertical synchronization circuit of the monitor, the resistors R1 and R2 are coupled to the input side of the inverter G1 to which the synchronization signal is input, and the resistor R3 and the capacitor C1 are supplied to the rear end of the inverter G1. At the rear end of C1, the resistors R4 and R5 and the input side of the inverter G2 are connected to each other and constitute the synchronous stabilization circuit section 10.
또한, 상기 인버터(G2)의 출력을 콘덴서(C2)를 경유하여 인가받는 주파수/전압 콘버터(IC2)와, 이 주파수/전압 콘버터(IC2)의 입력측에 저항(R7,R8)과 콘덴서(C3)가 공접되고, 출력측에는 저항(R9,R10)과 콘덴서(C4)가 공접되어서 홀드 콘트롤러(30)는 OP앰프(OP1)와 OP앰프(OP1)에 의해 구동되는 트랜지스터(Q1)로 구성되어 있다.In addition, a frequency / voltage converter IC2, which receives the output of the inverter G2 via the capacitor C2, and a resistor R7, R8 and a capacitor C3 on the input side of the frequency / voltage converter IC2. Is coupled to the output side, and the resistors R9 and R10 and the capacitor C4 are coupled to each other so that the hold controller 30 includes the transistor Q1 driven by the OP amplifier OP1 and the OP amplifier OP1.
한편, 수직회로부(40)는 동기폭 안정화 회로부(10)의 인버터(G2)의 출력신호를 인가받으며, 상기 홀드 콘트롤러(30)의 트랜지스터(Q1)의 출력을 저항(R11,R12)에 의해 인가받아서 콘덴서(C5)와 저항(R11,R12)에 의해 수직발진 주파수를 결정하게 되며, 수직 IC(IC1)를 포함하여 구성되어 있다.Meanwhile, the vertical circuit unit 40 receives the output signal of the inverter G2 of the synchronous width stabilization circuit unit 10, and applies the output of the transistor Q1 of the hold controller 30 by the resistors R11 and R12. The vertical oscillation frequency is determined by the capacitor C5 and the resistors R11 and R12, and includes the vertical IC IC1.
또한 수직폭 안정화 회로부(10)의 저항(R2,R3,R4,R6) 단자에는 전원(VCC1)이 인가되도록 구성되며, 주파수/전압 콘버터부(20)의 저항(R7~R9)에는 다른 전원(VCC2)이 인가되도록 구성되어 있다.In addition, the power supply VCC1 is applied to the resistors R2, R3, R4, and R6 terminals of the vertical width stabilization circuit unit 10, and other power supplies (R7 to R9) of the frequency / voltage converter unit 20 are applied. VCC2) is configured to be applied.
이와같이 구성된 이 고안에 따른 모니터의 수직동기회로는 수직동기신호가 입력되면 상기 동기폭 안정화 회로부(10)의 인버터(G1)에 의해 수직동기신호가 반전되고 다시 인버터(G2)를 통해서는 원신호와 동일극성의 동기신호로 출력된다.When the vertical synchronous signal is input, the vertical synchronous circuit of the monitor according to the present invention is configured such that the vertical synchronous signal is inverted by the inverter G1 of the synchronous width stabilization circuit unit 10, and again through the inverter G2. It is output as a synchronization signal of the same polarity.
이때, 상기 인버터(G2)의 입력단에 공접된 저항(R4,R5)과 콘덴서(C1)의 시정수에 의해 동기폭이 일정하게 되어, 인버터(G2)를 통하여 출력되는 동기신호는 그 폭이 일정하게 유지된다. 이러한 동기폭 안정화회로부(10)의 출력은 콘덴서(C2)를 통해 주파수/전압 콘버터(IC2)의 출력으로 발생된다.At this time, the synchronous width is constant by the time constants of the resistors R4 and R5 and the capacitor C1 which are in common with the input terminal of the inverter G2, and the width of the synchronous signal output through the inverter G2 is constant. Is maintained. The output of the synchronous width stabilization circuit unit 10 is generated as the output of the frequency / voltage converter IC2 through the capacitor C2.
이와같이 동기주파수가 전압레벨로 변환되어 출력되어 홀드 콘트롤러(30)의 OP앰프(OP1)에 입력되어서 OP앰프(OP1)의 구동에 따라 트랜지스터(Q1)가 구동되는데, 이 트랜지스터(Q1)의 에미터측에 공접되어 있는 저항(R11,R12)의 전압은 OP앰프(OP1)의 출력레벨에 따라 변화된다. 따라서, 콘덴서(C5)와 저항(R11,R12)으로 발진주파수를 결정하는 수직 IC(IC)는 저항(R11,R12)에 인가되는 신호레벨에 대응되어 발진주파수가 변화된다.In this way, the synchronous frequency is converted to a voltage level and outputted to the OP amplifier OP1 of the hold controller 30, so that the transistor Q1 is driven by the operation of the OP amplifier OP1, and the emitter side of the transistor Q1 is The voltages of the resistors R11 and R12, which are in common with, change in accordance with the output level of the OP amplifier OP1. Therefore, the vertical IC IC which determines the oscillation frequency by the capacitor C5 and the resistors R11 and R12 changes the oscillation frequency corresponding to the signal level applied to the resistors R11 and R12.
따라서, 입력되는 수직동기신호의 주파수가 처음 설정된 수직동기와 다른경우에는 주파수/전압 콘버터부(20)에 의한 변화분이 검출되어 홀드 콘트롤러(30)에서 이 변화분 만큼의 수직발진 주파수가 변화되도록 콘트롤됨으로 수직회로부(40)는 입력되는 수직 동기에 따른 수직발진 주파수를 발생하여 출력단자(Out)로 출력하게 된다.Therefore, when the frequency of the input vertical synchronization signal is different from the initially set vertical synchronization, the change by the frequency / voltage converter 20 is detected and the hold controller 30 changes the vertical oscillation frequency by this change. As a result, the vertical circuit unit 40 generates a vertical oscillation frequency according to the vertical synchronization input and outputs the output to the output terminal (Out).
또한, 그 홀드 레인지로 매우 넓은 대역을 갖기 때문에 넓은 폭의 수직동기 주파수 모드에 적용할 수 있게 된다.In addition, since the hold range has a very wide band, it can be applied to a wide vertical sync frequency mode.
이상에서와 같이 이 고안에 따른 모니터의 수직동기회로에 의하면, 수직동기 모드가 변화되는 경우에 이에 능동적으로 수직발진 주파수가 콘트롤되어 수직동기에 수직발진 주파수에 세팅되며, 그 홀드 레이지가 매우 넓게 되는 장점이 있다. 또한 이 고안에 따른 모니터의 수직동기회로는 인위적인 스위치 조작이 없기때문에 사용이 편리하고, 모니터의 라스트 노이즈를 제거시킬 수 있는 효과가 있다.According to the vertical synchronizing circuit of the monitor according to the present invention as described above, when the vertical synchronizing mode is changed, the vertical oscillation frequency is actively controlled so that the vertical oscillation frequency is set at the vertical synchronizing frequency, and the hold rage is very wide. There is an advantage. In addition, the vertical synchronization circuit of the monitor according to the present invention is convenient to use because there is no artificial switch operation, and has the effect of removing the last noise of the monitor.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013808U KR930003689Y1 (en) | 1990-09-05 | 1990-09-05 | Vertical-sync circuit of monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013808U KR930003689Y1 (en) | 1990-09-05 | 1990-09-05 | Vertical-sync circuit of monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007228U KR920007228U (en) | 1992-04-22 |
| KR930003689Y1 true KR930003689Y1 (en) | 1993-06-21 |
Family
ID=19303134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900013808U KR930003689Y1 (en) | 1990-09-05 | 1990-09-05 | Vertical-sync circuit of monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003689Y1 (en) |
-
1990
- 1990-09-05 KR KR2019900013808U patent/KR930003689Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007228U (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5353215A (en) | Tracking run/standby power supplies | |
| KR930003689Y1 (en) | Vertical-sync circuit of monitor | |
| EP0288312B1 (en) | On/off control circuitry for television | |
| KR920702090A (en) | Voltage Controlled Oscillator with Automatic Current Control | |
| JP2584322B2 (en) | Center frequency stabilization circuit of FM modulation circuit | |
| KR920003483Y1 (en) | Muti-mode detecting circuit | |
| JP2587526B2 (en) | Common driver circuit | |
| KR0123835B1 (en) | Horizontal drive duty control circuit in multi mode monitor | |
| KR0133144B1 (en) | A contrast mute circuit of multi-sync monitor | |
| KR0139879Y1 (en) | Audio signal generator with uncontrollable circuit | |
| KR0151100B1 (en) | Multi-synchronizing horizontal voltage controlled oscillator | |
| KR0137713Y1 (en) | High voltage stabilizing circuit in converting mode | |
| KR0127537B1 (en) | Horizontal frequency hold control circuit of monitor | |
| KR0183937B1 (en) | Coincidence signal processing device | |
| KR20010101413A (en) | Oscillator starting method | |
| KR0120835B1 (en) | Frequency voltage conversion circuit for monitor | |
| KR100216355B1 (en) | Oscillator of constant frequency | |
| KR960010465B1 (en) | Vertical signal shifting apparatus of television monitor | |
| KR0123207Y1 (en) | Dpms display power management signaling circuit type control apparatus | |
| KR940005071Y1 (en) | Horizontal deflection delay circuit | |
| KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
| KR0113913Y1 (en) | Horizontal hold circuit of multi mode monitor | |
| KR930001786Y1 (en) | Horizontal deflection currenet autocontrol circuit by frequency | |
| KR910006647Y1 (en) | Pin cushion control circuit for pulse with modify | |
| KR940002188Y1 (en) | Picture stabilization circuit for monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970529 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |