KR0151100B1 - Multi-synchronizing horizontal voltage controlled oscillator - Google Patents
Multi-synchronizing horizontal voltage controlled oscillator Download PDFInfo
- Publication number
- KR0151100B1 KR0151100B1 KR1019950069716A KR19950069716A KR0151100B1 KR 0151100 B1 KR0151100 B1 KR 0151100B1 KR 1019950069716 A KR1019950069716 A KR 1019950069716A KR 19950069716 A KR19950069716 A KR 19950069716A KR 0151100 B1 KR0151100 B1 KR 0151100B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- current
- current source
- comparator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Abstract
본 발명은 전압제어 발진장치(VCO： voltage controlled oscillator)의 회로에 관한 것으로서, 특히 칼라 모니터 시스템에 있어서 다중 동기 시스템에 적용하기 위한 다중 동기용 수평 전압 제어 발진장치의 회로에 관한 것이다. 주파수 조정전압을 유입하여 발진 주파수를 가변하는 다중 동기용 수평 전압 제어 발진 회로는, 상기 주파수 조정전압을 유입하여 상기 조정전압의 레벨에 따라 비례하는 전류로 변동하여 출력하는 레벨쉬프트부; 상기 레벨쉬프트부의 출력전류에 따라 발진을 위한 충전과 방전의 전류원을 공급하는 충/방전 전류원부; 기준 전압을 위한 바이어스전압을 생성하는 바이어스전압 생성부; 상기 각각의 바이어스 전압을 유입하여 출력전압과 비교하여 출력하는 비교기; 및 상기 비교기의 출력 레벨을 유입하여 상기 충/방전 전류원부의 출력을 스위칭하는 플립플롭부; 플립플롭부의 스위칭 제어하에 충방전하여 톱니파를 발생시키는 캐패시터를 포함함을 특징으로 한다. 본 발명에 따른 전압 제어 발진 장치는 발진 출력의 레벨을 내부 정전압원에 의해 쉽게 조정할 수 있으며, 출력파형의 주기는 내부 정전류원과 충방전용 캐패시터의 비를 가변함으로써, 쉽게 조정이 가능하다. 또한 가변정류원을 부가하여 발진 주파수를 미세조정할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit of a voltage controlled oscillator (VCO), and more particularly to a circuit of a multi-synchronous horizontal voltage controlled oscillator for use in a multi-synchronized system in a color monitor system. A multi-synchronous horizontal voltage controlled oscillation circuit for varying the oscillation frequency by introducing a frequency adjustment voltage, includes: a level shift unit for introducing the frequency adjustment voltage and varying and outputting a current proportional to the level of the adjustment voltage; A charge / discharge current source unit for supplying a current source of charge and discharge for oscillation according to the output current of the level shift unit; A bias voltage generator configured to generate a bias voltage for the reference voltage; A comparator for introducing the respective bias voltages and comparing them with output voltages; And a flip-flop unit for introducing an output level of the comparator to switch the output of the charge / discharge current source unit. And a capacitor for charging and discharging under the switching control of the flip-flop unit to generate a sawtooth wave. The voltage controlled oscillation apparatus according to the present invention can easily adjust the level of the oscillation output by the internal constant voltage source, and the period of the output waveform can be easily adjusted by varying the ratio of the internal constant current source and the charge / discharge capacitor. In addition, a variable rectifier can be added to fine tune the oscillation frequency.
Description
제1도는 본 발명에 따른 다중 동기용 수평 전압 제어 발진 회로의 개략도이다.1 is a schematic diagram of a multiple synchronization horizontal voltage controlled oscillator circuit according to the present invention.
제2도는 제1도에 대한 상세 회로의 실시예를 보이는 도면이다.2 is a diagram showing an embodiment of a detailed circuit of FIG.
제3도는 제2도에 도시된 회로에서 주파수 조정전압에 다른 출력 파형도이다.3 is an output waveform diagram different from the frequency adjustment voltage in the circuit shown in FIG.
본 발명은 전압제어 발진장치(VCO： voltage controlled oscillator)의 회로에 관한 것으로서, 특히 칼라 모니터 시스템에 있어서 다중 동기 시스템에 적용하기 위한 다중 동기용 수평 전압 제어 발진장치의 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit of a voltage controlled oscillator (VCO), and more particularly to a circuit of a multi-synchronous horizontal voltage controlled oscillator for use in a multi-synchronized system in a color monitor system.
칼라 모니터 시스템에 있어서, 영상신호의 수평동기신호를 입력으로 하여 PLL(phase locked loop) 방식으로 동기화된 수평동기 펄스를 출력하는 동기신호처리용 블록은 종래 기술에서 널리 알려져 있다. 상기 동기 신호처리용 블록을 구성하는 단위 블록으로서 전압제어 발진장치는 신호처리하고자하는 입력 신호주파수를 만족할 수 있는 가변 범위를 가져야 한다. 종래의 기술에서는 신호 주파수는 적용하고자 하는 시스템에 따라 각각의 특성이 맞도록 설계되었으나, 최근에는 모든 시스템에 적용 가능하도록하는 다중 동기 기술이 보편화되고 있는 추세이다.In a color monitor system, a block for synchronizing signal processing which outputs a horizontal synchronizing pulse synchronized with a phase locked loop (PLL) method by inputting a horizontal synchronizing signal of a video signal is widely known in the art. As a unit block constituting the synchronous signal processing block, the voltage controlled oscillation device should have a variable range that can satisfy the input signal frequency to be signal processed. In the prior art, the signal frequency is designed to suit each characteristic according to the system to be applied, but in recent years, a multi-sync technique for applying to all systems has become a trend.
종래의 기술에서의 전압제어 발진장치는 주파수 가변 범위가 좁고 부가적인 조정기능이 없으며 출력 특성이 안정되지 못하였다.The voltage controlled oscillator in the prior art has a narrow frequency variable range, no additional adjustment function, and an output characteristic is not stable.
본 발명은 상기 문제점을 해결하기 위하여 창안한 것으로서, 넓은 주파수 가변 범위와 조정 가능한 주파수 제어기능 및 발진 주파수 미세조정 기능을 갖는 다중 동기용 수평 전압 제어 발진 장치의 회로를 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a circuit of a multi-level horizontal voltage controlled oscillation device having a wide frequency variable range, an adjustable frequency control function and an oscillation frequency fine tuning function.
상기 목적을 달성하기 위한 본 발명에 따른 주파수 조정전압을 유입하여 발진 주파수를 가변하는 다중 동기용 수평 전압 제어 발진 회로는, 상기 주파수 조정전압을 유입하여 상기 조정전압의 레벨에 따라 비례하는 전류로 변동하여 출력하는 레벨쉬프트부; 상기 레벨쉬프트부의 출력단 전류값(Iref)과 연동하여 동일한 전류값(Io)을 생성하는 제1정전류원과 상기 출력전류값의 소정의 양의 배수의 전류를 출력하는 제2정전류원을 구비하여 충전과 방전의 전류를 공급하는 충/방전전류원부; 기준 전압을 위한 제1바이어스전압과 제2기준바이어스전압을 생성하는 바이어스전압생성부; 상기 각각의 제1, 2바이어스전압을 유입하여 톱니파 출력전압과 비교하는 제1비교기와 제2비교기를 구비한 비교부; 상기 비교부에서 출력한 레벨을 입력단자에 각각 유입하여 출력된 레벨값(Q)에 따라 상기 제2전류원의 출력을 스위칭 제어하는 플립플롭부; 및 상기 플립플롭부에 의한 스위칭 제어에 의해 상기 제1전류원의 전류에 의해 충전되고, 상기 제1, 제2정전류원의 전류차에 의해 방전되어 톱니파를 발생시키는 캐패시터를 포함함을 특징으로 한다.In order to achieve the above object, a multi-synchronous horizontal voltage controlled oscillation circuit for varying an oscillation frequency by introducing a frequency regulating voltage according to the present invention may vary in a current proportional to the level of the regulating voltage by introducing the frequency regulating voltage. Level shift unit for outputting; And a first constant current source for generating the same current value Io in conjunction with the output stage current value Iref of the level shift unit and a second constant current source for outputting a current of a predetermined amount of multiples of the output current value. Charge / discharge current source unit for supplying the current of the over discharge; A bias voltage generator configured to generate a first bias voltage and a second reference bias voltage for the reference voltage; A comparator having a first comparator and a second comparator for introducing the first and second bias voltages and comparing them with the sawtooth wave output voltages; A flip-flop unit for switching the output of the second current source according to the level value Q outputted by inputting the level output from the comparator into an input terminal, respectively; And a capacitor charged by the current of the first current source by switching control by the flip-flop unit, and discharged by the current difference between the first and second constant current sources to generate sawtooth waves.
또한, 상기 플립플롭부는 상기 제1, 제2비교기에서 출력한 레벨을 S, R입력단자에 각각 유입하여 출력하는 RS플립플롭과 상기 RS플립플롭의 출력(Q)에 따라 상기 제2전류원의 출력을 차단 또는 단락시키는 전류제어스위치를 포함함을 특징으로 한다.In addition, the flip-flop unit outputs the second current source according to an RS flip-flop and an output Q of the RS flip-flop, which flows in and outputs the levels output from the first and second comparators to the S and R input terminals, respectively. It characterized in that it comprises a current control switch to cut off or short-circuit.
이하 첨부 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 다중 동기용 수평 전압 제어 발진 회로의 개략도이다.1 is a schematic diagram of a multiple synchronization horizontal voltage controlled oscillator circuit according to the present invention.
내부 바이어스전압 생성부(101)는 전원(Vcc)과 접지 사이에 직렬로 접속된 저항(102, 104, 106)으로 구성되며 저항(102, 104)간에 전압분할된 바이어스전압(Va)은 제1비교기(108)의 비반전 입력에 연결되고, 저항(102, 104)간에 전압분할된 바이어스전압(Vb)은 제2비교기(110)의 비반전 입력에 연결되며, 제1비교기(108)의 비반전입력단자와 제2비교기(110)의 반전 입력단자에는 Vout 출력단의 전압이 인가되고, 제1, 2비교기(108, 110)의 출력은 RS플립플롭(112)의 R입력단자와 S입력단자에 각각 입력되고 RS플립플롭(112)의 출력단자 Q의 출력은 전류제어스위치(114)의 제어신호로 동작한다.The internal bias voltage generator 101 includes resistors 102, 104, and 106 connected in series between a power supply Vcc and a ground, and a bias voltage Va voltage-divided between the resistors 102 and 104 is a first voltage. The bias voltage Vb, which is connected to the non-inverting input of the comparator 108, voltage-divided between the resistors 102 and 104, is connected to the non-inverting input of the second comparator 110, and the ratio of the first comparator 108 is The voltage of the Vout output terminal is applied to the inverting input terminal of the inverting input terminal and the second comparator 110, and the outputs of the first and second comparators 108 and 110 are the R input terminal and the S input terminal of the RS flip-flop 112. Are respectively input to the output of the output terminal Q of the RS flip-flop 112 and operate as a control signal of the current control switch 114.
한편, Vout 출력단와 접지사이에는 캐패시터(100)가 접속되고, 전원전압(Vcc)과 Vout 출력단간에는 캐패시터(100)의 충전용으로 Io전류 값을 갖는 제1정전류원(116)이 접속되고 Vout 출력단와 접지사이에는 직렬로 캐패시터(110)를 방전시키기 위해 4Io전류값을 갖는 제2정전류원(118)과 4Io 전류를 스위칭하는 전류제어스위치(114)가 접속된다. 레벨쉬프트부(121)의 입력단은 하이입력임피던스를 갖는 차동증폭기로 되어 주파수제어전압(Vcont)의 출력측 임피던스가 변동하더라도 안정된 주파수제어전압을 유입하며, 제1, 2정전류원(116,118)의 전류값이 Vcont 전압과 연동하여 제어되도록 한다. 제3전류원(120)은 Vcont가 0볼트일 경우에도 기본적으로 최소 주파수로 발진될 수 있도록 최소전류를 생성하여 리피트된 전류를 갖는 제1정전류원(116)이 동작될 수 있도록 한다. 또한 제3전류원을 가변시켜 발진주파수를 미세 조정할 수 있다.On the other hand, a capacitor 100 is connected between the Vout output terminal and the ground, and a first constant current source 116 having an Io current value for charging the capacitor 100 is connected between the power supply voltage Vcc and the Vout output terminal, and the Vout output terminal and the ground are connected. Between the second constant current source 118 having a 4 Io current value and a current control switch 114 for switching the 4 Io current are connected to discharge the capacitor 110 in series. The input terminal of the level shift unit 121 is a differential amplifier having a high input impedance, so that a stable frequency control voltage is introduced even when the output side impedance of the frequency control voltage Vcont varies, and the current values of the first and second constant current sources 116 and 118 are adjusted. Control with this Vcont voltage. The third current source 120 generates the minimum current so that the first constant current source 116 having the repeated current can be operated even when Vcont is 0 volts, so that it can be oscillated at the minimum frequency. In addition, the oscillation frequency can be finely adjusted by varying the third current source.
RS플립플롭(112)의 출력단자 Q에 의해 외부 캐패시터(100)의 충전/방전 조건이 결정되어, Vout 단자에는 제1, 2정전류원(116, 118)에 의한 캐패시터 충방전으로 톱니파가 출력된다.The charge / discharge condition of the external capacitor 100 is determined by the output terminal Q of the RS flip-flop 112, and the sawtooth wave is output to the Vout terminal by charging and discharging the capacitor by the first and second constant current sources 116 and 118. .
이의 상세한 동작 설명은 첫째 Vout〈 Vb일 경우에는, 제1비교기(108)의 출력은 로우 레벨이 되고 제2비교기(110)의 출력은 하이 레벨이 되어 RS플립플롭(112)의 출력단자 Q는 로우 레벨이 된다. 이때, 제2정전류원(118)에서 출력되는 전류 4Io를 조정하는 전류제어스위치(114)는 오프가 되어 상기 제2정전류원(118)의 4Io는 흐르지 않게 되어 캐패시터(100)에 흐르는 전류는 제1정전류원(116)의 정전류 Io만으로 결정되며 Vcc에서 캐피시터(100)를 통하여 접지로 제1정전류원(116)의 정전류 Io가 흐르게 된다. 제1정전류원(116)의 정전류 Io가 캐패시터(100)에 충전될 때 Vout단자 전압은 ΔVout/Δt(단위시간 당 출력전압)=Io/캐퍼시터(100)용량값의 일정한 상수로써 시간에 따라 선형적으로 증가하는 파형이 된다.Detailed description of the operation is that when the first Vout < Vb, the output of the first comparator 108 is at a low level, the output of the second comparator 110 is at a high level, and the output terminal Q of the RS flip-flop 112 is Low level. At this time, the current control switch 114 for adjusting the current 4Io output from the second constant current source 118 is turned off so that 4Io of the second constant current source 118 does not flow so that the current flowing in the capacitor 100 is zero. Only the constant current Io of the first constant current source 116 is determined, and the constant current Io of the first constant current source 116 flows to ground through the capacitor 100 at Vcc. When the constant current Io of the first constant current source 116 is charged in the capacitor 100, the Vout terminal voltage is linear with time as ΔVout / Δt (output voltage per unit time) = Io / capacitor 100 as a constant constant. As a result, the waveform increases.
둘째 Vb〈 Vout〈Va일 경우에는, 제2비교기(110)의 출력은 로우 레벨이 되나, 제1비교기(108)의 출력은 로우 레벨로 유지되어 RS플립플롭(112)의 출력단자 Q는 로우 레벨의 상태를 그대로 유지하게 되어 상기 첫째 경우와 동일한 상태를 가진다. 즉 전압출력은 시간에 따라 선형적으로 증가하며 그 기울기는 충전 제1정전류원(116)의 Io값과 캐패시터(100)의 크기와의 비로 결정된다.When the second Vb < Vout < Va, the output of the second comparator 110 is at a low level, but the output of the first comparator 108 is at a low level so that the output terminal Q of the RS flip-flop 112 is low. The state of the level is maintained as it is and has the same state as in the first case. That is, the voltage output increases linearly with time, and its slope is determined by a ratio between the Io value of the charging first constant current source 116 and the size of the capacitor 100.
셋째 Vout 〉Va일 경우에는, 제2비교기(110)의 출력은 로우 레벨을 유지하나, 제1비교기(108)의 출력은 하이 레벨이 되어 RS플립플롭(112)의 출력 단자 Q는 하이 레벨 상태로 되어 4Io의 전류값을 갖는 제2정전류원(118)을 차단 또는 단락시키는 전류제어 스위치(114)는 온이 되어 제2정전류원(118)에서 접지로 4Io가 흐르게 되어 캐패시터(100)에 흐르는 방전전류는 Io와 4Io간의 전류차로 결정된다. 따라서, 접지에서 캐패시터(100)를 통하여 정전류원(118)으로 3Io의 정전류가 흐르게 된다. 방전전류 3Io가 캐패시터(100)로부터 방전될 때 전압출력(Vout)은 ΔVout/Δt(단위시간)=3Io/캐퍼시터(100)값의 일정한 상수로써 시간에 따라 선형적으로 감소하는 파형이 된다.In the case of the third Vout > Va, the output of the second comparator 110 is kept at a low level, but the output of the first comparator 108 is at a high level so that the output terminal Q of the RS flip-flop 112 is at a high level. The current control switch 114 which cuts off or shorts the second constant current source 118 having a current value of 4 Io is turned on so that 4 Io flows from the second constant current source 118 to the ground to flow to the capacitor 100. The discharge current is determined by the current difference between Io and 4Io. Therefore, a constant current of 3 Io flows from the ground to the constant current source 118 through the capacitor 100. When the discharge current 3Io is discharged from the capacitor 100, the voltage output Vout becomes a waveform that decreases linearly with time as a constant constant of ΔVout / Δt (unit time) = 3Io / capacitor 100.
상기 세가지 조건에서 알 수 있는 바와 같이, 출력단자(Vout) 전압 파형은 일정한 주기를 갖는 톱니파이며, 그 진폭은 내부 정전압의 차(Va-Vb)로 결정되며 또한, 그 주기는 내부 정전류원(116, 118)의 전류와 충방전용 캐패시터(100)와의 비로 결정된다.As can be seen from the above three conditions, the output terminal (Vout) voltage waveform is a sawtooth wave having a constant period, the amplitude of which is determined by the difference of the internal constant voltage (Va-Vb), and the period is the internal constant current source 116 , 118) and the ratio of the capacitor 100 for charge and discharge.
제2도는 제1도에 대한 상세 회로의 실시예를 보이는 도면이다.2 is a diagram showing an embodiment of a detailed circuit of FIG.
레벨쉬프트부(200)는 전원(Vcc)에 Q27, Q28 트랜지스터의 에미터가 접속되고 상기 Q27, Q28 트랜지스터의 베이스가 공통으로 접속되며 Q27의 베이스콜렉터가 접속된 능동부하와, Q31의 베이스는 주파수제어전압을 유입하며, Q31의 에미터는 Q29의 에미터와 Q30의 콜렉터와 공통으로 접속되고, Q30과 Q34의 베이스는 Q26의 베이스, 콜렉터와 공통으로 접속되고 저항 R16은 Q26의 콜렉터와 전원(Vcc)사이에 접속되며, R15는 Q26의 에미터와 접지사이에 접속되고, R17, R19는 각각 Q30, Q34의 에미터와 접지사이에 접속된다. Q28의 콜렉터는 Q33과 Q34의 베이스와 Q29의 콜렉터에 공통으로 접속되고, Q33의 콜렉터는 전원전압(Vcc)와 접속되고, Q33의 에미터는 Q29의 베이스와 Q34의 콜렉터와 공통으로 접속되고, 전원(Vcc)은 R14를 통하여 Q22의 에미터와 Q23이 콜렉터에 접속되고, Q22의 에미터, 베이스는 Q23의 베이스와 공통으로 접속되고, Q23의 에미터는 Q32의 콜렉터에 접속되며 Q32의 에미터와 접지사이에 주파수조정저항(Rext)이 접속되어 구성되며 별도로 상기 주파수조정저항(Rext)과 병렬로 제3전류원(210)이 접속된다.The level shift unit 200 includes an active load in which emitters of Q27 and Q28 transistors are connected to a power supply Vcc, a base of Q27 and Q28 transistors is connected in common, and a base collector of Q27 is connected, and a base of Q31 is a frequency. The control voltage flows in, the emitter of Q31 is connected in common with the emitter of Q29 and the collector of Q30, the base of Q30 and Q34 is connected in common with the base and collector of Q26, and resistor R16 is the collector and power supply of V26. R15 is connected between the emitter of Q26 and ground, and R17 and R19 are connected between the emitter and ground of Q30 and Q34, respectively. The collector of Q28 is commonly connected to the bases of Q33 and Q34 and the collector of Q29, the collector of Q33 is connected to the supply voltage (Vcc), the emitter of Q33 is commonly connected to the base of Q29 and the collector of Q34, (Vcc) is the emitter of Q22 and Q23 connected to the collector through R14, the emitter of Q22 and the base are connected in common with the base of Q23, the emitter of Q23 is connected to the collector of Q32 and A frequency regulating resistor Rex is connected between grounds, and a third current source 210 is connected in parallel with the frequency regulating resistor Rex.
따라서, Q31과 Q32의 베이스는 차동증폭기의 입력단으로 Q27, Q28은 능동부하로 작동하며, Q30, Q34의 베이스에는 일정한 전압이 인가되어 정전류원으로 작동한다. 주파수조정전압(Vcont)이 변동하여 상승할 경우에는 Q29의 에미터와 콜렉터전류가 일시 감소되지만 Q28의 콜렉터전류가 Q33의 베이스와 에미터를 통하여 Q29의 베이스에 인가되어, 결국 네거티브피드백이 되어 Q29의 베이스는 Q31의 베이스와 동일한 전압이 유지되며, 공통으로 접속된 Q33, Q32의 에미터 전압도 Vcont와 같은 전압이 되고, 차동증폭기의 특성에 따라 Vcont출력측에 대하여 레벨쉬프트부(220)의 입력단은 높은 임피던스를 갖게 된다. Q33의 콜렉터에 흐르는 전류(Iref)는 대략 Vcont/Rext의 전류값에 병렬로 접속된 제3전류원(210)의 전류값의 합이 되며, 주파수조정전압 Vcont이 0V가 되어 Rext로 전류가 전혀 흐르지 않더라도 전류 Iref가 제3전류원(210)에 의해 기본적인 최소전류값으로 유지되어 최소발진주파수로 발진되도록 하는 기능을 제공한다. 또한 제3전류원(210)을 전류값을 가변하여 발진주파수를 미세 조정할 수 있다. 상기 트랜지스터 Q27, Q28은 NPN 트랜지스터이고, Q22, Q23, Q26, Q29, Q30, Q31, Q32, Q33, Q34는 PNP 트랜지스터이다.Thus, the bases of Q31 and Q32 are the input stages of the differential amplifiers, and Q27 and Q28 operate as active loads, and a constant voltage is applied to the bases of Q30 and Q34 to operate as a constant current source. When the frequency adjustment voltage (Vcont) rises and rises, the emitter and collector current of Q29 are temporarily reduced, but the collector current of Q28 is applied to the base of Q29 through the base and emitter of Q33, and eventually becomes negative feedback to Q29. The base of is maintained at the same voltage as the base of Q31, and the emitter voltages of Q33 and Q32 which are connected in common are also the same as Vcont, and the input terminal of the level shift unit 220 with respect to the output of Vcont according to the characteristics of the differential amplifier. Has a high impedance. The current Iref flowing to the collector of Q33 is approximately the sum of the current values of the third current source 210 connected in parallel to the current value of Vcont / Rext, and the frequency adjustment voltage Vcont becomes 0V so that no current flows to Rext at all. If not, the current Iref is maintained at the basic minimum current value by the third current source 210 to provide a function of oscillating at the minimum oscillation frequency. In addition, the oscillation frequency may be finely adjusted by varying the current value of the third current source 210. The transistors Q27 and Q28 are NPN transistors, and Q22, Q23, Q26, Q29, Q30, Q31, Q32, Q33 and Q34 are PNP transistors.
제1정전류원(222)은 레벨쉬프트부(200)의 출력단인 Q22의 베이스에 Q17, Q16의 베이스가 공통으로 접속되고, Q17, Q16의 에미터는 각각 R13과 R12를 통하여 전원(Vcc)에 접속되며, 또한 Q17, Q16의 에미터는 각각 Q18, Q19의 콜렉터에 접속되고, Q16, Q17 의 베이스는 Q22의 베이스에 공통으로 접속되며, Q17의 콜렉터는 Q18의 베이스에 접속되고, Q16의 콜렉터는 Q19의 베이스에 접속되어, 리피터로서, Q23의 에미터에 흐르는 전류Iref와 동일한 값의 전류 Io가 Q18과 Q19의 에미터에 흐르게 된다. 제2정전류원(224)은 Q15의 베이스에 상기 Q18의 에미터가 접속되고, Q19의 에미터에 Q15의 콜렉터에 접속되며, Q15의 베이스와 에미터는 각각 제2도에 도시된 바와 같이 전류미러를 구성하는 Q14, Q13과 저항 R11, R10을 통하여 접지에 접속된다. 여기서, R110의 저항값이 R11보다 1/4배로 작게 설정되어 Q15의 에미터에 흐르는 전류는 Io보다 큰 약 4Io가 흐르게된다. 상기 트랜지스터 Q16, Q17은 PNP 트랜지스터이고, Q13, Q14 , Q15, Q18, Q19는 NPN 트랜지스터이다.The first constant current source 222 is connected to the base of Q22, which is the output terminal of the level shift unit 200, with the bases of Q17 and Q16 in common, and the emitters of Q17 and Q16 are connected to the power supply Vcc through R13 and R12, respectively. In addition, the emitters of Q17 and Q16 are connected to the collectors of Q18 and Q19, respectively, the bases of Q16 and Q17 are commonly connected to the base of Q22, the collector of Q17 is connected to the base of Q18, and the collector of Q16 is Q19. The current Io having the same value as the current Iref flowing in the emitter of Q23 flows to the emitters of Q18 and Q19 as a repeater. The second constant current source 224 is connected to the emitter of Q18 at the base of Q15, to the collector of Q15 at the emitter of Q19, and the base and emitter of Q15 are respectively shown in FIG. It is connected to the ground through Q14 and Q13 and resistors R11 and R10 which constitutes. Here, the resistance value of R110 is set to be 1/4 smaller than that of R11, so that about 4 Io larger than Io flows in the current flowing through the emitter of Q15. The transistors Q16 and Q17 are PNP transistors, and Q13, Q14, Q15, Q18 and Q19 are NPN transistors.
제1비교기(240)는 제1정전류원(222)의 Q19 에미터와 Q15의 콜렉터에 차동증폭기의 비반전입력단자인 Q1의 베이스가 접속되며, 반전단자입력단자로 동작하는 Q2의 베이스는, 전원(Vcc)과 접지 사이에 R2, R1, R0가 직렬로 접속되어 구성된 바이어스 전압생성부(270)의 R2와 R1간에 분할된 바이어스전압(Va)을 유입한다. Q1, Q2의 에미터는, Q0, Q26, Q27과 R15, R15, R6을 구비하여 일반적인 차동증폭기의 정전류원으로 동작하는 정전류원과 접속된다. 여기서, Q26의 베이스와 콜렉터는 공통 접속되고 에미터는 R15를 통하여 접지에 접속되고 베이스는 Q0와 Q7의 베이스에 공통으로 접속되어 일정한 베이스 전압이 유지된다.The first comparator 240 is connected to a Q19 emitter of the first constant current source 222 and a collector of Q15, and a base of Q1, which is a non-inverting input terminal of the differential amplifier, is connected to a base of Q2 that operates as an inverting terminal input terminal. R2, R1, and R0 are connected in series between the power supply Vcc and ground, and the bias voltage Va divided between R2 and R1 of the bias voltage generation unit 270 configured to flow in is introduced. The emitters of Q1 and Q2 are connected to a constant current source having Q0, Q26, Q27 and R15, R15, R6 and operating as a constant current source of a general differential amplifier. Here, the base and collector of Q26 are commonly connected, the emitter is connected to ground via R15 and the base is commonly connected to the bases of Q0 and Q7 so that a constant base voltage is maintained.
제2비교기(260)는 일반적인 비교기 회로로서 Q8, Q9는 정전류원이며, 능동부하인 Q5, Q6를 구비하여 반전입력단자인 Q3의 베이스는 Vout출력단자와 접속되고, 비반전입력단자인 Q4의 베이스에는 제1도를 참조하여 상술된 바와 같이 바이어스전압생성부(270)의 R1과 R0간의 분할전압인 바이어스전압 Vb가 인가된다.The second comparator 260 is a general comparator circuit where Q8 and Q9 are constant current sources, and have active loads Q5 and Q6, and the base of Q3, which is the inverting input terminal, is connected to the Vout output terminal, and the non-inverting input terminal of Q4. As described above with reference to FIG. 1, the base is applied with a bias voltage Vb which is a divided voltage between R1 and R0 of the bias voltage generation unit 270.
비교부(250)는 상기 제1바이어스 전압(Va)과 상기 출력전압을 비교하여 플립플롭(280)의 비반전 입력단자에 출력하는 제1비교기(240)와 상기 제2바이어스 전압(Vb)과 상기 출력전압을 비교하여 플립플롭(280)의 인버터 입력단자에 출력하는 제2비교기(260)로 구성된다.The comparator 250 compares the first bias voltage Va with the output voltage and outputs the first comparator 240 and the second bias voltage Vb to the non-inverting input terminal of the flip-flop 280. The second comparator 260 compares the output voltage and outputs the output voltage to the inverter input terminal of the flip-flop 280.
이 때, 캐패시터(Cext) 양단의 출력전압(Vout)은 일정한 시간을 주기로 충방전하는데, 이는 Q0, Q1, Q2, Q24, Q25로 구성된 제1비교기(240)의 반전 입력단인 Q2의 베이스에 내부 바이어스 전압(Va)이 유입되고 출력전압(Vout)은 비반전 입력단자인 Q1의 베이스에서 유입되어 차동증폭시킨 신호레벨을 Q21을 통하여 RS플립플롭부(280)의 S입력단자인 Q11의 베이스에 출력한다. 또한, 제2비교부(260)의 비반전 입력단인 Q4의 베이스에 내부 바이어스 전압(Vb)을 유입하고 출력전압(Vout)을 반전 입력단자인 Q4의 베이스에 유입시켜 차동증폭된 신호레벨을 RS플립플롭부(280)의 R입력단자인 Q10의 베이스에 출력한다. RS플립플롭부(280)의 출력단자 Q의 신호 레벨이 제2전류원(224)을 온/오프시키는 스위칭 작용을 하는 전류제어스위치인 Q20의 베이스에 입력되어 Q15를 차단 또는 도통시킴으로서 캐패시터(Cext)를 충방전시킨다.At this time, the output voltage (Vout) across the capacitor (Cext) is charged and discharged at regular intervals, which is internal to the base of Q2, the inverting input terminal of the first comparator 240 composed of Q0, Q1, Q2, Q24, Q25 The bias voltage Va flows in and the output voltage Vout flows from the base of the non-inverting input terminal Q1 and differentially amplifies the signal level to the base of Q11, the S input terminal of the RS flip-flop unit 280, through Q21. Output In addition, the internal bias voltage Vb is introduced into the base of the non-inverting input terminal Q4 of the second comparator 260 and the output voltage Vout is introduced into the base of Q4 which is the inverting input terminal. It outputs to the base of Q10 which is the R input terminal of the flip-flop part 280. The signal level of the output terminal Q of the RS flip-flop unit 280 is input to the base of Q20, which is a current control switch for switching on / off of the second current source 224, so that Q15 is interrupted or turned on to cause capacitor Cext. Charge and discharge.
상술된 회로구조에 따라 캐패시터(Cext)의 충방전에 따른 톱니파 발진을 보다 상세히 설명하면, 첫째, 출력전압(Vout)이 제2바이어스 전압(Vb)보다 작을 경우에는 제1비교기(240)에서 Q1은 오프되고 Q2는 온되어 Q21의 콜렉터는 오프되며, 제2비교기(260)에서 Q3은 온되고 Q4는 오프되어 Q3의 콜렉터 전류는 RS플립플롭(280)의 R입력단자인 Q10의 베이스를 구동시킨다. 따라서, Q10은 포화 상태가 되어 Q11의 베이스에 낮은 전압이 인가되어 Q11을 오프시켜 플립플롭부(280)의 출력단자 Q인 Q11의 콜렉터 전압은 하이 레벨이 되어 전류제어스위치인 Q20의 베이스에 인가된다. 이때 전류제어스위치인 Q20은 포화상태가 되어 Q20의 콜렉터 전위는 로우 레벨이 된다. Q20의 콜렉터 전위가 로우 레벨이 됨에 따라 Q15가 차단되어 4Io의 방전전류가 0으로 된다. 따라서 캐패시터(Cext)는 제1정전류원(222)의 전류 Io에 의해 충전되며 출력전압(Vout)은 시간에 따라 선형적으로 증가하게 된다.According to the circuit structure described above, the sawtooth wave oscillation according to the charge / discharge of the capacitor Cext will be described in detail. First, when the output voltage Vout is smaller than the second bias voltage Vb, the first comparator 240 Q1. Is turned off and Q2 is turned on so that the collector of Q21 is turned off. In the second comparator 260, Q3 is turned on and Q4 is turned off so that the collector current of Q3 drives the base of Q10, which is the R input terminal of the RS flip-flop 280. Let's do it. Therefore, Q10 becomes saturated and a low voltage is applied to the base of Q11, and Q11 is turned off, so that the collector voltage of Q11, which is the output terminal Q of the flip-flop unit 280, becomes high level and applied to the base of the current control switch Q20. do. At this time, Q20, the current control switch, is saturated, and the collector potential of Q20 is at a low level. As the collector potential of Q20 goes low, Q15 shuts off and the discharge current of 4Io goes to zero. Therefore, the capacitor Cext is charged by the current Io of the first constant current source 222 and the output voltage Vout increases linearly with time.
둘째 출력전압(Vout)이 바이어스 전압 Vb보다는 크고 Va보다는 작을 경우에는 제1비교기(240)에서 Q1은 오프되고 Q2는 온이 되어 Q21의 콜렉터는 오픈된다. 제2비교기(260)의 Q3는 오프되고 Q4는 온되어 Q3의 낮은 콜렉터 전압이 Q10의 베이스에 인가되어 Q10을 오프되며, Q11은 이전 상태를 계속 유지한다. 따라서, 캐패시터(Cext)는 충전전류원(Io)에 의해 충전상태가 되어 출력전압(Vout)은 시간에 따라 선형적으로 증가한다.When the second output voltage Vout is greater than the bias voltage Vb and less than Va, Q1 is turned off and Q2 is turned on in the first comparator 240 so that the collector of Q21 is opened. Q3 of the second comparator 260 is turned off and Q4 is turned on so that a low collector voltage of Q3 is applied to the base of Q10 to turn Q10 off and Q11 remains in its previous state. Therefore, the capacitor Cext is charged by the charging current source Io so that the output voltage Vout increases linearly with time.
셋째 출력전압(Vout)이 바이어스 전압 Va보다 클 경우에는 제1비교기(240)에서 베이스를 비반전입력단자로 갖는 Q1은 온되고 베이스를 반전입력단자로 갖는 Q2는 오프되어 Q21의 콜렉터 전류는 RS플립플롭(280)의 S입력단자인 Q11의 베이스를 구동시키고 제2비교기(260)에서 Q3는 오프되고 Q4는 온되어 Q10은 오프상태가 되고 Q11은 포화상태로 되어 그 콜렉터는 로우레벨이 된다. 따라서, 플립플롭부(280)의 출력단자 Q는 로우 레벨 상태로 되고 Q20은 오프되어 방전전류원인 제2전류원(224)는 전류 4Io를 공급한다. 따라서, 캐패시터(Cext)는 방전전류(4Io－Io)에 의해 출력전압(Vout)은 시간에 따라 선형적으로 감소된다. 여기서 상기, 트랜지스터 Q3, Q4, Q8, Q9, Q21, Q24, Q25는 PNP 트랜지스터이며, Q0, Q1, Q2, Q5, Q6, Q7, Q10, Q11, Q12, Q20, Q26은 NPN 트랜지스터이다.When the third output voltage Vout is greater than the bias voltage Va, in the first comparator 240, Q1 having the base as the non-inverting input terminal is turned on, Q2 having the base as the inverting input terminal is turned off, and the collector current of Q21 is RS. The base of Q11, the S input terminal of flip-flop 280, is driven, and in the second comparator 260, Q3 is off, Q4 is on, Q10 is off, Q11 is saturated, and the collector is at low level. . Accordingly, the output terminal Q of the flip-flop unit 280 is in a low level state and Q20 is turned off to supply a current 4Io of the second current source 224, which is a discharge current source. Therefore, the capacitor Cext decreases linearly with time by the discharge current 4Io-Io. The transistors Q3, Q4, Q8, Q9, Q21, Q24 and Q25 are PNP transistors, and Q0, Q1, Q2, Q5, Q6, Q7, Q10, Q11, Q12, Q20 and Q26 are NPN transistors.
상기 회로 동작은 일정한 주기로 반복되며, 원하는 주파수 성분의 톱니파의 출력파형을 얻을 수 있다.The circuit operation is repeated at regular intervals, and an output waveform of a sawtooth wave having a desired frequency component can be obtained.
제3도는 제2도에 도시된 회로에서 주파수 조정전압(Vcont)에 따른 출력 파형도이다.FIG. 3 is an output waveform diagram according to the frequency control voltage Vcont in the circuit shown in FIG.
상술한 바와 같이 본 발명에 따른 다중 동기용 수평 전압 제어 발진 장치는 발진 출력의 레벨을 내부 정전압원에 의해 쉽게 조정할 수 있으며, 출력파형의 주기는 내부 정전류원과 충방전용 캐패시터의 비를 가변함으로서, 쉽게 조정이 가능하다. 또한 가변정류원을 부가하여 발진주파수를 미세조정할 수 있다.As described above, the multi-synchronous horizontal voltage controlled oscillation apparatus according to the present invention can easily adjust the level of the oscillation output by an internal constant voltage source, and the period of the output waveform varies by varying the ratio of the internal constant current source and the charge / discharge capacitor. Easy to adjust In addition, a variable rectifier can be added to fine tune the oscillation frequency.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069716A KR0151100B1 (en) | 1995-12-30 | 1995-12-30 | Multi-synchronizing horizontal voltage controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069716A KR0151100B1 (en) | 1995-12-30 | 1995-12-30 | Multi-synchronizing horizontal voltage controlled oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055568A KR970055568A (en) | 1997-07-31 |
| KR0151100B1 true KR0151100B1 (en) | 1999-01-15 |
Family
ID=19448545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069716A KR0151100B1 (en) | 1995-12-30 | 1995-12-30 | Multi-synchronizing horizontal voltage controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151100B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020061805A (en) * | 2001-01-18 | 2002-07-25 | 엘지이노텍 주식회사 | The sawtooth-wave generating circuit for VCO'nonlinear compensation |
| CN112491397A (en) * | 2020-12-07 | 2021-03-12 | 成都锐成芯微科技股份有限公司 | Multi-frequency-point RC oscillator |
-
1995
- 1995-12-30 KR KR1019950069716A patent/KR0151100B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055568A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4568888A (en) | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction | |
| KR100325909B1 (en) | Circuit for providing a voltage ramp signal | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| KR960030542A (en) | Filter device | |
| US6456133B1 (en) | Duty cycle control loop | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| US6314149B1 (en) | Method and apparatus for rephasing a voltage controlled clock, or the like | |
| KR0151100B1 (en) | Multi-synchronizing horizontal voltage controlled oscillator | |
| US5164685A (en) | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude | |
| US5357220A (en) | Emitter-coupled oscillator with differential switching control | |
| JP4038030B2 (en) | Phase constrained loop | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| US4147963A (en) | Vertical deflection system for a television receiver | |
| US3967216A (en) | Pulse generator stabilized for change of ambient temperature and source voltage | |
| US5146224A (en) | Ac signal generating apparatus for voltage and current standard | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| US4600899A (en) | Dual mode crystal phase shift transistor oscillator | |
| JPH05191276A (en) | Phase detector | |
| US4806883A (en) | Multifrequency oscillator circuit | |
| JPH05183406A (en) | Automatic phase correction circuit | |
| JP3928834B2 (en) | PLL circuit | |
| JPS6338788B2 (en) | ||
| CA1327064C (en) | Phase-locked loop circuit | |
| KR830008560A (en) | Horizontal oscillator | |
| JPH0637599A (en) | Voltage controlled oscillator and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |