KR930003225B1 - 매트릭스 방식을 이용한 plc 입력 유닛 - Google Patents
매트릭스 방식을 이용한 plc 입력 유닛 Download PDFInfo
- Publication number
- KR930003225B1 KR930003225B1 KR1019900013505A KR900013505A KR930003225B1 KR 930003225 B1 KR930003225 B1 KR 930003225B1 KR 1019900013505 A KR1019900013505 A KR 1019900013505A KR 900013505 A KR900013505 A KR 900013505A KR 930003225 B1 KR930003225 B1 KR 930003225B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- photocoupler
- input unit
- unit
- terminals
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 PLC 입력단 회로도.
제2도는 본 발명에 따른 매트릭스 방식을 이용한 PLC 입력단 회로도.
* 도면의 주요부분에 대한 부호의 설명
PC1∼PC : 포토커플러 100 : 입력단자
200 : 출력단자 300 : 로직단자
R : 저항
본 발명은 PLC의 입력유닛(Unit)에 관한 것으로, 특히 포토커플러(Photo Coupler)의 출력단을 매트릭스 방식을 이용하여 단자를 최소화하도록한 PLC 입력 유닛에 관한 것이다.
종래의 기술구성은 제1도에서와 같이 포토커플러의 입력단(Diode) 부분은 Vcc에서 각 포토커플러(PC1∼PC m×n)의 입력단에 저항(R)을 직렬로 접속하고, 저항은 포토커플러에서 다이오드의 애노드에 연결하고 다이오드의 캐소드는 입력 유닛(100)에 연결한다. 입력유닛(100)은 공통(Common)단자와 연결하지 않는다. 포토커플러의 출력단은 트랜지스터의 컬렉터를 직접 출력 유닛(200)에 연결하고, 에미터를 접지시킨다.
이때 트랜지스터의 컬렉터에는 저항(R)을 접속하고, 저항(R)의 다른 한쪽에는 +5V 전원으로 연결한다.
입력 유닛(100)과 공통단자의 연결은 포토커플러를 구동시키고자 할때에만 연결한다.
이와 같은 기술구성은 동작상태를 설명하면 다음과 같다. 제1도의 출력 유닛(200)에서 원하는 단자를 로우레벨(Low Level)로 할때에 출력단자에 연결된 포토커플러의 트랜지스터가 도통상태로 되어야 하며 그렇게 되기 위해서는 포토커플러 입력단측의 다이오드에 연결된 입력유닛(100)의 단자를 접지시키면 된다. 만일 다이오드가 오픈되면 트랜지스터가 오프되어 출력이 하이레벨로 된다. 그러나 이와 같은 종래의 기술구성에 있어서는 입력 유닛(100)의 단자수와 출력 유닛(200)의 단자수가 반드시 같아야 한다.
즉 입력 유닛(100)의 단자가 많은만큼 출력 유닛(200)의 단자도 많아지게 되는 문제점이 있다.
이에 본 발명은 상기한 문제점을 제거하기 위해 입력 유닛과 출력 유닛의 대응 방식을 배제하고 매트릭스 방식을 채택한 것으로서 제2도에 도시된 바와 같이 포토커플러를 이용하여 매트릭스로 원하는 입력단자를 배치하여 포토커플러의 입력단을 구성하고, 출력단은 포토커플러의 트랜지스터 컬렉터를 같은 열(Row)상에 있는 것으로 출력 유닛(200)의 한단자로 하고 또한 저항(R)을 컬렉터에 연결하여 한쪽은 +5V에 연결한다.
포토커플러의 출력인 트랜지스터의 에미터는 동일행(Column)상에 있는 것을 로직(Logic) 유닛(300)의 한단자로 연결한다. 이와 같은 기술구성에서 원하는 포토커플러를 구동시키고자 할때에, 예를들어 포토커플러(PC33, PC22)를 동작시킨다고하면 포토커플러의 트랜지스터 에미터에 연결된 로직유닛(300)의 단자(T3,T2)를 로우상태로 하고 단자(T1)는 하이로 하며 입력유닛(100)에 해당하는 포토커플러(PC33,PC22)의 다이오드의 캐소드(9,5)를 접지(Common)단자에 연결하여 다이오드에 VCC가 인가되도록 한다.
그결과 출력 유닛(200)의 단자(O3,O2)에는 로우 레벨이 되고 단자(O1)는 하이상태가 된다.
이와 같이 매트릭스 방식을 이용하여 회로를 구성하면 원하는 입력 유닛(100)의 단자가 64개이면 로직 유닛(300)와 출력 유닛(200)의 단자가 필요로 하는 수는 8×8의 배치로 총 16개가 사용된다.
즉, 입력단자가 m×n개 필요하면 출력단의 수는 m+n이 필요로 한다. 따라서 본 발명에 따른 매트릭스 방식을 이용한 PLC 입력 유닛은 입력 유닛과 출력 유닛의 대응 방식을 탈피하고, 포토커플러를 이용하여 매트릭스 방식을 채택함으로서 출력 유닛의 단자수를 현저하게 줄일 수 있는 효과를 갖는다.
Claims (1)
- PLC의 입력 유닛을 구성함에 있어서, 포토커플러(PC11∼PCmn)를 매트릭스로 배치하여 입력 유닛(100)의 입력단자는 각 열(ROW)의 포토커플러에서 다이오드의 캐소드에 연결하며 로직 유닛(300)의 단자(T1∼Tn)는 각행(Column)의 포토커플러에서 트랜지스터의 에미터에 연결하고, 각 포토커플러에서 다이오드의 애노드는 저항(R)을 통해 Vcc를 인가하며 각 열단위 포토커플러의 트랜지스터 컬렉터는 저항(R)을 통해 +5V로 연결함과 동시에 출력 유닛(200)의 단자(O1∼On)에 연결하여 m×n개의 입력단자에 대해 m+n개의 출력단자를 갖도록 구성한 것을 특징으로 하는 매트릭스 방식을 이용한 PLC 입력 유닛.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900013505A KR930003225B1 (ko) | 1990-08-30 | 1990-08-30 | 매트릭스 방식을 이용한 plc 입력 유닛 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900013505A KR930003225B1 (ko) | 1990-08-30 | 1990-08-30 | 매트릭스 방식을 이용한 plc 입력 유닛 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920004933A KR920004933A (ko) | 1992-03-28 |
KR930003225B1 true KR930003225B1 (ko) | 1993-04-23 |
Family
ID=19302943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900013505A KR930003225B1 (ko) | 1990-08-30 | 1990-08-30 | 매트릭스 방식을 이용한 plc 입력 유닛 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930003225B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100888944B1 (ko) * | 2008-11-07 | 2009-03-16 | 이걸상 | 프로그램가능한 로직 콘트롤러용 스위치 장치 |
-
1990
- 1990-08-30 KR KR1019900013505A patent/KR930003225B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100888944B1 (ko) * | 2008-11-07 | 2009-03-16 | 이걸상 | 프로그램가능한 로직 콘트롤러용 스위치 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR920004933A (ko) | 1992-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380793B1 (en) | Very high voltage switch | |
US5004936A (en) | Non-loading output driver circuit | |
GB2156614A (en) | A switching circuit | |
GB2195506A (en) | Cascode bimos driving circuit | |
US4590456A (en) | Low leakage CMOS D/A converter | |
US4471237A (en) | Output protection circuit for preventing a reverse current | |
EP0063028A2 (en) | Semiconductor integrated circuit | |
EP0018739B1 (en) | A decoder circuit for a semiconductor memory device | |
US4346381A (en) | Broad band coupling arrangement | |
KR950002090B1 (ko) | 논리 레벨 변환기 회로 | |
KR930003225B1 (ko) | 매트릭스 방식을 이용한 plc 입력 유닛 | |
KR860003712A (ko) | 논리게이트 회로 | |
US5012129A (en) | Line driver | |
EP0541700B1 (en) | Three terminal non-inverting transistor switches | |
US6072413A (en) | Current output type digital-to-analog converter capable of suppressing output current fluctuation using a current mirror | |
US4091296A (en) | Semiconductor R-S flip-flop circuit | |
US3727072A (en) | Input circuit for multiple emitter transistor | |
US3473149A (en) | Memory drive circuitry | |
US4311926A (en) | Emitter coupled logic programmable logic arrays | |
KR0135732B1 (ko) | 직류 전류를 회로에 공급하는 장치 및 그 방법 | |
EP0134402B1 (en) | Integrated injection logic circuit | |
KR920002672B1 (ko) | 전류스위치회로 | |
DE3478650D1 (en) | Electronic voltage regulator | |
EP0246371B1 (en) | Integrated injection logic output circuit | |
EP0706264A2 (en) | Power switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010330 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |