KR930002815B1 - Manufacture of lead frame - Google Patents

Manufacture of lead frame Download PDF

Info

Publication number
KR930002815B1
KR930002815B1 KR1019890017797A KR890017797A KR930002815B1 KR 930002815 B1 KR930002815 B1 KR 930002815B1 KR 1019890017797 A KR1019890017797 A KR 1019890017797A KR 890017797 A KR890017797 A KR 890017797A KR 930002815 B1 KR930002815 B1 KR 930002815B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
etching
resist pattern
frame material
Prior art date
Application number
KR1019890017797A
Other languages
Korean (ko)
Other versions
KR900010983A (en
Inventor
미쓰하루 시미즈
Original Assignee
신고오덴기고오교오 가부시끼가이샤
가와다니 유끼마로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신고오덴기고오교오 가부시끼가이샤, 가와다니 유끼마로 filed Critical 신고오덴기고오교오 가부시끼가이샤
Publication of KR900010983A publication Critical patent/KR900010983A/en
Application granted granted Critical
Publication of KR930002815B1 publication Critical patent/KR930002815B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

내용 없음.No content.

Description

리드 프레임의 제조방법Manufacturing method of lead frame

제 1 도는 리드프레임재의 편면에 레지스트 패턴을 설비한 부분의 에칭과정을 나타낸 설명도.1 is an explanatory diagram showing an etching process of a portion provided with a resist pattern on one surface of a lead frame material.

제 2 도는 리드프레임의 일예를 나타낸 평면도.2 is a plan view showing an example of a lead frame.

제 3 도는 와이어 본딩방법을 나타낸 설명도.3 is an explanatory diagram showing a wire bonding method.

제 4 도 및 제 5 도는 에칭에 의해서 형성하는 종래의 리드프레임의 제조방법을 나타낸 설명도.4 and 5 are explanatory views showing a conventional method for manufacturing a lead frame formed by etching.

본 발명은 리드프레임의 에칭에 의한 제조방법에 관한 것이다. 반도체칩의 고밀도화에 수반되어 더욱 더 다수개의 리드를 갖는 리드프레임이 제조되고 있다. 그런데 리드폭은 와이어 본딩시에 확실한 본딩을 행하기 위하여 일정 폭 이상 확보하고 나서 리드를 미세간격으로 형성하여 리드선단을 칩을 탑재하는 패드에 되도록 가깝게 할 필요가 있으나, 에칭에 의한 제조방법에서는 리드프레임재의 판두께 정도까지 좁게함이 한계이다. 제 4 도 및 제 5 도는 에칭에 의해서 리드를 형성하는 종래의 방법을 나타낸 설명도이다. 제 4 도에 나타낸 예는 리드프레임재(1)의 상하양면에 레지스트를 도포하고 노광, 현상하고 리드프레임재(1)의 양면에 레지스트 패턴(2)를 설비하여 리드프레임재(1)를 에칭하는 방법을 나타냈다. 제 4 도a, b, c에 나타낸 바와같이 리드프레임재(1)의 양면에서 에칭되고 제 4 도c에서 리드의 형상이 형성된다. 제 5 도에 나타낸 예는 리드의 와이어 본딩 폭을 넓게 취하기 위하여 본딩면의 레지스트 패턴간격을 좁게하고 리드프레임재(1)의 하면에서는 레지스트 패턴 간격을 넓게하여 하면측에서 에칭이 빠르게 진행되도록 한 것이다. 이 제 5 도에 나타낸 에칭 방법에서는 형성된 리드의 단면 형상이 사다리꼴에 가까운 형상으로 되고 와이어 본딩시에 리드를 크램프시켰을때에 제 5 도d와 같이 리드가 경사져 크램프되어 버린다는 문제점이 있다. 또 상기 에칭에 의한 방법에서는 에칭시에 리드벽면이 침식되므로 레지스트 패턴 보다도 리드 간격이 넓어지고 리드수가 증대된 경우에 충분히 리드간격을 미세화 시킬 수 없다는 문제점이 있다.The present invention relates to a manufacturing method by etching a lead frame. Along with the increase in the density of semiconductor chips, lead frames having more and more leads have been manufactured. By the way, the lead width needs to be secured more than a certain width in order to ensure reliable bonding at the time of wire bonding, and then the leads are formed at fine intervals so that the lead ends are as close as possible to the pads on which the chips are mounted. The limit is to narrow the thickness of the frame material. 4 and 5 are explanatory diagrams showing a conventional method of forming leads by etching. In the example shown in FIG. 4, the resist is applied to the upper and lower surfaces of the lead frame material 1, exposed and developed, and the resist frame 2 is provided on both surfaces of the lead frame material 1 to etch the lead frame material 1 Showed how. As shown in Figs. 4A, 4B and 3C, etching is performed on both sides of the lead frame member 1, and the shape of the lead is formed in Fig. 4C. In the example shown in FIG. 5, the resist pattern spacing of the bonding surface is narrowed to widen the wire bonding width of the lead, and the resist pattern spacing is widened on the lower surface of the lead frame material 1 so that the etching proceeds quickly on the lower surface side. . In the etching method shown in FIG. 5, the cross-sectional shape of the formed lead becomes a trapezoidal shape, and when the lead is clamped at the time of wire bonding, the lead is inclined and clamped as shown in FIG. In addition, in the etching method, since the lead wall surface is eroded during etching, there is a problem in that the lead spacing cannot be sufficiently refined when the lead spacing is wider than the resist pattern and the number of leads is increased.

본 발명은 상기 문제점을 해소하려는 것으로 그 목적은 종래에 비해서 더 미세 간격으로 리드를 형성할 수 있고 또 리드 단면형상을 대략 직사각형으로 형성할 수 있고 와이어 본딩을 바람직하게 행할 수 있는 리드프레임의 제조방법을 제공하려는데 있다.The present invention is to solve the above problems, the object of the present invention is that the lead can be formed at a finer interval than the conventional, and the lead cross-sectional shape can be formed into a substantially rectangular cross-section, the wire bonding method can be preferably performed I'm trying to provide.

본 발명은 상기 목적을 달성하기 위하여 다음 구성으로 된다. 즉 리드프레임재에 리드패턴에 따라서 레지스트 패턴을 설비하고 에칭을 행함으로써 리드를 형성하는 리드프레임의 제조방법에 있어서 적어도 본딩 범위내의 리드페턴 부분에는 리드프레임재의 편면한 레지스트 패턴을 설비하고 기타의 리드패턴부분에는 리드프레임재의 상하 양면에 레지스트 패턴을 설비한 후에 리드프레임재의 상하 양면에서 에칭을 행하는 것을 특징으로 한다.The present invention has the following configuration in order to achieve the above object. That is, in the method of manufacturing a lead frame in which the lead frame member is formed by etching a resist pattern according to the lead pattern and etching the lead frame member, at least the lead pattern part within the bonding range is provided with a single-sided resist pattern of the lead frame member and other leads. The pattern portion is characterized by etching the upper and lower surfaces of the lead frame material after the resist patterns are provided on both the upper and lower surfaces of the lead frame material.

이하 본 발명의 양호한 실시예를 첨부도면에 의하여 상세히 설명한다. 제 1 도는 리드프레임재의 편면에 레지스트 패턴을 설비하여 리드를 형성하는 과정을 나타낸 설명도, 제 2 도는 상기 제조방법에 의해서 형성된 리드프레임을 나타낸 평면도이다. 제 1 도에서 10은 리드프레임재이고, 12는 이 리드프레임재(10)위에 레지스트를 도포하고 노광, 현상을 행하여 형성한 레지스트 패턴이다.Hereinafter, preferred embodiments of the present invention will be described in detail by the accompanying drawings. 1 is an explanatory view showing a process of forming a lead by installing a resist pattern on one surface of a lead frame material, and FIG. 2 is a plan view showing a lead frame formed by the manufacturing method. In FIG. 1, 10 is a lead frame material, and 12 is a resist pattern formed by applying a resist on the lead frame material 10, exposing and developing.

본 발명의 리드프레임의 제조방법은 리드패턴이 빽빽하게 형성된 부분에서는 리드프레임재의 편면만에 레지스트 패턴을 설비한 것을 특징으로 한고, 내부 리드부(14)와 같이 리드 간격이 좁게 형성된 부분에는 제 1 도와 같이 리드프레임재(10)의 편면에만 레지스트 패턴을 설비하고 다른면에는 전혀 레지스트패턴을 설비하지 않는다. 또 외부리드부(15)와 같이 리드간격이 비교적 넓게 형성된 부분에는 전술한 종래방법과 같이 리드프레임재의 상하 양면에 레지스트 패턴을 설비한다. 제 2 도에서 파선 범위내에는 내부리드부의 와이어 본딩 장소보다 내측의 범위(본딩범위)를 나타내나 이와같이 내부리드부(14)중에서도 리드간격이 특히 좁아지는 본딩범위(16)내에만 상기와 같이 리드프레임재의 편면에 레지스트 패턴을 설비하도록 하여도 좋다.The method of manufacturing a lead frame according to the present invention is characterized in that a resist pattern is provided only on one side of the lead frame material in a portion where the lead pattern is densely formed, and the first lead is formed in a portion where the lead spacing is narrow like the internal lead portion 14. Similarly, a resist pattern is provided only on one side of the lead frame member 10, and no resist pattern is provided on the other side. In the portion where the lead spacing is relatively wide, such as the outer lead portion 15, a resist pattern is provided on both upper and lower surfaces of the lead frame material as in the conventional method described above. In FIG. 2, the broken range shows a range (bonding range) inward of the wire bonding place of the inner lead portion. However, as described above only in the bonding range 16 in which the lead spacing is particularly narrow among the inner lead portions 14 as described above. A resist pattern may be provided on one side of the frame member.

또 반도체칩을 탑재하기 위한 패드나 그것을 지지하는 서포트바의 부분이 에칭에 의해서 얇아지지 않게 이 부분은 상하양면에 레지스트 패턴을 설비하여도 좋다. 이와같이하여 레지스트 패턴이 설비된 리드프레임재를 에칭액에 침지시켜 리드프레임재를 상하 양면에서 에칭한다. 제 1 도a에 나타낸 바와같이 편면에 레지스터 패턴(12)가 설비된 리드프레임재(10)에서는 리드프레임(10)의 상하면에서 에칭되어 제 1 도b, c에 나타낸 바와같이 에칭이 진행된다. 리드프레임재(10)의 상면에서는 레지스터 패턴(12)이외의 부분으로부터 서시히 홈모양으로 에칭되고 하면에서는 레지스트가 도포되어 있지 않으므로 리드프레임재(10)이 전면적으로 에칭된다. 리드프레임재(10)의 상면에서는 에칭이 홈모양으로 진행되기 때문에 그 홈내부로의 새로운 에칭액의 보급이 어렵고 에칭의 진행이 느린데 대하여 하면에서는 면모양으로 에칭이 진행되어 액보급이 빠르므로 고속으로 에칭이 진행된다. 제 1 도c는 에칭이 진행되어 내부리드부(14)가 형성된 상태를 나타내고 있다. 리드프레임재(10)의 하면이 전면적으로 에칭됨으로써 내부리드부(14)의 두께는 에칭을 개시한 당초의 리드프레임재(10)의 두께보다도 얇아진다. 제 1 도d는 레지스트 패턴(12)를 제거한 후의 리드(14)단면을 나타낸 것이다. 리드프레임재(10)의 하면이 균일하게 에칭됨으로써 리드(14)의 하면은 대략 평탄하게 형성되고 리드의 상면폭과 하면폭은 대략 같고 리드(14)의 단면 형상은 대략 직사각형이 된다.In addition, the resist patterns may be provided on the upper and lower surfaces so that the pad for mounting the semiconductor chip and the portion of the support bar supporting the semiconductor chip are not thinned by etching. In this way, the lead frame material provided with the resist pattern is immersed in the etching solution, and the lead frame material is etched from both the upper and lower sides. As shown in FIG. 1A, in the lead frame member 10 provided with the resist pattern 12 on one side, etching is performed on the upper and lower surfaces of the lead frame 10, and etching proceeds as shown in FIGS. On the upper surface of the lead frame material 10, the lead frame material 10 is etched on the entire surface because the resist is not applied on the lower surface from the portions other than the resistor pattern 12. Since the etching proceeds in the groove shape on the upper surface of the lead frame material 10, it is difficult to spread new etching liquid into the groove and the etching progress is slow. Etching proceeds. 1C shows a state where the etching proceeds and the internal lead portion 14 is formed. Since the lower surface of the lead frame material 10 is etched entirely, the thickness of the inner lead portion 14 becomes thinner than the thickness of the original lead frame material 10 which started etching. FIG. 1D shows the cross section of the lead 14 after the resist pattern 12 is removed. Since the lower surface of the lead frame material 10 is uniformly etched, the lower surface of the lead 14 is formed to be substantially flat, the upper and lower widths of the lead are approximately the same, and the cross-sectional shape of the lead 14 is approximately rectangular.

또 외부리드부분에 대해서는 리드프레임재의 상하면에 레지스트 패턴을 설비하여 에칭을 행함으로써 종래와 같은 에칭이 행해진다. 이와같이 리드패턴이 빽빽히 형성된 부분에 대해서는 편면에 레지스트 패턴을 설비하고 외부리드부와 같이 리드간격이 넓게 형성된 부분에 대해서는 종래와 같은 에칭 방법을 채택함으로써 아래와 같은 효과가 얻어진다.The outer lead portion is etched by attaching a resist pattern on the upper and lower surfaces of the lead frame material to perform etching. Thus, the following effects can be obtained by installing a resist pattern on one side of the lead pattern where the lead pattern is formed densely and adopting the etching method as in the prior art for the part where the lead spacing is wide such as the outer lead portion.

①리드패턴이 빽빽히 형성된 부분에서는 리드프레임재의 편면에만 레지스트 패턴을 설비함으로써 레지스트 패턴이 형성된 면에서의 에칭속도가 늦어짐을 리드프레임재의 하면에서 고속으로 에칭함으로써 보완하여 전체로서 양면에 레지스트 패턴을 설비한 경우에 비해서 에칭속도를 빠르게 할 수 있다. 그 결과 에칭시에 리드프레임재가 침식되어 리드간격이 넓어지는 것을 억제할 수 있고 더 미세한 간격의 리드를 용이하게 형성할 수 있다.(1) In the part where the lead pattern is closely formed, the resist pattern is provided only on one side of the lead frame material to compensate for the slow etching speed on the surface where the resist pattern is formed by etching at the lower surface of the lead frame material at high speed, and the resist pattern is installed on both sides as a whole. Compared to the case, the etching speed can be increased. As a result, it is possible to suppress the lead frame material from being eroded at the time of etching and widening the lead spacing and to easily form finer spacing leads.

②또 편면에 레지스트 패턴을 설비한 부분의 리드의 단면형상은 제 1 도d에 나타낸 바와같이 리드간격이 더 미세하게 되어도 충분한 와이어 본딩면을 확보할 수 있고 대략 직사각형으로 형성할 수 있으므로 와이어 본딩시에 리드를 크램프했을때도 리드가 경사지는 일이 없이 정확한 와이어 본딩이 가능해진다.(2) In addition, the cross-sectional shape of the lead where the resist pattern is provided on one side can secure sufficient wire bonding surface and can be formed in a substantially rectangular shape even when the lead spacing becomes smaller as shown in Fig. 1d. Even when the lead is clamped, accurate wire bonding is possible without the lead being inclined.

③또 외부리드부와 같이 리드간격이 넓게 형성된 부분에서 리드프레임재의 양면에 레지스트 패턴을 설비한 부분의 에칭속도와 상기의 리드패턴이 빽빽히 설비되는 부분에서 리드프레임재의 편면에 레지스트 패턴을 설비한 부분에서의 에칭속도는 양면에 레지스트 패턴을 설비한 부분에서는 리드간격이 넓다는 것 편면에 레지스트 패턴을 설비한 부분에서는 하면에서의 에칭속도가 빠르므로 대략 동시에 에칭이 종료되므로 양면 동시 에칭으로 내부리드부와 외부리드부를 동시에 형성할 수 있다.③ In addition, the etching rate of the part provided with the resist pattern on both sides of the lead frame material in the part where the lead spacing is wide like the external lead part, and the part provided with the resist pattern on one side of the lead frame material in the part where the lead pattern is densely installed. The etching rate in the case where the resist pattern is provided on both sides is wider, and the lead spacing is wider. In the part where the resist pattern is installed on one side, the etching rate is faster at the lower surface. And the external lead portion can be formed simultaneously.

상기와 같이 리드의 일부분이 박막으로 형성된 리드프레임에 반도체 칩을 실장할 때에는 제 3 도a와 같이 에칭면(레지스트 패턴이 설비되지 않았던 면)을 와이어 본딩면으로 하든지 제3b에 나타낸 바와같이 에칭면(18)을 히트블록(20)측에 놓고 히트블록(20)위에 에칭면(18)에 맞닿은 단자(20a)를 설비하면 된다. 동도면에서 22는 반도체 칩, 24는 본딩 와이어, 26은 패드이다.When the semiconductor chip is mounted on a lead frame in which a part of the lead is formed as a thin film as described above, the etching surface (surface without a resist pattern) is used as the wire bonding surface as shown in FIG. 3A or as shown in FIG. 3B. (18) is placed on the heat block 20 side, and the terminal 20a which abuts on the etching surface 18 may be provided on the heat block 20. 22 is a semiconductor chip, 24 is a bonding wire, and 26 is a pad.

이상 본 발명에 대해서 양호한 실시예를 들어 여러가지 설명을 하였으나 본 발명은 이 실시예에 한정되는 것은 아니고 발명의 정신을 일탈하지 않는 범위내에서 여러가지 개변을 행할 수 있음은 물론이다.The present invention has been described in detail with reference to the preferred embodiments, but the present invention is not limited to this embodiment, and various modifications can be made without departing from the spirit of the invention.

본 발명에 의하면 리드패턴이 빽빽하게 형성된 부분에는 리드프레임재의 편면에만 레지스트 패턴을 형성시켜 에칭을 행하므로 리드프레임재의 하면측은 전면적으로 에칭되어 리드프레임의 리드간격을 더욱 미세하게 형성시킬 수 있다. 또 에칭에 의해서도 리드의 단면 형상이 직사각형으로 형성되므로 와이어 본딩시에 리드를 크램프시켰을때에 리드가 꼬이는 등의 문제를 해소할 수 있는 등의 효과를 발휘한다.According to the present invention, since a resist pattern is formed only on one side of the lead frame material at the portion where the lead pattern is formed densely, the lower surface side of the lead frame material is etched entirely so that the lead spacing of the lead frame can be more finely formed. In addition, since the cross-sectional shape of the lead is formed into a rectangle even by etching, it is possible to solve the problem that the lead is twisted when the lead is clamped at the time of wire bonding.

Claims (1)

리드프레임재에 리드패턴에 따라서 레지스트 패턴을 설비하고 에칭을 행함으로써 리드를 형성하는 리드프레임의 제조방법에 있어서, 적어도 본딩 범위내에 리드패턴 부분에는 리드프레임재의 편면에만 레지스트 패턴을 설비하고 기타의 리드패턴부분에는 리드프레임재의 상하양면에 레지스트 패턴을 설비한 후에 리드프레임재의 상하 양면에서 에칭을 행함을 특징으로 하는 리드프레임의 제조방법.In a method of manufacturing a lead frame in which a lead frame member is formed by etching a resist pattern according to a lead pattern and etching the lead frame member, the lead pattern portion is provided with a resist pattern only on one side of the lead frame member within at least the bonding range, and the other lead. The pattern portion is provided with a resist pattern on the upper and lower surfaces of the lead frame material and then etched on both the upper and lower sides of the lead frame material.
KR1019890017797A 1988-12-12 1989-12-02 Manufacture of lead frame KR930002815B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-313617 1988-12-12
JP63313617A JPH02158160A (en) 1988-12-12 1988-12-12 Manufacture of lead frame

Publications (2)

Publication Number Publication Date
KR900010983A KR900010983A (en) 1990-07-11
KR930002815B1 true KR930002815B1 (en) 1993-04-10

Family

ID=18043474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017797A KR930002815B1 (en) 1988-12-12 1989-12-02 Manufacture of lead frame

Country Status (2)

Country Link
JP (1) JPH02158160A (en)
KR (1) KR930002815B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283643A (en) * 1990-03-30 1991-12-13 Mitsui High Tec Inc Manufacture of lead frame
KR20020031719A (en) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 Leadframe structure for manufacturing semiconductor package
JP4381009B2 (en) 2003-03-12 2009-12-09 新光電気工業株式会社 Pattern drawing apparatus, pattern drawing method, and inspection apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240862A (en) * 1985-08-19 1987-02-21 Canon Inc Electronic displaying and recording device
JPH0245967A (en) * 1988-08-08 1990-02-15 Hitachi Cable Ltd Manufacture of lead frame for semiconductor device

Also Published As

Publication number Publication date
JPH02158160A (en) 1990-06-18
KR900010983A (en) 1990-07-11

Similar Documents

Publication Publication Date Title
JP3945961B2 (en) Circuit board
KR930002815B1 (en) Manufacture of lead frame
US5901436A (en) Method of manufacturing lead frame
US6309910B1 (en) Microelectronic components with frangible lead sections
US6858352B1 (en) Printed circuit fabrication
US6724070B2 (en) Fine pitch lead frame
JPH0669638A (en) Land structure of printed wiring board
JPH0548928B2 (en)
JPH08316392A (en) Lead frame and manufacture thereof
JPS62194628A (en) Manufacture of semiconductor device
JP3418769B2 (en) Lead frame manufacturing method and lead frame
KR19980069103A (en) Lead frame manufacturing method and lead frame thereby
JP3081332B2 (en) Manufacturing method of IC chip mounted parts
KR100269235B1 (en) Method of lead frame
JPS6240862B2 (en)
JPH09298219A (en) Manufacture of tab tape carrier
JPH09181246A (en) Lead frame and its manufacture
JPS5824020B2 (en) semiconductor equipment
KR19990062472A (en) Bump Grid Array Package and Manufacturing Method Thereof
JPS63181449A (en) Semiconductor device
JPH04181797A (en) Coating method for cream solder on printed circuit board
JPH06334303A (en) Method for forming photoresist layer in manufacture of thin film hybrid integrated circuit
KR19990038407A (en) Semiconductor mask structure
JPS60135930A (en) Structure of filmy photosensitive material
KR19990075302A (en) Mask pattern for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 17

EXPY Expiration of term