KR930002267Y1 - 멀티프로세서 시스템의 버스제어장치 - Google Patents

멀티프로세서 시스템의 버스제어장치 Download PDF

Info

Publication number
KR930002267Y1
KR930002267Y1 KR2019910002809U KR910002809U KR930002267Y1 KR 930002267 Y1 KR930002267 Y1 KR 930002267Y1 KR 2019910002809 U KR2019910002809 U KR 2019910002809U KR 910002809 U KR910002809 U KR 910002809U KR 930002267 Y1 KR930002267 Y1 KR 930002267Y1
Authority
KR
South Korea
Prior art keywords
bus
processor
local
control device
output
Prior art date
Application number
KR2019910002809U
Other languages
English (en)
Other versions
KR920017104U (ko
Inventor
박진우
Original Assignee
삼성항공산업 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성항공산업 주식회사, 안시환 filed Critical 삼성항공산업 주식회사
Priority to KR2019910002809U priority Critical patent/KR930002267Y1/ko
Publication of KR920017104U publication Critical patent/KR920017104U/ko
Application granted granted Critical
Publication of KR930002267Y1 publication Critical patent/KR930002267Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

멀티프로세서 시스템의 버스제어장치
제1도는 본 고안의 로컬버스 및 버스 콘트롤장치를 사용하는 시스템 구성을 보인 개략적인 블록도.
제2도는 제1도에 있어 버스 콘트롤장치에 대한 상세 구성도이다.
본 고안은 멀티프로세서 시스템에 관한 것으로, 특히 시스템내에 설치된 다수의 프로세서가 사용해야 할 버스의 보다 효율적인 활용을 위해 로컬버스를 사용하는 멀티프로세서 시스템의 버스제어장치에 관한 것이다.
멀티프로세서 시스템은 복수대의 프로세서가 하나의 장치나 여러장치를 공통으로 사용할 경우 일반적으로 사용된다.
이와같은 장치는 메모리, 프로세서 입출력장치, 타이프라이터, 플로피 디스크 및 음극선관 표시장치등과 같은 컴퓨터용 주변기기로 구성된다.
이와같은 장치를 공통으로 제어하기 위한 목적에서 공통의 버스를 사용하는 버스구조의 멀티프로세서 시스템이 고속으로 처리할 수 있는 방식으로 사용된다.
이와같은 멀티프로세서가 상기한 바와같은 장치 즉 자원을 공유하여 사용하고자 하는 경우에 프로세서는 타프로세서로 정지요구신호 즉 HRS(hold request singnal)을 보내고 상대방 프로세서로 부터 정지 응답신호 즉 HAS(hold Acknowledge signal)가 올때까지 대기하였다가 조건이 만족 되면 사용하고자 하는 자원을 이용하게 된다. 물론 이와같이 제1의 프로세서가 사용중에 있을때 제2의 프로세서는 동작정지 상태가 된다.
상기의 경우는 멀티프로세서 시스템이 다중의 프로세서를 갖고 있음에도 사용되는 버스가 한정되어 설계되기 때문에 발생하는 문제점이다. 즉, 종래의 버스콘트롤 장치는 언급한 경우와 같이 사용 버스 선택을 제어하기 위한 것으로서 버스를 사용하고자 하는 프로세서 또는 기타 장치가 상태 방측 프로세서를 동작정지 시킨후에 버스를 사용하게 됨으로써 이로 말미암아 상대방측 프로세서의 효율이 저하되는 문제점이 발생된다.
본 고안의 목적은 상기의 제기된 문제점을 해결하고자 하는 것으로, 다수의 프러세서가 공통으로 사용하고자 하는 부분의 버스를 별도의 로컬버스(local bus)로 구성하여 프로세서간 동작효율을 증대시킴과 아울러 더우기 상기 로컬버스에 공히 연결된 장치의 동시적 억세스시 이를 우선 선택 조정을 위한 장치를 함께 구비시키므로써 버스 사용상에 효율을 극대화하고 따라서, 프로세서의 동작속도를 최대로 유지시키는 멀티프로세서 시스템의 버스 제어장치를 제공하는 것이다.
본 고안의 목적에 따라, 로컬버스 및 멀티프로세서 시스템의 버스제어장치가 연결구성된 전체 구성의 개략적인 블록도면인 제1도와, 상기 버스제어장치에 대한 상세한 회로구성도인 실시예로서의 회로를 도시한 제2도를 참조하여 본 고안에 대하여 이하 상세히 설명한다.
제1도의 개략적인 블록도는 본 고안의 로컬버스 개념이 사용된 예를 도시한 것으로서, 그 상세 구성을 보면, 제1프로세서(1) 및 제2의 프로세서(2)와, 프로세서가 사용하는 공유의 장치(5)를 갖는 멀티프로세서 시스템에 있어, 상기 제1프로세서(1)의 공유장치(5) 억세스는 제1로컬버스(L1)를 통해 이루어지고, 상기 제2프로세서(2)의 공유장치 억세스는 제2로컬버스(L2)를 통해 이루어지도록 분리된 버스가 연결되며, 상기 버스간에는 상기한 공유장치의 동시 억세스에 대한 우선 사용순위 결정 또는 로컬버스 선택사용 결정을 위해 버스콘트롤장치(3)가 삽입 구성됨을 특징으로 한다.
제1도에서 사용된 프 세서는 2개인 경우와, 공유장치가 예를들면 메모리인 경우를 일예로하고 있으나 설계적 변경에 따라 이는 확장될 수 있다.
상기한 본 고안 장치는 각 경우에 대해 설명하여 더욱 확실해 진다.
제1도에서 보듯이, 버스는 프로세서를 기준으로 분리 설치되어 있으므로, 제1의 프로세서(1)가 도면에 도시한 메모리 장치외의 타장치를 억세스 중일 때에는 자신의 버스(B1)를 통해 가능하고 동시에 제2프로세서(2)는 자신의 버스(B2) 및 제2로컬버스(L2)를 통해 메모리장치(5)를 억세스할 수 있어 시스템 동작이 효율적으로 진행된다.
이해를 위해 종래의 경우 단일 버스 사용으로 제1의 프로세서가 메모리 장치외의 타 장치를 사용할 때 이 버스를 또한 사용하는 제2의 프로세서는 제1프로세서의 선 사용으로 말미암아 일시 동작 정지되어야 했는데 이것이 본 고안에서 해결된다.
그러나, 제1프로세서(1)와 제2프로세서(2)가 메모리 장치(5)를 동시에 억세스 하는 경우에는 분리된 각각의 버스를 통해 공유장치로의 억세스 가능상태에 놓이지만 이중 어느 하나에 응답해야 하기 때문에 이러한 경우에 유선 선택 사용을 결정하여 버스 사용을 콘트롤 할 수 있는 버스콘트롤장치(3)가 요구되므로 이에 대한 상세도인 제2도를 참조하여 이하 설명한다. 그러나 이 회로는 상기의 경우가 아닌 경우에도 문제없이 동작되고 각 동작 상태를 확실하게 한다.
제1도에 관련하여 제2도에서는 버스콘트롤장치(3)에 대한 상세도가 도시되어 있는데, 이 회로는 각각의 프로세서로 부터 n 비트의 어드레스 신호(Addr1),(Addr2)와, 클럭 및 리셋(CLK),(RST)신호를 받아 각각의 프로세서로는 웨이트(wait)신호(wait1),(wait2)와, 공유장치에 각각의 로컬버스를 연결하는 버퍼(4),(6)으로는 상태 유효신호(CPU1A), (CPU2A)를 공급하는 회로이다.
로컬버스의 공유지원 억세스를 위한 동시 사용시 각각의 프로세서로 부터 공급되는 어드레스 신호에 대하여 와코더 (D1) (D2)에 의한 디코딩에 의해 각각의 디코더 출력신호(CPU1A)과 (CPU2R)이 유효함을 의미하는 '로우'상태로 된다.
이들 각각의 신호는 우선 순위 결정수단인 4-입력NOR게이트(103)와 4-입력 OR게이트(107)로 각각의 입력되어 본 고안 실시예에 따른 회로는 제2프로세서(2)에 우선권을 할당한다.
상기 게이트 입력은 디코더 출력신호 뿐만 아니라, D플립플롭(104), (109)로 부터 출력되는 버스 사용 상태 신호인 CPU1A, CPU2A 신호가 각각의 NOT게이트(110),(111)를 통해 또한 인가된다.
동시 사용 이전에 어떤 로컬버스 사용도 없었던 경우 즉, D플립플롭(104),(109)의 출력이 각각 '하이' 및 '하이'인 경우에는 제1프로세서(1)와 관련된 NOR게이트(103)는 상기와는 역 상태인 '로우'레벨로서 각각 출력된다.
NOR게이트(103)출력은 '하이'이기 때문에, 2개의 OR게이트(101), (102)를 통해 제1의 D플립플롭(104)으로는 부터 '하이'가 입력되므로 제1로컬버스(L1)사용의 중지를 발생시키도록 'CPU1A'신호가 '하이'로 되어 버퍼(4)로 입력되고 (제1도참조)또한 이 신호는 프로세서로 웨이트 신호 발생을 위한 3상태 버퍼(112)로 입력되므로 제1프로세서는 대기 상태에 놓이게 된다.
동시에 제2프로세서에 연루된 OR게이트(107)는 현재 로우상태로 출력되고 있는데 이 신호는 연이어서 AND게이트(106)로 입력되므로 '로우'신호가 출력되고 이어서 OR 게이트(108)를 거쳐 제2 D플립플롭(109)에 로우신호가 입력되기 때문에 그 출력은 제2로컬버스(L2)의 사용상태를 허락하게 하며 아울러 3상태버퍼(113)에 로우신호로 입력되므로 제2웨이트신호(wait2)는 제2프로세서를 동작상태에 놓이게 한다.
상기 설명에 제2프로세서(2)에 우선 할당한다는 것을 특별한 의미가 없고 중요한 것은 공유장치로의 동시 억세스시 사용 프로세서 중 어느 하나에 우선 사용순위를 결정케 한다는 것이다.
한편으로, 상기 경우외에 앞서 설명한 경우인 어느 하나만의 버스 사용시 본 고안에 따른 버스 콘트롤 장치(3)의 동작에대하여 이하 설명한다.
이 경우는 제2프로세서(2)가 버스(B2)를 통해 메모리 장치(5)외의 타장치를 억세스중에 있고 제1프로세서(1)가 공유장치인 메모리장치(5)를 억세스하기 위해 제1로컬버스(L1)를 사용하는 경우이다.
이 경우에는 제2도의 제1의 D플립플롭(104)의 출력은 "하이"인 경우이고 제1의 D플립플롭(109)의 출력은 '로우'인 경우이다. 그리고 제1프로세서(1)가 자신의 로컬버스(L1)를 사용하는 경우이기 때문에 디코더(104) 출력인 'CPU1R'은 '로우'상태에 놓이게 된다. 이때 제2로컬버스 사용 상태를 알리는 'CPU 2A'신호는 NOR게이트(103)에 각각 입력된다. 그러면 제1의 D플립플롭에 이르는 논리소자의 동작의 결과에 따라, D플립플롭(104)은 입력으로서 하이를 갖게되며 따라서 'CPU 1A'는 하이가 되기 때문에 제1로컬버스 사용 상태에 있고 아울러 상기한 'CPU 1A'신호는 3상채 버퍼(112)에 입력되므로 제1프로세서(1) 역시 동작상태에 놓이게 된다.
이와같이 본 고안 실시예와 같이 두개의 프로세서가 공통으로 사용하고자 하는 부분의 버스를 별도의 로컬버스로 구성하고 두개의 프로세서가 로컬버스를 통해 공유자원을 동시 억세스하고자할 때 우선 사용순위 결정을 위한 버스콘트롤 장치의 사용으로 버스 사용 효율의 극대화를 실현하고 따라서 프로세서의 동작 수행 효율을 증대시킨다.

Claims (3)

  1. 제1프로세서 및 제2프로세서와, 이들 프로세서가 사용하는 공유의 장치를 갖는 멀티프로세서 시스템의 버스제어장치에 있어서, 상기 제1프로세서(1)의 공유장치(5) 억세스는 제1로컬벌스(L2)를 통해 이루어지고, 상기 제2프로세서(2)의 공유장치 억세스는 제2로컬버스(L2)를 통해 이루어지도록 분리된 버스가 연결되며, 상기 버스간에는 버스 선택 사용 결정을 위해 버스콘트롤 장치(3)가 삽입 구성됨을 특징으로 하는 멀티프로세서 시스템의 버스제어장치.
  2. 제1항에 잇어서, 상기 버스콘트롤장치(3)는 상기 프로세서의 어드레스를 디코딩하여 로컬버스 억세스 여부를 알리는 각각의 디코더(D1), (D2)와, 이들 디코더 출력신호(CPU1R), (CPU2R)와 공유장치에 연결된 로컬버스의 각각을 억세싱 상태를 입력으로 하여 버스 사용 우선 순위 결정을 위한 논리소자의 NOR 또는 OR게이트를 포함하여 이 신호의 레벨에 따라 버스 사용 결정이 이루어져 각 프로세서로 웨이트 신호 및 각 로컬버스에 연결된 버퍼수단에 버스 억세스 신호인 'CPU1A'와 'CPU2A'를 출력하도록 다수의 논리게이트로 연결된 것을 특징으로 하는 멀티프로세서 시스템의 버스제어장치.
  3. 제2항에 있어서, 로컬버스 억세스 사용여부를 위한 상기의 NO게이트(103) 또는 OR게이트(107) 출력은 클럭이 동기하여 출력되도록 각각의 D플립플롭(104), (109)를 통해 출력됨을 특징으로 하는 멀티프로세서 시스템의 버스제어장치.
KR2019910002809U 1991-02-28 1991-02-28 멀티프로세서 시스템의 버스제어장치 KR930002267Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910002809U KR930002267Y1 (ko) 1991-02-28 1991-02-28 멀티프로세서 시스템의 버스제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910002809U KR930002267Y1 (ko) 1991-02-28 1991-02-28 멀티프로세서 시스템의 버스제어장치

Publications (2)

Publication Number Publication Date
KR920017104U KR920017104U (ko) 1992-09-17
KR930002267Y1 true KR930002267Y1 (ko) 1993-05-03

Family

ID=19311321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910002809U KR930002267Y1 (ko) 1991-02-28 1991-02-28 멀티프로세서 시스템의 버스제어장치

Country Status (1)

Country Link
KR (1) KR930002267Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451789B1 (ko) * 2001-10-16 2004-10-08 엘지전자 주식회사 자원 공유를 위한 프로세서 중재장치 및 중재방법

Also Published As

Publication number Publication date
KR920017104U (ko) 1992-09-17

Similar Documents

Publication Publication Date Title
US4000485A (en) Data processing system providing locked operation of shared resources
US4030075A (en) Data processing system having distributed priority network
KR920010916B1 (ko) 멀티프로세서의 레벨 변경 동기장치
US3997896A (en) Data processing system providing split bus cycle operation
US4577273A (en) Multiple microcomputer system for digital computers
US3995258A (en) Data processing system having a data integrity technique
US3993981A (en) Apparatus for processing data transfer requests in a data processing system
US4050097A (en) Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
US6986005B2 (en) Low latency lock for multiprocessor computer system
US8611368B2 (en) Controlling bandwidth reservations method and apparatus
KR100225215B1 (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
US4604685A (en) Two stage selection based on time of arrival and predetermined priority in a bus priority resolver
EP0464237A1 (en) Bus arbitration scheme
JP2008310826A (ja) 同期環境における割り込み処理
JPH10143467A (ja) データ処理システムにおいてバス所有権を調停するための方法および装置
US6874049B1 (en) Semaphores with interrupt mechanism
KR930002267Y1 (ko) 멀티프로세서 시스템의 버스제어장치
US4482949A (en) Unit for prioritizing earlier and later arriving input requests
JPS6242306B2 (ko)
JPH0731666B2 (ja) プロセッサ間通信方式
JP3274634B2 (ja) リード制御装置
KR0149687B1 (ko) 멀티프로세서 시스템의 공통메모리 억세스 제어회로
JPH056333A (ja) マルチプロセサシステム
JP5494925B2 (ja) 半導体集積回路、情報処理装置およびプロセッサ性能保証方法
JPS635785B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee