KR930001072B1 - 첨가 과도 장해 제거 회로 및 그 방법 - Google Patents
첨가 과도 장해 제거 회로 및 그 방법 Download PDFInfo
- Publication number
- KR930001072B1 KR930001072B1 KR1019890010838A KR890010838A KR930001072B1 KR 930001072 B1 KR930001072 B1 KR 930001072B1 KR 1019890010838 A KR1019890010838 A KR 1019890010838A KR 890010838 A KR890010838 A KR 890010838A KR 930001072 B1 KR930001072 B1 KR 930001072B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- envelope
- transient
- disturbance
- data signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Noise Elimination (AREA)
- Feedback Control In General (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
내용 없음.
Description
제1도는 데이타 채널에서 데이타 신호상에서 중첩된 첨가 과도 장해 및 입력 데이타 신호 묘사도.
제2도는 데이타 채널내의 데이타 신호상에 중첩된 첨가 과도 장해를 억압하기 위해 본 발명의 구체적 회로의 개략 다이어그램.
제3도는 음 및 정극성 인벨로프 신호와 그로부터 2만큼 나누어진 합으로부터 발생되는 평가된 장해 신호의 묘사도.
제4도는 비선형 신호 적응 필터링의 응용후의 평가된 장해 신호 묘사도.
제5도는 평가된 장해 신호(즉 비선형 신호 적응 필터의 출력)가 감산되는 출력 신호의 묘사도.
제 6도는 제2도에서 상술된 회로의 더울 상세한 도식적 다이어그램의 묘사도.
* 도면의 주요부분에 대한 부호의 설명
11,12 : 검출기 14,60 : 버퍼
15 : 필터 16 : 감쇠기
23,24,34,35 : 다이오드 26,36 : 캐패시터
30,31,32,33 : 레지스터
본 발명은 데이타 채널에서 첨가 과도 장해 (additive transient disturances)를 제거 및 검출하기 위한 회로 및 방법, 특히 회전 자기 디스크의 기록면과 함께 감지기의 물리적 접촉으로 인해 자기 저항성(MR) 감지기 내의 온도 변화에 의해 발생된 전기적 광도를 방지하기 위한 회로 및 방법에 관한 것이다.
데이타 채널에서 발생한 데이타는 첨가 또는 곱셈중 하나로서 분류된다. 바람직하지 못한 첨가 장해 신호는 정보(데이타)신호로 간단하게 가산하다. 바람직하지 못한 곱셈 장해 또는 데이타 밀도 변화는 상기 데이타 신호 변조를 야기한다.
데이타 채널에서 상기 신호 감지 변환기는 회전 자기 디스크 및 슬라이더 어셈블리의 공기 베어링면에서 공기에 대해 노출된 자기 저항성(MR) 감지기이며, 첨가 장해는 상기 디스크의 이동 기록면으로 상기 감지기(S)의 물리적 마찰 접촉으로 인해 발생한다. 상기 장해는 접촉 스폿에서 마찰로 발생된 상승온도(120도까지)에서 발생한다. 이는 약간 발생하며 MR 감지기의 온도, 즉 대략 50 내지 100나노초 내에서 전체 감지기 상에서 평균 1도 정도로 갑자기 증가한다. 감지기(니켈과 철의 합금에 대략 0.003/℃) 저항의 제로가 아닌 온도 계수로 인해, 상기 감지기 저항은 갑작스런 온도 상승으로 증가한다. 핫 스폿으로부터 MR감지기에서 전도된 열은 감지기 조건에 대해 천천히 확산되며, 원래 값으로 천천히 감쇠하기 위해 저항 증가를 유발한다. 일반적으로, 30%의 열적으로 유도된 저항 변화의 강하는 1.5 내지 5μs에서 발생한다. 상기 MR 감지기는 자기 저항 효과에 의해 자기 신호를 검출하기 위래 사용된다. 상기 감지기는 후의 증폭에 대하여 데이타 전압 신호로 자기 정보로 인한 저항 변화를 전황하기 위해 일정 직류(DC)로 바이어스 된다. 상기 열적으로 유도된 저항 변화는 데이타 신호가 중첩되는 곳에 첨가 장해를 유도한다. 그러한 MR 감지기의 비선형성은 그것의 바이어스점 둘레에 증가하는 자기 신호 탈선과 함께 증가한다. 그러므로, 이들 자기 탈선은0.3%의 감지기 저항에서 대부분의 관련 변화로 주어져 충분히 작게 유지된다. 따라서 열적 장해 신호는 베이스 대 피크 데이타 진폭의 4배 까지 심지어 더울 크게된다.
그러한 신호의 조합 및 장해는 데이타 채널에서 신호 검출을 하면서 많은 문제를 유발한다. 상기 채널내의 자동 이득 제어(AGC)(automatic gain control) 회로는 과도적이고 천천히 회복되는 동안 빠르게 페이드-아웃(fade-out)된다. 심지어 AGC 회로가 장해 신호를 조절할때 조차도, 열적 변위는 계속 피크 시프트를 발생하며, 데이타 신호는 피크 검출에 대해서 구별되고 이결과로서 열적 과도 또한 차이가 난다. 이는 열적 변형후에 직접 특별한 제로 크로스 및 제로-크로스 레벨의 시프트를 유도한다.
이는 자기 디스크의 이동 기록면과 함께 마찰 접촉으로 인한 MR 감지기에서 온도 변화(후에 열 에스퍼티(asperity)로 설명되는)에 의해 데이타 채널에서 발생된 첨가 과도 장해 억압을 위한 방법 및 장치용으로 필요하다. 그러한 억압은 하드디스크 소산으로 사용된 바와 같은 MR 감지기가 중앙 탭(열적 과도밖으로 평형을 위해 사용되어지는 것처럼)을 제공하지 않기 때문에 출원인에게 공지된 동래 기술의 접근으로 이루어지지 않는다. 열적 과도 장해의 스팩트럼 범위는 여과될 데이타 신호의 스팩트럼 범위에 상당히 근접하며, 고주파수 AC 바이어싱과 연관된 문제들은 모든 실제적인 목적에 대해 해결할 수 없다.
상기에서 기술된 종래 기술 접근에 덧붙혀, 미합중국 특허출원 3,566,281호는 출원인이 인식하는 가장 적절한 종래 기술을 구성한다. 이 특허는 일정 전압에 의해 오프셋된 정 및 음극성 피크 검출기로 기술되어 있으며 지연 입력 신호로부터 평균되고 감산된다. 각각의 검출기 출력은 펄스가 처리된 후에 각각의 검출기를 제로로 리세팅하기 위해 교차 접속됨을 자명한 일이다. 상기 특허출원은 클리핑 레벨 회로로 상술되어 있으며, 정의 피크 검출기가 정의 피크를 검출하는 것과 같이, 음극성 피크 검출기가 제로로 리셋되며, 역으로도 같다. 상기 특허 및 다른 특허(미합중국 특허출원 제3,473,131호 및 4,356,389호등)는 다소 적당하지 않으며 지시된 출원 발명에 대한 문제를 해결할 수 없다. 그들은 첨가 장해의 시작에 빠르게 응답하는 2개의 검출기를 보증하는 수단과, 나머지 성분 감소를 위한 수단을 나타내지 않으며 첨가 장해의 출력신호를 발생하지 않게 한다.
상기 회로 및 방법은 데이타 채널에서 첨가 과도 장해 억압용으로 기술된다. 이들 장해는 MR 변환기에 의해 야기된 열 에스퍼티 과도로 인해 이동 기억면과 접촉한다. 더욱 특히, 정극성 인벨로프 검출기 및 음극성 인벨로프 검출기 둘다는 채널에 대해 접속된 입력을 가지고 있으며, 합해진 각각의 출력을 가지고 인밸로프 성분 및 나머지 성분을 포함한다. 버퍼는 데이타 채널 신호의 빠른 정극성 탈선에 따라 2개의 검출기를 허용하지 위해 검출기에 상호 접속되어 있다. 비선형 신호 적응 필토는 나머지 성분을 감소하기 위해 출력함에 접속되어 있다. 지연 수단은 채널에 양호하게 접속되어 있으며, 그것의 출력은 상기 필터로부터의 출력과 함께 합해진다. 이들 2개의 출력의 관련 진폭은 발생되는 합 출력 신호가 첨가 장해가 발새하지 않도록 셋 된다.
데이타 신호 그곳에서 중첩된 첨가 과도 장해를 갖거나 또는 없이 제1도에 묘사되어 있다. 본 발명에 따르면, 제2동에 상술된 회로는, 첨가 장해가 없는 출력 신호를 제공하기 위해 그러한 첨가 과도 장해를 억제압한다. 상기 회로는 성분(열적 과도로 인한 것과 같이)이 검출되는 것을 보증하는 곱셈 성분이 아니다(비트 밀도 변위로 발생하는 밀도 변조로 인해).
제2도를 참고로하면, 입력 신호가 예를들어, 열적 에스퍼티로 인해 데이타 및 중첩된 첨가 장해 둘다를 포함하고 초기에 위한다. 신호 I는 정극성 인벨로프 검출기(11) 및 음극석 인벨로프 검출기(12)둘다에 라인(10)을 통해 전달된다. 신호 I는 (제3도)의 정극성 인벨로프(11') 및 음극성 인벨로프(12')는 합 신호(13')(제3도)로 발생하기 위해 블럭(13)에서 합해진다. 인벨로프 신호(11', 12')는 신호 I의 입력 데이타에 의존하고 관련된 패턴인 나머지 성분뿐아니라 인벨로프 성분을 포함한다. 이들 관련된 나머지 성분은 인벨로프 검출기 (11,12)에 이용된 작은 시정수를 초래한다. 검출기 (11,12)는 ˝연동(peristaltic)˝ 구성으로 접속되어 있으며 즉, 정극성 인벨로프 신호는 열적 과도 장해의 시작과 동시에 음극성 인벨로프 신호 끌어당기며, 발생된 빠른 정극성 신호 탈선에 따라 음극성 인벨로프 검출기(12')를 야기한다. 상기 연동 접속은 정극성 인벨로프 신호의 프로필(11')에 따라 음극성 인벨로프 신호(12')의 나머지 프로필을 변경한다.
버퍼(14)는 연동 접속을 이룩하기 위해 합블럭(13)과 평행하게 검출기(11,12 )의 출력들사이에 양호하게 끼워져 있다. 상기 신호(11', 12')는 합블럭에 의해 가산된다. 신호(13')에 의해 표시된 바와 같이 첨가 장해 제1의 평가에서 관련 나머지 성분을 감소하기 위래, 비선형 신호 적응 필터(15)는 양호하게 사용된다. 필터(15)는 상기 필토(15') 및 입력(13')(균일한 필터의 DC 이득)사이의 전압차의 함수인 단일극과 함께 저역 네터워크로서 구성되어 있다.
상기 신호 교차 필터(15)가 로우인 진폭일때, 상기 극 주파수는 로우가 되며 앞서 상술되어 관련된 나머지 성분은 여과된다. 이 신호가 하이인 진폭일 때, 열적 에스퍼티가 발생할때처럼 되며, 극 주파수는 열적 과도 장해의 시작에서 발생하는 빠른 상승 시간을 트랙까지 이동한다. 과도 장해의 감쇠동안에, 상기 신호차는 다시 작게 되며, 신호차의 정상 로우값을 취하기 위해 극 주파수를 허용한다. 상기 여과된 신호(15')는 감쇠기(16)에 의해 2배만큼 감쇠된 적당한 레벨로 감쇠되며 평가 장해 신호 (16')(제 4도)로서 사용된다. 지연 수단(17)은 막 상술된 장해 평가 회로와 동일한 지연 시간을 가지며, 양호하게 합블럭(18) 및 입력 라인(10)의 브랜치 사이에 끼원진다. 상기 이득 블럭(20,29,16)이 인버팅 또는 비인버팅 형태로 되는지 아닌지에 의존하여 블럭(18)은 상기 출력 신호가 첨가 장해(제5도를 보라)가 없도록 라인(19)에서 출력 신호 0을 발생하기 위해 평가 장해 신호(16')를 입력 신호 I의 지연 변위로부터 가산되거나 감산된다. 제5도는 지연 수단(17)의 사용없이 얻어진 평가된 장해 신호를 도시하며, 이에따라 지연 수단 사용에 의해 X에서 갑작스런 고장은 바람직하게 제거되는 것은 자명한 일이다.
상기 입력 신호 I는 단지 데이타 및 노이즈로 구성되어 있다 ; 즉, 첨가 장해가 없다. 상기 취해진 상태하에서, 상기 신호는 인벨로프 검출기(11,12)를 통해 계속 전달된다. 첨가 장해없이, 블럭(13)으로부터의 출력은 오직 나머지 성분을 구성한다. 따라서 비선형 필터(15)가 나머지 성분을 여과한후 표시하는 평가된 장해 신호(16')는 지연소자(17)로부터 지연입력 신호(17')와 함께 블럭(18)에서 합해진다.
제2도의 회로의 더욱 상세한 도식 표시는 적당한 동일 참고 번호를 사용하여 제6도에 도시되어 있다.
라인(10)에서 입력 신호 I는 이득 블럭(20)에 의해 증폭된다. 전원류(21,22)은 상기 인벨로프 검출기(11,12)에서 사용된 각각의 바이어스 다이오드(23,24)로 사용된다. 정극성 이벨로프 검출기(11)는 다이오드(24) 및 캐패시터(25)를 구비한다. 캐패시터(26)는 열적 에스퍼티과도 시작이 매우 빠른 관련 상승 시간을 가지고 있기 때문에, 캐패시터(25)로서 그라운드에 접속되었으며, 다이오드(23)는 보통 일시적으로 차단되며 신호에 따라 음극성 인벨로프를 허용하지 않는다. 따라서 열적 에스퍼티 유도된 이벤트는 단지 하나의 극에서 신호 탈선을 발생하며, 앞서 상술된 ˝연동˝ 접속은 그라운드 대신에 버퍼(14)에 의해 캐페시터(26)를 캐패시터(25)접속 하므로서 이루어진다. 상기 접속은 빠른 정극성 신호 탈선에 따라 2개의 인벨로프 검출기(11,12)를 허용한다. 그러므로, 2개의 캐패시터(25,26)의 충전 및 방전은 연동 접속으로 결합되어 있다. 그러한 충전 통로의 결합을 막기 위해 또한 앞에서 상술된 나머지 성분의 진폭을 최소화 하기 위해, 버퍼(14)는 도시된 바와 같이 캐패시터(25,26)사이에 삽입되어 있다.
합블럭(13)은 레지스터(27,28)를 구비한다. 상기 결과 합신호는 이득 블럭(2 9)에 의해 증폭되고 비선형필터(15)로 전송된다. 필터(15)는 레지스터 (30,31,32, 33), 다이오드(34,35) 및 캐패시터(36)를 구비한다. 전원류 (37,38), 최적 동작에 대한 바이어스 다이오드(34,35)는 레지스터(30,32)와 합께 바이어스 전압 발생 시키므로서 지적된다. 캐패시터(36)는 다이오드(34,35)와 결합된 차동 레지스턴스를 가진 비선형 필터(15)의 시정수를 셋하며, 레지스터(33)의 저항은 상기 차동 레지스턴스보다 더욱 크게 된다. 상기 다이오드(34,35)의 임피던스는 필터(15)의 전체 극 위치를 결정한다. 결과로서, 이는 필터의 입력 및 출력 사이의 전압으로 채택된다. 상기 전압차가 하이로되는 경우에, 하이 필터 롤 오프(roll-off) 주파수가 야기되고, 반면 로우 전압차는 로우 필터 롤-오프 주파수를 발생한다. 레지스터(31)는 최소 필터 롤-오프 주파수를 제한 하기 위해(즉 최대 시정수) 양호하게 제공된다.
감쇠기(16)는 음극성-고잉(nagative-going) 출력 장해 신호 평가를 제공하는 이득 블럭을 구비한다. 합블럭(18)은 레지스터(40,41)를 구비한다. 상기 평가 장해 신호(16')는 지연수단(17)으로부터 지연 입력신호(17')와 합해지며, 상기 결과 신호는 라인(19)에서 첩가 장해가 없는 데이타 출력 신호 0을 발생하기 위해 이득 블럭(42)에 증폭된다.
본 발명의 양호한 실시예에서, 위에서 상술된 회로는 암선택 증폭기(도시하지 않음)와 선택 증폭기에 대한 라인(10)과 AGC 회로에 대한 라인(19)을 접속시키므로서 자동 이득 조절 회로(AGC)(도시하지 않음)사이의 데이타 채널에 끼워져 있다. 스위치 (50)는 상기 도시된 위치일때 양호하게 제공되며, 첨가 장해가 없는 라인(19)에서 데이타 출력신호를 제공한다. 그러므로 스위치(50)는 보통라인(51)을 통해 그라운드에 양호하게 접속되어 있으며 비정정 에러가 다시 동작되는 동안 검출될때만 적당한 수단(도시하지 않음)에 의해 도시된 위치에 대해 동작하며, 그러한 장치는 첨가 장해로 인한 데이타 에러가 보통의 경우처럼 매우 빈번히 발생할때 특히 바람직한게 된다.
따라서 상술된 바와 같은 장치는 상술된 임의의 회로를 가산하므로써 긴급한 ˝헤드 클래시(head crash)˝를 경고하기 위해 사용된다(헤드 클래시는 회전 디스크의 면을 가진 감지기 또는 MR 헤드의 가까운 연속적 접촉부로서 한정된다). 상기 임의의 회로는 감쇠기(16)에 대해 입력에 공통 접속된 입력을 갖는 버퍼(60)를 구비한다. 버퍼(60)의 출력은 열적으로 유도된 첨가 장해가 감지될때마다, 카운터(62)에 출력을 제공하기 위해 기준 전압 V ref에 대해 (61)에서 비교된다. 카운터(62)는 다수의 미리 선택되어 카운터된 장해보다 더 클때마다(또는 양호한 경우에, 미리 결정된 시간 주기당 미리 선택된 번호보다 더 클때) 다른 손상을 막기위해 디스크 파일의 중지와 같은, 바람직한 제어 동작을 시작하기 위해 라인(63)에서 경계 신호를 발생한다.
상기 임의의 회로는 제조 공정 동안에 디스크 표면 및/또는 MR 감지기 글라이드 해이팅 테스팅(glide height testing)의 에스퍼티 맴핑용으로 사용되어진다.
그것은 단순하고도 효과적인 방법 및 회로가 데이타 채널에서 첨가 과도 장해 즉, 회전 디스크의 면을 가진 감지기 또는 헤드의 접촉으로 발생하는 열적 에스퍼티로-인한 것을 제거하기 위해 제공된다. 또한 선택적으로, 이들 장해의 수 및/또는 주파수가 요구된 제어 동작을 트리거하기 위해 계수되어 사용되어진다.
요구된 경우에 상기 지연 수단(17)이 제거된다. 그러므로, 제거된 경우에, 처리되지 않은 에스퍼티를 포함하는 라인(10)에서 입력 데이타 신호 I에 따라 평가 장해 신호(16′)의 타이밍 차가 존재한다. 상기 차는 상기 타이밍차에 비례한 길이의 진폭 차인 출력 신호 0을 야기한다.
본 발명은 임의의 수정 및 양호한 실시예에 따라 상술되는 반면에, 여러 변화가 상술된 회로 및 방법으로 이루어지는 것으로 이해될 수 있다. 따라서, 상기 상술된 실시예는 단지 설명하는 것으로 고려되어 있으며 본 발명은 특허청구범위에서 구체적으로 상술된 것을 제외하고 국한되지 않는다.
Claims (11)
- 입력 데이타 신호내의 첨가 과도 장해 방지 회로에 있어서, 인벨로프 성분 및 나머지 성분을 포함하는 각각의 출력을 제공하고, 그들의 입력으로서 데이타 신호를 가지는 정극성 인벨로프 검출기(11)(apositive envelope detector) 및 음극성 인밸로프 검출기(12)(nagative envelope detector)와, 2개의 인밸로프 검출기가 첨가 장해의 시작을 위해 신속하게 응답하는 것을 보증하기 위해 상기 검출기에 상호 접속된 수단(14) ; 상기 인벨로프 성분을 합하기 위한 합수단(13)과 ; 상기 나머지 성분 감소를 위해 합 인벨로프 출력에 연결된 비선형 신호 적응 필터 수단(15)(nonlinear signal-adaptiue filter)과 ; 상기 필터 수단 으로부터 유도된 축력을 각각 상기 첨가 장해가 없는 신호 발생용 입력 데이타 신호와 합산 하거나 또는 상기 입력 데이타 신호로부터 감산하기 위한 제2수단(18)을 구비하는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 제1항에 있어서, 상기 장해는 열적 에스퍼티 과도로 인해 발생되는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 제1항에 있어서, 상기 필터 수단의 출력을 감쇠하기 위한 수단(16)과, 상기 입력 신호를 상기 제2수단에 지연시키기 위한 지연수단(17)을 구비하는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 제1항에 있어서, 상기 지연된 입력 신호와 상기 필터 수단으로부터의 신호가 거의 같은 순간에 상기 제2수단에 도착하는 것을 보증하기 위해 충분한시간 주기동안 상기 입력 데이타 신호를 상기 제2수단에 지연하기 위한 지연 수단(17)을 구비하는 것을 특징으로하는 첨가 과도 장해 방지 회로.
- 제1항에 있어서, 요구된 제어 동작을 시작하기 위해 미리 결정된 진폭 임계치를 초과하는 미리 결정된 다수의 첨가 장해에 응답하는 상기 필터 수단에 접속된 수단 (60,61,62)을 구비하는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 제1항에 있어서, 요구된 제어 동작을 시작하기 위해 미리 결정된 단위 시간당 미리 결정된 진폭 임계치를 초과하는 미리 결정된 첨가 장해 수에 응답하는 상기 필터 수단에 접속된 수단(60,61,62)을 구비하는 것을 특징으로 하는 천가 과도 장해 방지 회로.
- 제1항에 있어서, 상기 상호 접속 수단은 첨가 장해 시작을 위해 2개의 인밸로프 검출기 출력에 거의 순간적으로 응답하는 것을 보증하기 위해 임피던스 버퍼(14)를 구비하는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 입력 데이타 신호내의 첨가 과도 장해 방지 회로에 있어서, 상기 장해의 크기 및 형태를 평가하기 위해 상기 데이타 신호를 처리하기 위해 하나의 신호 통로를 제공하는 수단을 구비하며, 상기 수단은 입력으로서 데이타 신호를 가지며, 인벨로프 성분 및 나머지 성분을 포함하는 각각의 출력들을 제공하는 정극성 인벨로프 검출기(11) 및 음극성 인벨로프 검출기(12)를 포함하며, 2개의 인벨로프 검출기가 순간적으로 첨가 장해의 시작에 응답하는 것을 보증하기 위해 상기 검출기에 접속되는 수단(14)과, 상기 인벨로프 성분을 합하기 위한 수단(13)과, 상기 나머지 성분을 감소시키기 위해 합된 인벨로프 출력에 접속된 비선형 신호 적용 필터 수단(15)과, 상기 데이타 신호용으로 또다른 신호 통로를 제공하며, 상기 데이타 신호를 대응적으로 지연하기 위해 상기 하나의 신호 통로를 지나 상기 처리에서 발생하는 누적 지연에 대응하는 지연 시간을 가지는 지연 수단(17)을 포함하는 수단과, 상기 하나의 신호 통로를 통한 처리에 의해 평가된 바와 같은 장해를 상기 또다른 신호 통로내의 상기 지연된 데이타 신호로부터 가산하거나 감산하기 위한 수단(18)을 구비하는 것을 특징으로 하는 첨가 과도 장해 방지 회로.
- 입력 데이타 신호내의 첨가 과도 장해 신호 방법에 있어서, 상기 입력 신호에 관계한 각각의 패턴 의존 나머지 성분을 가지고 입력신호 정극성 및 음극성 인벨로프 신호로부터 유도하는 단계와, 장해-야기 이벤트 시작으로 인벨로프 신호중 다른 빠른 신호 탈선에 따라 인벨로프 신호중 하나의 속박하는 단계와, 상기 인벨로프 신호를 합하는 단계와, 신호의 나머지 내용을 감소하도록 비선형 신호 저응 필터를 사용하여 합된 신호를 여과하는 단계를 구비하는 것을 특징으로 하는 첨가 과도 장해 신호 방지 방법.
- 제9항에 있어서, 상기 장해 신호의 크기 및 형태를 평가하기 위해 여과된 신호를 감쇠하는 단계와, 상기 평가된 장해 신호를 상기 입력 신호로부터 가산하거나 감산하는 단계를 더 구비하는 것을 특징으로 하는 첨가 과도 장해 신호 방지 방법.
- 제9항에 있어서, 소정의 임계치를 초과하는 첨가 과도 장해수를 계산하는 단계와, 상기 수가 미리 선택된 값을 초과할때마다 요구된 제어 동작을 시작하는 단계를 더구비하는 것을 특징으로 하는 첨가 과도 장해 신호 방지 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US226,634 | 1988-08-01 | ||
US07/226,634 US4914398A (en) | 1988-08-01 | 1988-08-01 | Method and circuitry to suppress additive disturbances in data channels containing MR sensors |
US226634 | 1988-08-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900003870A KR900003870A (ko) | 1990-03-27 |
KR930001072B1 true KR930001072B1 (ko) | 1993-02-15 |
Family
ID=22849756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890010838A KR930001072B1 (ko) | 1988-08-01 | 1989-07-31 | 첨가 과도 장해 제거 회로 및 그 방법 |
Country Status (5)
Country | Link |
---|---|
KR (1) | KR930001072B1 (ko) |
CN (1) | CN1015030B (ko) |
BR (1) | BR8903838A (ko) |
MX (1) | MX168087B (ko) |
NZ (1) | NZ230171A (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2747822A1 (fr) * | 1996-04-17 | 1997-10-24 | Philips Electronics Nv | Systeme de lecture d'informations magnetiques muni d'un detecteur d'asperites thermiques |
KR100537496B1 (ko) * | 1997-02-19 | 2006-03-23 | 삼성전자주식회사 | 데이터 채널상의 부가형 외란 제거 장치 및 방법 |
CN104502688B (zh) * | 2015-01-04 | 2017-04-19 | 上海交通大学 | 一种变直流低频包络数字检测器 |
CN111007302B (zh) * | 2019-12-18 | 2022-03-04 | 北京无线电测量研究所 | 一种非线性正负峰值检波器 |
-
1989
- 1989-07-31 KR KR1019890010838A patent/KR930001072B1/ko not_active IP Right Cessation
- 1989-07-31 CN CN89105485A patent/CN1015030B/zh not_active Expired
- 1989-07-31 BR BR898903838A patent/BR8903838A/pt unknown
- 1989-08-01 NZ NZ230171A patent/NZ230171A/en unknown
- 1989-08-01 MX MX017006A patent/MX168087B/es unknown
Also Published As
Publication number | Publication date |
---|---|
MX168087B (es) | 1993-05-03 |
KR900003870A (ko) | 1990-03-27 |
BR8903838A (pt) | 1990-03-20 |
CN1041663A (zh) | 1990-04-25 |
NZ230171A (en) | 1991-12-23 |
CN1015030B (zh) | 1991-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914398A (en) | Method and circuitry to suppress additive disturbances in data channels containing MR sensors | |
EP0467615B1 (en) | Magnetic storage system and method of operation | |
US5497111A (en) | Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel | |
US4540897A (en) | Digital modulation signal reading device | |
EP0051343A2 (en) | Signal processing for digital optical disc players | |
KR930001072B1 (ko) | 첨가 과도 장해 제거 회로 및 그 방법 | |
US6255898B1 (en) | Noise eliminating circuit | |
US6091557A (en) | Offset free thermal asperity T/A detector | |
KR20000062966A (ko) | 가변 임계값을 갖는 매체 잡음 포스트-프로세서 | |
KR20010006030A (ko) | 자기 기록매체로부터 정보를 판독하는 장치 | |
US6072647A (en) | Reproduced signal waveform control device for magnetoresistive head | |
JP3147012B2 (ja) | 磁気ディスク装置 | |
JP2549153B2 (ja) | データリード回路 | |
SU430435A1 (ru) | Устройство для воспроизведения частотно-модулированных сигналов | |
KR19990070503A (ko) | 자기 저항 헤드의 서멀 애스퍼리티 보상 장치 | |
JPS60157768A (ja) | 磁気記憶装置 | |
KR890001278Y1 (ko) | 자기 기록장치의 쇼울더 현상 제거회로 | |
JPH0378311A (ja) | データ復調回路 | |
JPS61162803A (ja) | 磁気記録再生回路 | |
JPH01260670A (ja) | 自動利得調整回路 | |
JPS62239488A (ja) | デジタル信号の記録レベル監視装置 | |
JPH0442410A (ja) | データ記憶装置の試験回路 | |
JPS59132430A (ja) | 情報再生方法 | |
JPS6140576A (ja) | 磁気デイスクのクラツシユ検出方式 | |
JPS63149876A (ja) | 記憶情報読出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee | ||
R401 | Registration of restoration | ||
FPAY | Annual fee payment |
Payment date: 20070215 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20080204 Year of fee payment: 16 |