Claims (3)
버퍼(2)및 램 DAC(3)을 포함하여 그래픽 데이타를 모니터(4)에 디스플레이 하는 그래픽 어댑터에 있어서, 상기 버퍼(2)와 램 DAC(3) 사이에 동기신호처리기(5)를 구비하되, 상기 동작신호처리기(5)는 상기 버퍼(2)로 부터 제공되는 수직동기신호 및 수평동기신호를 처리하여 단일의 특정 동기신호를 출력하고 아울러 특정동기신호를 상기 램 DAC(3)의 동기단자로 제공하여서, 상기, 램DAC(3)으로 부터 출력되는 R.G.B신호중 G 신호에 귀선소거신호와 상기 특징 동기 신호를 포함하여 상기 모니터(4)로 제공하도록 하는 것을 특징으로 하는 그래픽 어댑터.A graphics adapter for displaying graphics data on a monitor (4), including a buffer (2) and a RAM DAC (3), comprising a synchronization signal processor (5) between the buffer (2) and the RAM DAC (3). The motion signal processor 5 processes a vertical synchronization signal and a horizontal synchronization signal provided from the buffer 2 to output a single specific synchronization signal, and outputs a specific synchronization signal to the synchronization terminal of the RAM DAC 3. And a blanking cancel signal and the feature synchronizing signal in a G signal among the RGB signals output from the RAM DAC (3), so as to be provided to the monitor (4).
내용 없음No content
제1항에 있어서, 상기 동기신호처리기(5)는 PC커넥터(10)로 부터 제공된 두 비트데이터 D6, D7를 입력하는 D플립플롭(30)과, 상기 PC커넥터(10)로 부터 제공된 소정 어드레스신호를 디코딩 하여 그 출력을 상기 D플립플릅(30)의 동기단자로 제공하는 디코더(20)와, 상기 D플립플롭(30)의 두 출력을 반전하는 반전부(40)와, 상기 반전부(40)의 두 출력을 각 각 입력하고 아울러 수직 동기 신호 및 수평 동기 신호를 각각 입력하는 익스클루시브 오아게이트 (51) (52)와 상기익스클루시브 오아게이트(51)(52)의 출력을 논리 조합하는 낸드게이트(53)와, 상기 낸드게이트(53)의 출력과 VGA 인에이블의 반전신호를 논리 조합하여 램 DAC(3)의 동기단자로 제공하도록한 낸드게이트(54)를 포함한 것을 특징으로 하는 그래픽 어댑터.The synchronization signal processor (5) according to claim 1, wherein the synchronization signal processor (5) includes a D flip-flop (30) for inputting two bit data (D6, D7) provided from the PC connector (10), and a predetermined address provided from the PC connector (10). A decoder 20 for decoding the signal and providing its output as a synchronous terminal of the D flip flop 30, an inverting portion 40 for inverting two outputs of the D flip flop 30, and the inverting portion ( The outputs of the exclusive oragate 51 and 52 and the exclusive oracle 51 and 52 which respectively input the two outputs of 40 and input the vertical synchronizing signal and the horizontal synchronizing signal, respectively, are logic. And a NAND gate 54 for logically combining the output of the NAND gate 53 and the inverted signal of the VGA enable to be provided as a synchronous terminal of the RAM DAC 3. Graphics adapter.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임※ Note: It is to be disclosed by the original application.