KR920015737A - 연산회로 - Google Patents
연산회로 Download PDFInfo
- Publication number
- KR920015737A KR920015737A KR1019920001203A KR920001203A KR920015737A KR 920015737 A KR920015737 A KR 920015737A KR 1019920001203 A KR1019920001203 A KR 1019920001203A KR 920001203 A KR920001203 A KR 920001203A KR 920015737 A KR920015737 A KR 920015737A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- selector
- line
- terminal
- input terminal
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 연산회로를 적용한 승산기의 구성을 나타내는 블록도이다. 제2도는 본 발명에 의한 연산회로의 일예를 나타내는 구성도이다. 제3도는 제2도의 연산회로에서 입력데이터를 2배로 하는 경우의 동작 설명에 제공하는 타이밍 챠트도이다.
Claims (1)
- 로우레벨의 신호를 제1의 3입력셀렉터의 제1의 입력단자에 공급하고, 제1의 입력라인을 상기 제1의 3입력셀렉터의 제2의 입력단자와 제2의 3입력셀렉터의 제1의 입력단에 공통으로 접속하고, 제2의 입력라인을 상기 제1의 3입력셀렉터의 제3의 입력단자와 상기 제2의 3입력셀렉터의 제2의 입력단자와 제3의 3입력셀렉터의 제1의 입력단자에 공통으로 접속하고, 제3의 입력라인을 상기 제2의 3입력셀렉터의 제3의 입력단자와 상기 제3의 3입력 셀렉터의 제2의 입력단자에 공통으로 접속하고, 상기 제1의 입력라인과 제2의 입력라인 및 제3의 입력라인에 시분할 적으로 입력데이터를 공급하도록한 것을 특징으로 하는 연산회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031760A JPH04245535A (ja) | 1991-01-31 | 1991-01-31 | 演算回路 |
JP91-031760 | 1991-01-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920015737A true KR920015737A (ko) | 1992-08-27 |
Family
ID=12339988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920001203A KR920015737A (ko) | 1991-01-31 | 1992-01-28 | 연산회로 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5367700A (ko) |
JP (1) | JPH04245535A (ko) |
KR (1) | KR920015737A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9384168B2 (en) * | 2013-06-11 | 2016-07-05 | Analog Devices Global | Vector matrix product accelerator for microprocessor integration |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3781819A (en) * | 1971-10-08 | 1973-12-25 | Ibm | Shift unit for variable data widths |
JPS55153052A (en) * | 1979-05-16 | 1980-11-28 | Nec Corp | Digital multiplier |
JPS5750049A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Shifting circuit |
JPS5932216A (ja) * | 1982-08-17 | 1984-02-21 | Sony Corp | ディジタル信号処理回路及びディジタルフィルタ |
JPS60186942A (ja) * | 1984-02-24 | 1985-09-24 | Victor Co Of Japan Ltd | デイジタル乗算回路 |
US5021987A (en) * | 1989-08-31 | 1991-06-04 | General Electric Company | Chain-serial matrix multipliers |
US5185714A (en) * | 1989-09-19 | 1993-02-09 | Canon Kabushiki Kaisha | Arithmetic operation processing apparatus |
JPH0823809B2 (ja) * | 1990-01-22 | 1996-03-06 | 株式会社東芝 | バレルシフタ |
US5195050A (en) * | 1990-08-20 | 1993-03-16 | Eastman Kodak Company | Single chip, mode switchable, matrix multiplier and convolver suitable for color image processing |
US5204829A (en) * | 1992-07-10 | 1993-04-20 | Lsi Logic Corporation | Interleaving operations in a floating-point numeric processor |
-
1991
- 1991-01-31 JP JP3031760A patent/JPH04245535A/ja active Pending
-
1992
- 1992-01-27 US US07/826,523 patent/US5367700A/en not_active Expired - Fee Related
- 1992-01-28 KR KR1019920001203A patent/KR920015737A/ko not_active Application Discontinuation
-
1997
- 1997-01-09 US US08/780,893 patent/US5923578A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04245535A (ja) | 1992-09-02 |
US5923578A (en) | 1999-07-13 |
US5367700A (en) | 1994-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002870A (ko) | 집적회로 장치 | |
KR840004805A (ko) | 정보출력 시스템 | |
KR880009516A (ko) | 휘도 신호 형성 회로 | |
KR920020971A (ko) | 디지틀 전송 테스트 신호 발생 회로 | |
KR880004680A (ko) | 화질보정회로 | |
KR920015788A (ko) | 신호처리 집적회로장치 | |
KR920015738A (ko) | 가산회로 | |
KR850002711A (ko) | 복소용량성 임피던스 | |
KR880002319A (ko) | 게인 제어 앰프 | |
KR920015737A (ko) | 연산회로 | |
KR850006802A (ko) | 데이터 전송 장치 | |
KR900016857A (ko) | 클리어 블루회로 | |
KR920003769A (ko) | 서라운드 제어회로 | |
KR880000961A (ko) | 영상 기억장치 | |
KR910009107A (ko) | 색신호 인핸서 | |
KR890001270A (ko) | 복조회로 | |
KR920020843A (ko) | 잡음신호 제거회로 | |
KR870006716A (ko) | 디지탈 레벨 검출 회로 | |
KR890010663A (ko) | 어트리뷰트 제어회로 | |
KR960024801A (ko) | 클럭 정합장치 | |
KR920000054A (ko) | 입출력 절환장치 | |
KR950020061A (ko) | 사용자 코드 부여 회로 | |
KR900001163A (ko) | 전화기에 있어서 인유스 회로 | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR870006744A (ko) | 인터리이브(Inter leave)회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |