KR920010445A - 캐시 콘트롤러 - Google Patents

캐시 콘트롤러 Download PDF

Info

Publication number
KR920010445A
KR920010445A KR1019910021231A KR910021231A KR920010445A KR 920010445 A KR920010445 A KR 920010445A KR 1019910021231 A KR1019910021231 A KR 1019910021231A KR 910021231 A KR910021231 A KR 910021231A KR 920010445 A KR920010445 A KR 920010445A
Authority
KR
South Korea
Prior art keywords
cache
memory
main memory
additional data
cache controller
Prior art date
Application number
KR1019910021231A
Other languages
English (en)
Other versions
KR960007832B1 (ko
Inventor
헤르쉘 쉐르미스 제이.
Original Assignee
원본미기재
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 원본미기재
Publication of KR920010445A publication Critical patent/KR920010445A/ko
Application granted granted Critical
Publication of KR960007832B1 publication Critical patent/KR960007832B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

캐시 콘트롤러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예를 개념적으로 도시하는 블록 다이어그램,
제2도는 제1도에 도시된 실시예의 시퀀스 동작을 나타내는 플로우챠트.

Claims (9)

  1. 캐시 콘트롤러에 연결된 중앙처리장치(CPU), 및 캐시메모리와 주기억 장치에 연결된 상기 캐시 콘트롤러를 포함하는 데이타 처리 시스템에 있어서, 상기 CPU에 의한 실행을 위해 상기 주기억장치로부터 상기 캐시 메모리로 N명령을 전달하는 단계, 상기 전달된 명령중에서 부가적인 데이타가 상기 캐시 메모리에 전달될 것이 요구되는 분기조건을 포함하는 명령을 검색하되, 상기 CPU가 상기 분기명령을 실행하기전에 발생되는 검색 단계, 상기 CPU가 상기 분기명령을 실행하기전에 상기 분기명령에 해당하는 상기 부가적인 데이타를 상기 캐시 메모리에 전달하는 단계, 로 구성되는 것을 특징으로 하는 주기억장치에 기억된 명령 데이타를 캐시 메모리에 선택적으로 전달하는 방법.
  2. 제1항에 있어서, 상기 캐시 메모리와 상기 주기억장치 사이에 연결된 메모리 운영장치(MMU)를 더 포함하고, 상기 주기억장치의 데이타 기억 위치에 해당하는 실제 어드레스로 변환하기 위해 상기 캐시 콘트롤러는 가상 어드레스를 상기 MMU에 제공하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 검색 및 상기 전달 단계중에 상기 CPU가 상기 N명령을 실행하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 분기조건을 포함하는 상기 명령은 상기 주기억장치내에 상기 부가적인 데이타의 위치에 해당하는 어드레스를 포함하고 있는 것을 특징으로 하는 방법.
  5. 캐시 콘트롤러에 연결된 중앙처리장치(CPU), 및 메모리 운영장치 (MMU)와 캐시 메모리에 연결된 상기 캐시 콘트롤러를 포함하고 상기 MMU는 또한 주기억장치에 연결된 데이타 처리 시스템에 있어서, 상기 CPU에 의한 실행을 위해 상기 주기억장치로부터 상기 캐시 메모리로 상기 캐시 콘트롤러가 N명령을 전달하는 단계, 상기 CPU가 상기 N명령은 실행하며 동시에 상기 전달된 명령중에서, 부가적인 데이타가 상기 캐시 메모리에 전달될 것이 요구되는 분기조건을 포함하는 명령을 상기 캐시 콘트롤러가 검색하되, 상기 CPU가 상기 분기 명령을 실행하기전에 발생되는 검색 단계, 상기 부가적인 데이타가 상기 캐시에 기억됐는지 여부를 상기 캐시 콘트롤러가 결정하고, 만약 상기 부가적인 데이타가 상기 캐시에 기억되지 않았다면 상기 캐시 콘트롤러는, 상기 CPU가 상기 분기명령을 실행하기 전에 상기 분기 명령에 해당하는 상기 부가적인 데이타를 상기 캐시 메모리로 전달하는 단계, 로 구성되는 것을 특징으로 하는 주기억장치에 기억된 명령 데이타를 캐시 메모리로 선택적으로 전달하는 방법.
  6. 제6항에 있어서, 상기 캐시 콘트롤러는 상기 N명령 및 상기 부가적인 데이타의 어드레스에 해당되는 가상 어드레스를 상기 MMU에 인가시키고, 상기 MMU는 상기 가상 어드레스를 실제 어드레스로 변환시키고 상기 실제 어드레스를 상기 주기억장치에 인가하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 MMU는 상기 부가적인 데이타를 변환시킬 수 없으며, 상기 부가적인 데이타는 상기 CPU가 상기 N명령안의 상기 해당 분기명령을 실행하기 전까지는 상기 주기억장치로부터 얻을 수 없는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 분지조건을 포함하는 상기 명령은 상기 주기억장치안의 상기 부가적인 데이타의 위치에 해당하는 어드레스를 포함하는 것을 특징으로 하는 방법.
  9. 캐시 메모리에 기억된 N명령의 실행을 위한 처리수단, 상기 처리수단 및 상기 캐시 메모리에 연결되고, 또한 명령 및 데이타 기억용 주기억장치에 연결된 캐시 콘트롤러, N명령을 CPU에 의한 실행을 위해 주기억장치로부터 상기 캐시 메모리로 전달하는 상기 캐시 콘트롤러, 상기 전달된 명령중에서 부가적인 데이타가 상기 캐시 메모리에 전달된 것이 요구되는 분기조건을 포함하는 명령을 검색하되, 상기 CPU가 상기 분기명령을 실행하기전에 발생되는 검색을 위해 상기 캐시 콘트롤러 수단에 연결된 검색수단, 으로 구성되며 상기 캐시 콘트롤러는 상기 CPU가 상기 분기명령을 실행하기 전에 상기 분기명령에 해당하는 상기 부가적인 데이타를 상기 캐시 메모리에 전달하는 것을 특징으로 하는 데이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910021231A 1990-11-27 1991-11-26 캐시 메모리로의 데이타 명령을 선택적으로 전송하기 위한 방법 KR960007832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/618,698 US5226138A (en) 1990-11-27 1990-11-27 Method for selectively transferring data instructions to a cache memory
US618,698 1990-11-27

Publications (2)

Publication Number Publication Date
KR920010445A true KR920010445A (ko) 1992-06-26
KR960007832B1 KR960007832B1 (ko) 1996-06-12

Family

ID=24478780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021231A KR960007832B1 (ko) 1990-11-27 1991-11-26 캐시 메모리로의 데이타 명령을 선택적으로 전송하기 위한 방법

Country Status (6)

Country Link
US (1) US5226138A (ko)
EP (1) EP0488567B1 (ko)
JP (1) JP3416911B2 (ko)
KR (1) KR960007832B1 (ko)
CA (1) CA2056174C (ko)
DE (1) DE69129358T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553305A (en) * 1992-04-14 1996-09-03 International Business Machines Corporation System for synchronizing execution by a processing element of threads within a process using a state indicator
US5423048A (en) * 1992-08-27 1995-06-06 Northern Telecom Limited Branch target tagging
US5784604A (en) * 1992-10-09 1998-07-21 International Business Machines Corporation Method and system for reduced run-time delay during conditional branch execution in pipelined processor systems utilizing selectively delayed sequential instruction purging
US5745728A (en) * 1995-12-13 1998-04-28 International Business Machines Corporation Process or renders repeat operation instructions non-cacheable
JP3618442B2 (ja) * 1996-02-08 2005-02-09 株式会社東芝 マイクロプロセッサのパワーエスティメータ装置
US6912650B2 (en) * 2000-03-21 2005-06-28 Fujitsu Limited Pre-prefetching target of following branch instruction based on past history
US6647462B1 (en) * 2000-06-29 2003-11-11 Motorola, Inc. Apparatus and a method for providing decoded information
US6789187B2 (en) * 2000-12-15 2004-09-07 Intel Corporation Processor reset and instruction fetches
CN102117198B (zh) * 2009-12-31 2015-07-15 上海芯豪微电子有限公司 一种分支处理方法
EP2517100B1 (en) * 2009-12-25 2018-09-26 Shanghai Xinhao Micro-Electronics Co. Ltd. High-performance cache system and method
CN107548492B (zh) * 2015-04-30 2021-10-01 密克罗奇普技术公司 具有增强指令集的中央处理单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594659A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Method and apparatus for prefetching instructions for a central execution pipeline unit
US4594660A (en) * 1982-10-13 1986-06-10 Honeywell Information Systems Inc. Collector
US4626988A (en) * 1983-03-07 1986-12-02 International Business Machines Corporation Instruction fetch look-aside buffer with loop mode control
EP0150177A1 (en) * 1983-07-11 1985-08-07 Prime Computer, Inc. Data processing system
US4742451A (en) * 1984-05-21 1988-05-03 Digital Equipment Corporation Instruction prefetch system for conditional branch instruction for central processor unit
US4679141A (en) * 1985-04-29 1987-07-07 International Business Machines Corporation Pageable branch history table
JPS62152043A (ja) * 1985-12-26 1987-07-07 Nec Corp 命令コ−ドアクセス制御方式
US4755935A (en) * 1986-01-27 1988-07-05 Schlumberger Technology Corporation Prefetch memory system having next-instruction buffer which stores target tracks of jumps prior to CPU access of instruction
US4722050A (en) * 1986-03-27 1988-01-26 Hewlett-Packard Company Method and apparatus for facilitating instruction processing of a digital computer
US4942520A (en) * 1987-07-31 1990-07-17 Prime Computer, Inc. Method and apparatus for indexing, accessing and updating a memory
US4894772A (en) * 1987-07-31 1990-01-16 Prime Computer, Inc. Method and apparatus for qualifying branch cache entries
US5163140A (en) * 1990-02-26 1992-11-10 Nexgen Microsystems Two-level branch prediction cache
EP0449369B1 (en) * 1990-03-27 1998-07-29 Koninklijke Philips Electronics N.V. A data processing system provided with a performance enhancing instruction cache

Also Published As

Publication number Publication date
JPH05241952A (ja) 1993-09-21
JP3416911B2 (ja) 2003-06-16
US5226138A (en) 1993-07-06
CA2056174A1 (en) 1992-05-28
KR960007832B1 (ko) 1996-06-12
CA2056174C (en) 2001-08-28
EP0488567A2 (en) 1992-06-03
EP0488567A3 (en) 1993-12-01
DE69129358D1 (de) 1998-06-10
EP0488567B1 (en) 1998-05-06
DE69129358T2 (de) 1998-12-17

Similar Documents

Publication Publication Date Title
US20080294867A1 (en) Arithmetic processor, information procesing apparatus and memory access method in arithmetic processor
KR970016975A (ko) 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템
KR850001574A (ko) 이중 연산처리 장치 구비형 데이타 처리 시스템
KR930001086A (ko) 집적된 승산/누산 유니트를 갖는 cpu
KR900005299A (ko) 가상계산기 시스템
JPS59165144A (ja) 命令取出し装置
JP2001508907A (ja) 仮想マシン命令を実行するための処理装置
KR920022101A (ko) 개량된 메모리 아키텍쳐를 위한 방법 및 장치
KR920010445A (ko) 캐시 콘트롤러
KR860007589A (ko) 데이터 처리장치
KR960042340A (ko) 프로그램변환장치 및 프로세서
RU2233004C2 (ru) Устройство и способ для эмуляции старых команд
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR940007701A (ko) 전자 장치
JPH0651989A (ja) 計算機システムにおけるオペレーティングシステムの高速ロード方式
KR840007192A (ko) 데이타 처리시스템
JP2005025740A (ja) ホットルーチンメモリを有するマイクロプロセッサシステム及びその使用方法
JPH04268928A (ja) エミュレーション装置及び半導体装置
JP2507791B2 (ja) デ―タ処理装置
KR900003744A (ko) 데이터처리시스템
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
JPH05108482A (ja) キヤツシユ無効化方式
Neumann Disk-based program swapping in 8080-based microcomputers
JPH0795288B2 (ja) マイクロコンピュータ
KR930006565A (ko) 로컬 프로세서에 의해 일시 기억용 파일을 처리하는 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020604

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee