KR920010441A - 비디오 램의 메모리 선택회로 - Google Patents
비디오 램의 메모리 선택회로 Download PDFInfo
- Publication number
- KR920010441A KR920010441A KR1019900018762A KR900018762A KR920010441A KR 920010441 A KR920010441 A KR 920010441A KR 1019900018762 A KR1019900018762 A KR 1019900018762A KR 900018762 A KR900018762 A KR 900018762A KR 920010441 A KR920010441 A KR 920010441A
- Authority
- KR
- South Korea
- Prior art keywords
- selection circuit
- video ram
- gsp
- system processor
- memory selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Studio Circuits (AREA)
- Digital Computer Display Output (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 비디오 램의 메모리 선택회로를 나타낸 회로도이다.
Claims (1)
- 모든 그래픽 기능을 제어하는 그래픽 시스템 프로세서(GSP)와, 상기 그래픽 시스템 프로세서(GSP)의 출력측에 연결되어 래치되는 래치(L)와, 상기 래치(L)이 출력측에 연결되어 두 입력 데이타를 하나의 전송채널로 전송하는 멀티플렉서(M1), (M2)와, 상기 그래픽 시스템 프로세서(GSP)의 출력측과 입력되는 제어 신호(C)에 의하여 멀티플렉서(M1), (M2)의 구동 신호가 출력되는 오아게이트(OR),로 되는 비데오 램의 메모리 선택 회로에 잇어서, 상기 그래픽 시스템 프로세서(GSP)의 출력신호(LAL) 및 제어신호(C)가 동시에 고신호되고 난후 그래픽 시스템 프로레서(GSP)의 출력신호가 고신호이고 제어신호(C)가 저신호로 되는 경우 어드레스되는 칼라 그래픽 어덥터 기능과;가 더 포함되는 비데오 램의 메모리 선태 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018762A KR920010965B1 (ko) | 1990-11-20 | 1990-11-20 | 비디오 램의 메모리 선택 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900018762A KR920010965B1 (ko) | 1990-11-20 | 1990-11-20 | 비디오 램의 메모리 선택 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920010441A true KR920010441A (ko) | 1992-06-26 |
KR920010965B1 KR920010965B1 (ko) | 1992-12-26 |
Family
ID=19306224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018762A KR920010965B1 (ko) | 1990-11-20 | 1990-11-20 | 비디오 램의 메모리 선택 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920010965B1 (ko) |
-
1990
- 1990-11-20 KR KR1019900018762A patent/KR920010965B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920010965B1 (ko) | 1992-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880014795A (ko) | 수신장치 | |
KR870001514A (ko) | 제어 장치 | |
KR920010441A (ko) | 비디오 램의 메모리 선택회로 | |
KR830008221A (ko) | 수치제어장치 | |
KR850006802A (ko) | 데이터 전송 장치 | |
KR920701881A (ko) | Pc의 신호전송 제어방식 | |
JPS5752933A (en) | Input and output control system | |
KR910009107A (ko) | 색신호 인핸서 | |
JPS57191753A (en) | Register controlling system | |
KR930003624A (ko) | 전화기 숫자전송 시스템 | |
KR880000961A (ko) | 영상 기억장치 | |
JPS5669931A (en) | Tristate buffer circuit | |
KR910010325A (ko) | 퍼스널 컴퓨터를 이용한 데이타 전송시스템 | |
KR940018683A (ko) | 액정 프로젝터 | |
KR900012772A (ko) | 핸디 카피어 및 워크맨의 접속장치 | |
JPS56101247A (en) | Audio output device | |
JPS55123723A (en) | Chinese character input device | |
KR930010701A (ko) | 2개의 램덱을 이용한 색신호 출력장치 및 방법 | |
KR910003651A (ko) | 사용 가능한 기능키 표시회로 | |
KR950020022A (ko) | 양방향 신호의 제어회로 | |
KR900017407A (ko) | 모니터 입력신호의 선택적 디스플레이회로 | |
KR890011274A (ko) | 데이타 전송 감지장치 | |
KR910012912A (ko) | Risc의 cpu용 쉬프터 | |
KR880000847A (ko) | 동기 신호 극성 안정화 회로 | |
KR970022742A (ko) | 컴퓨터 시스템에서 제어신호를 공유하는 방법 및 그를 구현한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021129 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |