KR920009644B1

KR920009644B1 - Vcr 서보시스템의 수평주사주파수 보정회로

Info

Publication number: KR920009644B1
Application number: KR1019900014276A
Authority: KR
Inventors: 김영수
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1990-09-10
Filing date: 1990-09-10
Publication date: 1992-10-22
Also published as: KR920006952A

Abstract

내용 없음.

Description

VCR 서보시스템의 수평주사주파수 보정회로

제1도는 종래 수평주사주파수 보정회로의 ROM 구성을 나타낸 도면.

제2도는 본 발명 수평주사주파수 보정회로의 블록구성도.

제3도는 제2도에 도시한 제어부(20)의 구체적인 상세회로도.

제4도는 제2도에 도시한 디지털승산부(40)의 구체적인 상세회로도,

제5도는 제4도에 도시한 하나의 멀티플라이셀의 상세도,

제6도는 제3도에 도시한 제어부(20)의 입출력파형도이다.

* 도면의 주요부분에 대한 부호의 설명

1~3,10 : ROM 20 : 제어부

30 : 테이터선택부 40 : 디지털승산부

41 : 멀티플라이셀부 42 : Q레지스터부

50~52 : 제1~제3래치부 F₀~F₁₀, DF₁~DF_n: D형 플립플롭

MK : 마스크 NC : N진카운터

MC₁~MC_n: 멀티플라이셀 MX₁, MX₂: 멀티플렉서

FA : 전가산기

본 발명은 VCR서보(Video Cassette Recorder Servo)직접회로에 관한 것으로, 특히 특수재생시에 드럼모터와 캡스턴모터의 설정된 회전수를 조금 변화시켜서 재생되는 수평동기신호의 주파수를 1배속시의 주파수와 같도록 보정하는 VCR 서보시스템의 수평주사주파수(f_h)보정회로에 관한 것이다.

일반적으로 종래 VCR 서보 직접회로의 수평주사주파수(f_h)보정회로는 제1도에 도시한 바와 같이 중심주파수를 설정하는 3개의 ROM(1~3)을 구비하고 있어서, 배속종류에 따라 드럼주파수/전압변환기(이하 D.F/V 라고 한다), 캡스턴주파수/전압변화기(이하 C.R/V라고 한다)의 주파수가 1배속시의 중심주파수와 다르게 설정된다.

따라서 이러한 종래 VCR 서보 직접회로는 특수재생의 배속종류가 많지 않을 때는 별로 분제가 되지 않지만, 최근 VCR 서보시스템이 점차 발전함에 따라 VCR 서보 IC가 소형화되고, 특수재생의 배속종류가 많이 늘어나고 있어서 종래의 회로구성으로는 ROM의 용량이 늘어나게 되어 크기가 커지기 때문에 VCR서보 IC를 소형화 할 수 없을뿐만 아니라 제조비 또한 증가하게 된다고 하는 결점이 있었다. 본 발명은 상기한 종래 VCR 서보시스템의 수평주사주파수(f_h) 보정회로가 갖는 문제점을 해결하기 위하여 발명된 것으로, 디지털승산기(Digital Multiplier)를 이용 D.F/V, C·F/V 특성의 중심주파수 설정값과 Ref.CNT의 주파수 설정값을 계산하여 수평주사주파수(f_h)를 보정하는 배속종류가 많은 상황에서 종래회로에 비해 ROM의 용량이 대폭 줄어든 VCR 서보시스템의 수평주사주파수(f_h) 보정회로를 제공함에 그 목적이 있다.

이하 본 발명의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.

상기한 목적을 달성하기 위한 본 발명 수평주파수(f_h)보정회로는 배속정보(SM)를 입력하여 스케일팩터(Scale Factor)를 결정하는 ROM(10)과 써어치신호(SD)에 따라 회로 각 부를 제어하는 제어부(20), 상기 제어부(20)의 출력인 제어신호 (DSL₀~DSL₂)에 따라 입력되는 상기 ROM(10)의 3Xn 비트출력데이터 중 해당테이터를 선택하는 데어터선택부(30), 상기 제어부(20)의 출력에 따라 ROM(10)의 n비트출력(An)과 데이터선택부(30)에 의해 선택된 n비트데이터(Bn)를 입력하여 승산연산을 하는 디지털승산부(40) 및 상기 제어부(2)의 출력인 샘플신호 (SP₀~SP₂)에 따라 디지털승산부(40)의 연산결과를 래치하는 제1~제3래치부(50~52)로 구성된다.

미설명부호는 ST는 스타트신호, CK₀, CK₂는 클럭신호, SF는 쉬프트신호, DB는 데이터버스를 각각 나타낸다.

제2도는 본 발명 수평주사주파수(fh) 보정회로의 블록구성도로서, VCR의 사용자가 VCR의 전면판넬에 있는 모우드절환스위치를 조작하면, 스위치조작에 의한 배속모우드의 선택에 따라 배속이 변경되었다는 정보, 즉 써어치신호(SD)가 제어부(20)로 입력되게 되는바, 그러면 제어부(20)에서는 제어신호(DSL₀~DSL₂)를 데이터선택부(30)호 출력함과 동시에 스타트신호(ST)와 클럭신호(CK₀, CK₂) 및 쉬프트신호(SF)를 디지털승산부(40)로 출력하게 된다. 또한 이때에는 상기 제어부(20)에서 샘플신호(SP₀~SP₂)가 출력되어 제1~제3래치부(50~52)로 각각 입력되고 되고, ROM(10)은 입력되는 배속정보(SM)에 따라 스케일팩터(S_FH; Scale Factor)를 결정하여 그 결과를 데이터선택부(30)호 3Xn비트의 데이터로서 출력함과 더불어 디지털승산부(40)로 n비트의 출력데이터(An)를 출력하게 된다.

그에따라 상기 데이터선택부(30)는 제어부(20)의 제어 즉, 제어신호(DSL₀~DSL₂)에 따라 ROM(10)으로부터 입력되는 3Xn비트의 데이터중 해당 데이터를 선택하여 선택된 n비트의 데이터(Bn)를 디지털승산부(40)로 출력하게 된다. 그러면 디지털 승산부(40)는 제어부(20)의 제어를 받아 상기 ROM(10)과 데이터선택부(30)로부터 각각 입력되는 데이터(An, Bn)를 승산하게 되고, 승산결과를 데이터버스(DB)를 통해 제1~3래치부(50~52)로 각각 순차 출력하게 된다.

여기서 제1래치부(50)는 드럼의 주파수를 전압으로 변환하는 드럼주파수/전압변환기(D·F/V)이며, 제2래치부(51)는 캡스턴주파수/전압변환기(C·F/V)이고, 제3래치부(52)는 기준카운터 (Ref.CNT)이다.

상기한 바와 같이 동작하여 제1~제3래치부(50~52)의 출력(OS₀OS₂)에 따라 중심주파수 설정값이 변하게 되어 수평주사주파수(fH)의 보정이 이루어지게 된다.

제3도는 제2도에 도시한 제어부(20)의 구체적인 상세회로도, 제4도는 제2도에 도시한 디지털승산부(40)의 구체적인 상세회로도, 제5도는 제4도에 도시한 멀티플라이셀(Multiply Cell)의 상세도인바, 다음에 제3도에 도시한 제어부(20)의 입출력파형도를 도시한 제6도를 참조하여 본 발명 수평주사주파수(f_H)보정회로의 동작을 상세하게 설명한다.

먼저 본 발명의 원리는 D·F/V와 C.F/V 및 Ref.CNT에 대한 수평주사주파수(f_H) 보정식이 다음의 식(1)과 같이 표현될 수 있으며, 중심주파수 설정 목적의 ROM(1~3 ; 제1도)의 계산과정이 식(2)과 같다는 점에 있다.

여기에서,

이다.

로 된다.

여기에서,

Nnc=f_CLK/fo : 1배속시의 계수 값

N_ROM: 수평주사주파수(f_H)보정된 중심주파수 설정 ROM값이다.

Nnc는 D·F/V, C·F/V, Ref.CNT의 특성에 따라 각각 다르나 No는 사용하는 비트수의 최상위비트(MSB)가 '1'이고 이외의 비트는 모두 '0'이라는 점의 구성에서 동일하다.

식(2)로부터 분명한 바와같이 배속 종류에 따른 스케일팩터(S_FH)의 2진 값과 D·F/V, C·F/V 및 Ref.CNT에 대한 1배속시의 카운트 값, Nnc의 2진 값이 주어진다면, 수평주사주파수(f_H)보정용 ROM의 값을 디지털 연산에 의하여 구할 수 있다.

즉, 디지털승산부(40)를 사용하여 연산을 수행한 후, 연산결과의 데이터중 최상위비트는 그대로, 그 이외의 비트는 반전시켜 제1~제3래치회로(50~52)에 각각 입력시키면, 식(2)를 통해 얻었던 종래의 수평주사 주파수(f_H) 보정용 ROM 값과 동일한 값을 제1~제3래치회로(50~52)의 출력(OS₀~OS₂)으로 얻을 수 있다.

상기한 원리에 따라 본 발명 수평주사주파수(f_H) 보정회로를 VCR 서보시스템에 구비한 VCR을 사용하는 사용자가 VCR의 전면 판넬에 설치되어 있는 모우드절환스위치를 직접 또는 리모콘으로 조작하게 되면, 제6도에 도시한 써어치신호(SD)가 노아게이트(NR₅,NR₇)의 한 입력으로 입력된다(제3도 참조). 그러면 제어부(20)로부터는 제6도에 도시한 제어신호가 출력되게 되는데, 즉 제3도에 도시한 D형 플립플롭(F₀,F₂)으로부터는 제6도에 도시한 클럭신호(CK₀,CK₂)가 노아게이트(NR₃)로부터는 쉬프트신호(SF)가 앤드 게이트(AD₁)로부터는 스타트신호(ST)가 각각 출력되어 디지털승산부(40)로 입력되고, 제어신호(DSL₀~DSL₂)는 D형 플립플롭(F₆~F₈)에서 출력되어 데이터선택부(30)로인가되며, 샘플신호(SP₀~SP₂)가 앤드 게이트(AD2~AD4)로부터 출력되어 제1~제3래치부(50~52)로 입력된다(제6도 참조).

또한 이 때에는 VCR의 배속모우드에 따른 배속정보(SM)가 ROM(10)으로 입력된다.

그러면 ROM(10)은 배속정보(SM)에 따른 스케일팩터(S_FH)를 결정하여 그 결과를 데이터선택부(30)로 3Xn비트의 데이터로서 출력함과 동시에 디지털승산부(40)로 n비트의 출력데이터(An)를 출력하게 되므로 이경우는, 즉, 배속변화를 알리는 써어치신호(40)로 n비트의 출력데이터(An)를 출력하게 되므로 이 경우는 즉, 배속변화를 알리는 써어치신호(SD)가 제어부(20)로 인가될 때에는 So 상태(제6도)가 되어 제어신호(DSL₀)에 의해 데이터선택부(30)에서는 입력되는 3Xn 비트의 데이터중 D·F/V 에 대한 1배속 카운트 값인 Nnc가 선택되어지고, 스타트신호(ST)에 의해 ROM(10)에서 출력되는 데이터(An)즉, 스케일팩터(S_FH)의 데이터가 디지털승산부(40)로 인가된다.

상기한 바와같이 되면, 디지털승산부(40)는 제어부(20)로부터 인가되는 쉬프트신호(SF)와 클럭신호(CK₀,CK₂)에 의해 연산 동작 즉, 승산동작을 하게 되는바, 제4도에 도시한 바와같이 n개의 멀티플라이셀(MC₁~MC_n)로 이루어지는 멀티플라이셀부(41)와 n개의 D형 플립플롭 (DF₁~DF_n)으로 이루어지는 Q래지스터부(42), D형 플립플롭(F9), 오아게이트(OR)로 구성되는 디지털승산부(40)에 제6도에 도시한 스타트신호(ST)가 입력되면, Q레지스터부(42)에 ROM(10)에서 출력되는 스케일팩터(S_FH)의 데이터(An)가 기억되고, 멀티플라이셀부(41)와 캐리레지스터의 작용을 하는 D형 플립플롭(F9)의 기억내용이 리셋트 된다.

그리고 Q레지스터부(42)에서는 D형 플립플롭(DF₁~DF_n)의 출력중 최하위비트(LSB)출력(Q₁)의 값이 0이면, 그 이전에 기억된 값이 또한 출력(Q₁)의 값이 1이면, 이전에 기억된 값과 데이터선택부(30)를 통해 선택된 데이터(Bn)가 더해져서 나타난 결과 값이 클럭신호(CK₂)에 따라 멀티플라이셀부(41)에 기억된다. 이와같이하여 데이터(A₁)에 대한 승산단위 연산이 끝나게 되고, 이어 클럭신호(CK₀)에 의해 캐리레지스터 작용을 하는 D형 플립플롭(F9)과 멀티플라이셀부(41) 및 Q레지스터부(42)의 내용들이 오른쪽으로 쉬프트됨으로써 데이터(A₂)에 대한 단위승산연산이 수행되게 된다. 즉, 데이터(A₂)의 값이 Q레지스터부(42)에 있는 D형 플립플롭(DF₁)의 출력(Q₁)으로 쉬프트되어 출력(Q₁)인 데이터(A₂) 값에 따른 가산 또는 데이트를 홀드시키는 동작이 일어나고 그 결과가 클럭신호(CK₂)에 의해 멀티플라이셀부(41)에 기억된다.

상기한 n개의 멀티플라이셀(MC₁~MC_n) 각각은 제5도에 도시한 바와같이 멀티플랙서 (MX₁, MX₂)와 앤드게이트(AD₅), 전가산기 (FA) 및 D형 플립플롭 (F₁₀)으로 구성되며, 제3도에 도시한 제어부(20)의 N진카운터 (NC)는 상기 단위승산연산이 행해지는 비트수를 카운트하게 된다. 따라서 N진카운터(NC)의 카운트 값이 ＂N-2＂에 도달했을 때 즉, 데이터 (A_n-1)에 대한 단위연산이 행해질 때 랜덤(Random)조합회로로 구성된 마스크(MK)의 출력은 하이레벨을 갖게된다.

그러므로 데이터(A_n)에 대한 단위연산이 끝나서 승산연산이 종료되었을 때, 제어부 (20)의 앤드게이트(AD₂)는 액티브상태의 샘플신호(SP₀)를 제1래치부(50)로 출력하여 D·F/V 래치회로인 제1래치부(50)에 승산연산결과를 기억시킴과 더불어 N진카운터 (NC)를 리셋트시키고, 제6도에 나타낸 S₁상태를 만들어 제어신호(DSL₁)의해 C·F/V에 대한 데이터(N_nc)가 데이터선택부(30)를 통해 선택되도록 하며 스타트신호(ST)를 발생시킨다.

그에따라 스타트신호(ST)에 의해 상기한 바와같이 승산연산을 시작하여 데이터(A_n)에 대한 단위연산이 종료하였을 때 그 연산결과가 제어부(20)의 앤드게이트 (AD₃)에서 출력되는 샘플신호 (SP₁)에 의해 C·F/V 래치회로인 제2래치부(51)에 기억되게 된다.

또한 상기한 바와같이 동작하여 S₂상태 (제6도)가 되어 Ref.CNT데이터에 대하여 승산연산이 시작되고, 그 연산결과는 제어부(20)의 앤드게이트(AD₄)에서 출력되는 샘플신호(SP₂)에의해 Ref.CNT 래치회로인 제3래치부(52)에 기억된다.

여기서 D·F/V와 C·F/V의 특성에 대한 비트수가 각각 K₁, K₂그리고 Ref.CNT의 비트수가 n일 때 종래 수평주사주파수 (f_h) 보정회로에서의 ROM의 크기와 본 발명 수평주사주파수(f_h) 보정회로에서의 ROM크기를 비교하면 다음과 같다.

로 된다. 따라서 본 발명 수평주사주파수(f_h) 보정회로의 크기는 종래의 수평주사주파수 보정회로에 비해 배속종류에 영향을 극히 적게 받게 된다.

상기한 바와같이 작용하는 본 발명 수평주사주파수(f_h) 보정회로를 VCR 시스템에 사용하면, 배속종류가 많아져도 VCR 서보시스템에서 수평주사주파수 보정회로의 크기를 작게할 수 있으므로 전체 칩의 크기를 대폭 줄일 수 있는 장점이 있다.

Claims

배속정보(SM)를 입력하여 스케일팩터(Scale Factor)를 결정하는 ROM(10)과, 써어치신호(SD)에 따라 회로 각 부를 제어하는 제어부(20), 상기 제어부(20)의 출력인 제어신호(DSL₀~DSL₂)에 따라 입력되는 상기 ROM(10)의 3X_n비트 출력데이터중 해당 데이터를 선택하는 데이터선택부(30), 상기 제어부(20)의 출력에 따라 ROM(10)의 n비트출력(An)과 데이터선택부(30)에 의해 선택되 n비트데이터(Bn)을 입력하여 승산연산을 하는 디지털승산부(40) 및 상기 제어부(20)의 출력인 샘플신호(SP₀~SP₂)에 따라 디지털승산부(40)의 연산결과를 래치하는 제1~제3래치부(50~51)로 구성된 VCR 서보시스템의 수평주사주파수 보정회로.
제1항에 있어서, 제어부(20)가 노아게이트(NR₁~NR₌)와 앤드게이트(AD₁~AD₄), D형 플림플롭(F₀~₈), 마스크(MK) 및 N진카운터(NC)로 구성됨을 특징으로 하는 VCR 서보시스템의 수평주사주파수 보정회로.
제1항에 있어서, 디지털승산부(40)가 오아케이트 (OR)와 n개의 D형 플립플롭(DF₁~DF_n)으로 이루어지는 Q래지스터(42) 및 n개의 멀티플라이셀 (MC₁~MC_n)로 이루이지는 멀티플라이셀부(41)로 구성됨을 특징으로 하는 VCR 서보시스템의 수평주사주파수 보정회로.
제3항에 있어서, 멀티플라이셀부(41)에 있는 n개의 멀티풀라이셀(MC₁~MC_n) 각각이 앤드게이트(AD₅)와 멀티플랙서(MX₁, MX₂)전자산기 (FA) 및 D형 플립플롭(F₁₀)으로 구성됨을 특징으로 하는 VCR 서보시스템의 수평주사주파수 보정회로.