KR920009037Y1 - 다중모니터의 모드신호 검출회로 - Google Patents

다중모니터의 모드신호 검출회로 Download PDF

Info

Publication number
KR920009037Y1
KR920009037Y1 KR2019900008314U KR900008314U KR920009037Y1 KR 920009037 Y1 KR920009037 Y1 KR 920009037Y1 KR 2019900008314 U KR2019900008314 U KR 2019900008314U KR 900008314 U KR900008314 U KR 900008314U KR 920009037 Y1 KR920009037 Y1 KR 920009037Y1
Authority
KR
South Korea
Prior art keywords
mode
monitor
circuit
horizontal frequency
vertical
Prior art date
Application number
KR2019900008314U
Other languages
English (en)
Other versions
KR920001231U (ko
Inventor
송문종
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019900008314U priority Critical patent/KR920009037Y1/ko
Priority to AU68571/90A priority patent/AU629082B2/en
Priority to JP1990405272U priority patent/JPH0635272Y2/ja
Priority to GB9100484A priority patent/GB2245128B/en
Publication of KR920001231U publication Critical patent/KR920001231U/ko
Priority to US07/947,886 priority patent/US5237223A/en
Application granted granted Critical
Publication of KR920009037Y1 publication Critical patent/KR920009037Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Details Of Television Scanning (AREA)
  • Character Input (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

내용 없음.

Description

다중모니터의 모드신호 검출회로
제1도는 종래의 다중모니터의 모드신호 검출블럭도.
제2도는 이 고안에 따른 다중모니터의 모드신호 검출회로의 블럭도.
제3도는 이 고안에 따른 제어신호 발생회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 수직주파수 전압변환부 20 : 수평주파수 전압변환부
30 : 수평주파수 밴드분리부 40 : 제1조합부
50 : 제2조합부 60 : 수직주파수 밴드분리부
70 : 수직스위칭부 80 : 수평스위칭부
100 : 밴드분리회로 200 : 제어신호 발생회로
300 : 모드제어희로 I1~I7 : 인버터
Al : 앤드게이트 N1~N3 : 낸드게이트
이 고안은 다중모드 모니터에 관한 것으로서, 더욱 상세하게는 다중모드 모니터에 인가되는 주파수모드를 감지하여 모니터를 제어하는 모드신호를 출력할 수 있는 다중모니터의 모드신호 검출회로에 관한 것이다.
컴퓨터에 관한 기술이 발전함에 따라서, 모니터에 인가되는 수직, 수평주파수 대역이 다양해지고 있다.
즉, 비디오 그래픽어레이 모드(VGA)에서는 수직주파수를 60Hz 또는 70Hz를 사용하고 수평주파수를 31.5KHz를 사용하고 있으며, 확장된 비디오 그래픽 어레이(EVGA)시스템에서는 수직주파수를 86Hz, 수평주파수를 35.5KHz로 사용하고 있다.
또한 최근에 사용되기 시작한 강력한 비디오 그래픽 어레이(VGA)에서는 수직주파수를 35.5KHz 또는37.5KHz를 사용하고 있다.
따라서 이렇게 다양한 수직, 수평 주파수에 따라 모드를 전환하여 사용할 수 있는 다중모드 모니터가 요구되고 있으며, 이러한 종래의 다중모드 모니터는 제1도와 같이 구성되는 것으로써, 입력되는 수직, 수평주파수는 수직, 수평주파수 전압변환부(10),(20)에서 일정전압으로 변환되어 출력된다.
그리고 상기 수직, 수평주파수 전압 변화부(10), (20)에서 출력되는 전압으로 수직, 수평 주파수 밴드분리부(60), (30)는 상기 수직, 수평 주파수 전압 변환부(10), (20)에 인가되는 수직, 수평 주파수가 어떠한 밴드에 속하는지 분리하여, 후단의 수직, 수평 스위칭부(70), (80)를 제어함으로써, 상기 수직, 수평 스위칭부(70), (80)는 다중모드 모니터에 인가되는 수직, 수평주파수에 따라 발진되는 수직, 수평주파수를 변화시키도록 스위칭하는 것이었다.
그러나 이러한 종래의 다중모드 모니터는 입력되는 수직, 수평 주파수에 따라 발진되는 수직, 수평주파수를 변환시켜 출력됨으로써 인가되는 수직, 수평 주파수에 동기를 맞추어 화면의 상을 맞추게되나 수직 수평사이즈, 포지션(position), 수평 핀쿠션등을 입력되는 수직, 수평 주파수의 모드에 따라 정확하게 자동으로 제어할 수있는 장치가 구성되지 않아 사용자가 이를 수동으로 조절하여야만 하는 문제점이 있었다.
이 고안의 이러한 문제점을 해결하기 위한 것으로서 이 고안의 목적은 다중모드 모니터내에 제어신호 발생수단을 구성함으로써, 입력되는 수직, 수평주파수의 모드에 따라, 자동적으로 모니터의 모드를 제어할 수 있는 다중모니터의 모드신호 검출회로를 제공하는데 있다.
이러한 목적을 달성하기 위한 이 고안의 특징은, 입력되는 수직, 수평주파수 신호를 밴드별로 분리하여 로직신호로 출력하는 밴드분리회로와, 상기 밴드분리회로에 연결되어 상기 밴드분리회로에서 인가되는 로직신호를 조합하여 모드제어신호로 출력하는 제어신호 발생수단과, 상기 제어신호발생 수단에 연결되어 상기 제어신호발생수단에서 인가되는 제어신호에 따라 스위칭되어 모니터의 모드를 제어하는 모드 제어회로와, 로 구성된 다중모니터의 모드신호 검출회로에 있다.
이하, 이 고안의 실시예를 첨부된 도면에 따라 상세히 설명한다.
제2도는 이 고안에 따른 다중모니터의 모드신호 검출회로의 블럭도로서, 밴드분리회로(100), 제어신호발생회로(200), 모드제어회로(300)로 이루어진다.
이를 더욱 구체적으로 설명하면 입력되는 수직, 수평주파수를 밴드별로 분리하여 로직신호로 출력하는 밴드분리회로(100)는 입력되는 수직주파수 신호가 일정주파수 이상일때 하이레벨 신호를 출력하는 수직주파수 전압변환부(10)로 이루어진다.
그리고 밴드분리회로(100)는, 입력되는 수평주파수 신호를 전압으로 변환시켜 출력하는 수평주파수 전압변환부(20)를 인가되는 전압레벨을 로직신호로서 출력하는 수평주파수 밴드분리부(30)에 연결하여 이루어진다.
상기 제어신호 발생회로(200)는 제3도와 같이 제1조합부(40) 및 제2조합부(50)로 이루어지고 상기 제1조합부(40)는 상기 수직주파수 전압변환부(30)의 단자(a)를 인버터(I1), (I2)에 연결하고, 상기 수평주파수밴드분리부(30)의 단자(d)를 인버터(I3), (I4)에 연결하여 이루어진다.
그리고 상기 제1조합부(40)는 상기 수평 주파수밴드 분리부(30)의 단자(C) 및 상기 인버터(I3)를 앤드게이트(A1)에 연결하여 이루어진다.
그리고 제2조합부(50)는 상기 인버터(I2) 및 상기 앤드게이트(A1)를 낸드게이트(N1)를 연결하고, 상기인버터(I1) 및 상기 앤드게이트(A1)를 낸드게이트이(N2)에 연결하여 이루어진다.
그리고 제2조합부(50)는 상기 인버터(I1), (I4)에 낸드게이트(N3)를 연결하고 상기 낸드게이트(N1), (N2), (N3)에 인버터(I5), (I6), (I7)를 연결하여 이루어진다.
그리고 상기 제어신호 발생수단에서 인가되는 제어신호에 따라 스위칭되어 모니터의 모드를 제어하는 모드제어회로(300)는, 상기 인버터(I5)에 저항(R1)과 병렬로 단자(e)가 연결되고, 상기 수평주파수밴드분리부(30)의단자(b)에 단자(f)가 연결되며, 상기 인버터(I6)에 저항(R2)가 병렬로 단자(g)가 연결되고, 상기 인버터(I7)에 저항(R3)가 병렬로 단자(h)가 연결되어, 상기 단자(e), (f), (g), (h)에서 인가되는 로직신호의 조합된 신호에 따라 스위칭되어 모니터를 제어하도록 이루어진다.
이와같이 구성된 이 고안에 따른 다중모니터의 모드신호 검출회로에서 상기 수직주파수 전압변환부(10)에 입력되는 수직 주파수가 60Hz이하일때 로우레벨신호를, 70Hz 또는 80Hz이상일때 하이레벨신호를 출력하고, 상기 수평주파수 밴드분리부(30)는 상기 수평주파수전압변환부(20)에 인가되는 수평주파수가 31.5KHz일때 단자(b)가 하이레벨을 출력하고, 인가되는 수평주파수가 35.5KHz일때 단자(c)가 하이레벨을 출력하고, 인가되는 수평주파수가 37.5KHz일때 단자(c), (d)가 하이레벨을 출력하도록 상기 밴드분리회로(100)를 구성할 수있다.
이와같이 이루어진 다중모니터의 모드신호 검출회로에 비디오 그래픽어레이(VGA)에 따른 60 또는 70Hz의 수직주파수 및 31,5KHz의 수평주파수가 인가되면, 상기 수직주파수 전압변환부(10)는 단자(a)를 통하여 하이레벨 또는 로우레벨 신호를 출력할 수 있는 무관상태(Don't care), (X)가 되며, 상기 수평주파수 밴드분리부(30)는 단자(b)를 통하여 하이레벨을 출력하고 단자(c), (d)를 통하여 로우레벨을 출력하게 된다.
이러한 단자(d)의 로우레벨 출력은 인버터(I3), (I4)에서 조합되어 상기 제2조합부 낸드게이트(N3)에 로우레벨상태로 인가되므로 상기 낸드게이트(N3)는 상기 제1조합부(40)의 인버터(I1)의 출력과 관계없이 하이레벨을 출력한다.
그리고 하이레벨의 상기 낸드게이트(N3)의 출력은 인버터(I7)에서 반전되어 상기 모드제어회로(30)의 단자(h)에 인가된다.
이때, 상기 수평주파수 밴드분리회로(30)의 단자는 로우레벨을 출력하여 상기 앤드게이트(A1)에 인가하므로 상기 앤드게이트(A1)는 로우레벨을 출력하게 된다.
따라서, 상기 앤드게이트(A1)의 로우레벨신호를 입력으로 하는 낸드게이트(N1),(N2)는 상기 제1조합부(40)의 인버터(I1),(I2)의 출력과 관계없이 하이레벨을 출력하게 되며, 상기 낸드게이트(N1), (N2)의 하이레벨 신호는 인버터(I5),(I6)에서 반전되므로 상기 모드제어회로(300)의 단자(e), (f)에 로우레벨신호를 인가한다.
이때 상기 수평주파수 밴드분리부(30)의 단자(6)에서 출력되는 하이레벨신호는 상기 모드제어회로의 단자(f)에 인가되므로 상기 모드제어회로(300)의 단자(c), (g), (h)에는 로우레벨신호가 인가되고 단자(f)에는 하이레벨 신호가 인가되어 상기 모드제어회로(300)는 현재 인가되는 수직, 수평 주파수모드가 비디오그래픽어레이 모드임을 인지하여, 그래픽어레이모드에 따라 모니터를 제어하여 수평 수직 발진주파수, 수직 수평사이즈, 포지션, 수평핀쿠션등을 조정하게되므로 음극선관은 선명한 화상을 제공하게 된다.
그리고, 86Hz의 수직주파수, 35.5KHz의 수평주파수를 인가하는 확장된 비디오 그래픽 모드(EVGA)에서는 수직 주파수 전압변환부(10)의 단자(a)는 하이레벨신호를 출력하고, 수평주파수 밴드분리부(30)는 단자(b)에서 로우레벨신호를 단자(c)에서 하이레벨 신호를 출력하므로 상기 제1, 2조합부(40), (50)는 이러한 신호를 조합하여 상기 모드 제어회로(300)의 단자(e)에 하이레벨신호, 단자(f), (g), (h)에 로우레벨신호를 인가하여, 상기 모드 제어회로(300)는 확장된 비디오 그래픽 모드에 따라 모니터를 제어하게 된다.
또한 56Hz의 수직주파수, 35.5KHz의 수평주파수를 인가하는 제1강력한 비디오 그래픽 어레이모드의 경우에는 상기 수평 주파수밴드분리부(30)의 단자(c)만 하이레벨이 출력되므로, 상기 모드제어회로(300)의 단자(g)에만 하이레벨이 인가되어 모드제어 회로는 제1강력한 비디오 그래픽 모드임을 인지하게 되고 이에따라 모니터를 제어하게 된다.
그리고, 60Hz의 수직주파수, 37.5KHz의 수평주파수를 인가하는 제2강력한 비디오 그래픽 어레이 모드일때 상기 수평주파수 밴드분리부(30)의 단자(c), (d)에서 하리레벨 신호가 출력되므로 상기 모드제어회로(300)의 단자(h)에만 하이레벨신호가 인가되어 상기 모드제어회로(300)는 제2강력한 비디오 그래픽모드에 따라 모니터를 제어하게 된다.
이와같은 수직수평 주파수 모드에 따른 로직신호는 다음 표(1)와 같다.
[표 1]
이와같이 이 고안은, 인가되는 수직, 수평주파수신호의 모드를 제어신호 발생회로에서 검출하여 모드제어회로에 인가함으로써, 상기 모드제어회로가 주파수모드에 따라 자동적으로 모니터의 수직수평동기발진주파수, 수직수평사이즈, 수평핀쿠션 등을 제어할 수 있는 효과가 있다.

Claims (5)

  1. 입력되는 수직, 수평 주파수신호를 밴드별로 분리하여 로직신호로 출력하는 밴드분리회로(100)와, 상기밴드분리회로(100)에 연결되어, 상기 밴드분리부에서 인가되는 로직신호를 조합하여 모드제어신호로 출력하는 제어신호 발생수단과, 상기 제어신호 발생수단 및 밴드분리회로(100)에 연결되어, 상기 제어신호 발생수단 및 밴드분리회로(100)에서 인가되는 제어신호에 따라 스위칭되어 모니터의 모드를 제어하는 모드제어회로(300)와, 로 구성된 것을 특징으로 하는 다중모니터의 모드신호 검출회로.
  2. 제1항에 있어서, 상기 밴드분리회로(100)는 입력되는 수직주파수신호가 일정주파수 이상일때 하이레벨신호를 출력하는 수직주파수 전압변환부(10)와, 입력되는 수평주파수 신호를 전압으로 변환시켜 출력하는 수평주파수 전압 변환부(20)와, 상기 수평주파수 전압변환부(20)에 연결되어 상기 수평주파수 전압변환부(20)의 출력전압 레벨을 단자(b), (c), (d)를 통하여 로직신호로서 출력하는 수평주파수 밴드 분리부(30)와, 로 구성된다중모니터의 모드신호 검출회로.
  3. 제1항에 있어서, 상기 제어신호 발생수단은, 상기 밴드분리회로(100)의 출력을 조합하는데 제1조합부(40)와, 상기 제1조합부(40)에 연결되어 상기 제1조합부(40)의 출력을 조합하는 제2조합부(50)와, 로 구성된 다중모니터의 모드신호 검출회로.
  4. 제3항에 있어서, 상기 제1조합부(40)는, 상기 수직주파수 전압변환부(10)에 연결된 인버터(I1), (I2)와, 상기 수평주파수 밴드분리부(30)의 단자(d)에 연결된 인버터(I3), (I4)와, 상기 수평주파수 밴드분리부(30)의 단자(d) 및 상기 인버터(I3)에 연결된 앤드게이트(A1)와, 로 구성되는 다중모니터의 모드신호 검출회로.
  5. 제3항에 있어서, 상기 제2조합부(50)는, 상기 인버터(I2) 및 상기 앤드게이트(A1)에 연결된 낸드게이트(N2)와, 상기 인버터(I1) 및 상기 앤드게이트(A1)에 연결된 낸드게이트(N2)와, 상기 인버터(I1), (I4)에 연결된 낸드게이트(N3)와, 상기 낸드게이트(N1), (N2), (N3)에 연결된 인버터 (I5), (I6), (I7)와, 로 구성된 다중모니터의 모드신호 검출회로.
KR2019900008314U 1990-06-13 1990-06-13 다중모니터의 모드신호 검출회로 KR920009037Y1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR2019900008314U KR920009037Y1 (ko) 1990-06-13 1990-06-13 다중모니터의 모드신호 검출회로
AU68571/90A AU629082B2 (en) 1990-06-13 1990-12-28 Mode detector for multimode monitor
JP1990405272U JPH0635272Y2 (ja) 1990-06-13 1990-12-28 多重モニタのモード信号検出回路
GB9100484A GB2245128B (en) 1990-06-13 1991-01-10 Mode detector for multimode monitors
US07/947,886 US5237223A (en) 1990-06-13 1992-09-18 Mode detector for multimode monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900008314U KR920009037Y1 (ko) 1990-06-13 1990-06-13 다중모니터의 모드신호 검출회로

Publications (2)

Publication Number Publication Date
KR920001231U KR920001231U (ko) 1992-01-28
KR920009037Y1 true KR920009037Y1 (ko) 1992-12-26

Family

ID=19299834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900008314U KR920009037Y1 (ko) 1990-06-13 1990-06-13 다중모니터의 모드신호 검출회로

Country Status (4)

Country Link
JP (1) JPH0635272Y2 (ko)
KR (1) KR920009037Y1 (ko)
AU (1) AU629082B2 (ko)
GB (1) GB2245128B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033462B2 (ja) * 1995-02-15 2000-04-17 日本ビクター株式会社 ディスプレイ装置
KR100237485B1 (ko) * 1997-06-30 2000-01-15 전주범 모니터에 있어서 수직/수평 동기주파수에 따른 파라메터 자동 설정방법
US6262765B1 (en) * 1997-08-20 2001-07-17 Lg Electronics Inc. Automatic picture adjustment system for monitor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK149779A (da) * 1978-04-12 1979-10-13 Data Recall Ltd Styreapparat til brug ved fremvisning af videosignaler
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system
JPH0646786B2 (ja) * 1985-04-19 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機の水平偏向回路
JPS63214791A (ja) * 1987-03-04 1988-09-07 株式会社日立国際電気 マルチスキヤンｃｒｔデイスプレイ装置の制御装置
KR900008033Y1 (ko) * 1987-12-31 1990-09-03 삼성전자 주식회사 멀티 동기 모니터용 인터페이스의 수직예비 조정회로
JPH0748805B2 (ja) * 1990-05-28 1995-05-24 三菱電機株式会社 オート・トラッキング・モニタのｓ字補正コンデンサ切替装置

Also Published As

Publication number Publication date
GB9100484D0 (en) 1991-02-20
GB2245128B (en) 1994-11-23
JPH0635272Y2 (ja) 1994-09-14
JPH0431193U (ko) 1992-03-12
AU6857190A (en) 1991-12-19
AU629082B2 (en) 1992-09-24
KR920001231U (ko) 1992-01-28
GB2245128A (en) 1991-12-18

Similar Documents

Publication Publication Date Title
KR960011562B1 (ko) 자동 동기 극성 제어 회로
KR920009037Y1 (ko) 다중모니터의 모드신호 검출회로
JPH07191644A (ja) ビデオカードの同期信号極性変換回路
KR940004737B1 (ko) 슈퍼 브이지에이 모니터 인터페이스 회로
US5237223A (en) Mode detector for multimode monitor
TW351907B (en) Signal hybrid device
CN212257922U (zh) Lvds转接装置
JPH09149287A (ja) 垂直同期信号分離回路およびこれを有する表示装置
JPS63214791A (ja) マルチスキヤンｃｒｔデイスプレイ装置の制御装置
KR0114257Y1 (ko) 온 스크린 디스플레이 신호처리회로
KR980004293A (ko) 평판 디스플레이 장치
KR19990057589A (ko) 디스플레이 장치의 설정 상태 조정 방법
KR200148510Y1 (ko) 자체 클램프 펄스 발생회로를 갖는 디스플레이 장치
JP2000069398A (ja) 投射型プロジェクタ装置およびこれを用いたオンスクリーン表示確認システム
KR940001842Y1 (ko) 외부 디스플레이 선택회로
KR940004955Y1 (ko) 무신호 상태에서의 글자 떨림 방지회로
KR100304891B1 (ko) 평판형 표시장치 시스템
KR0136008B1 (ko) 합성동기신호의 처리가 가능한 분리동기신호 처리장치
JPH05236395A (ja) Ｔｖのパワースイッチ
KR0140373B1 (ko) 자동주파수 발진 제어회로
KR19980030073U (ko) 모니터의 뮤트신호 발생장치
KR100201313B1 (ko) 모니터의 클램프 신호 발생회로
KR100189518B1 (ko) 케이블텔레비젼의 스위칭 회로
JPH07129273A (ja) ビデオ撮像装置
JPH1084519A (ja) ゲンロック機能付き映像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee