KR920008523Y1 - Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals - Google Patents

Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals Download PDF

Info

Publication number
KR920008523Y1
KR920008523Y1 KR2019870019451U KR870019451U KR920008523Y1 KR 920008523 Y1 KR920008523 Y1 KR 920008523Y1 KR 2019870019451 U KR2019870019451 U KR 2019870019451U KR 870019451 U KR870019451 U KR 870019451U KR 920008523 Y1 KR920008523 Y1 KR 920008523Y1
Authority
KR
South Korea
Prior art keywords
comparator
input terminal
signal
inverting input
output
Prior art date
Application number
KR2019870019451U
Other languages
Korean (ko)
Other versions
KR890012007U (en
Inventor
정갑연
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870019451U priority Critical patent/KR920008523Y1/en
Publication of KR890012007U publication Critical patent/KR890012007U/en
Application granted granted Critical
Publication of KR920008523Y1 publication Critical patent/KR920008523Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213—Circuitry for suppressing or minimising impulsive noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

모드자동 절환회로의 오동작 방지회로Malfunction prevention circuit of mode automatic switching circuit

제1도는 종래의 모드자동 절환회로도.1 is a conventional mode automatic switching circuit diagram.

제2도 및 제3도는 제1도 각부의 파형도.2 and 3 are waveform diagrams of respective parts of FIG.

제4도는 오동작 방지회로가 구성된 모드자동 절환회로도.4 is a mode automatic switching circuit configured with a malfunction prevention circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

OP21: 비교기 ZD21: 제너다이오드OP 21 : Comparator ZD 21 : Zener Diode

D21: 다이오드 C21: 콘덴서D 21 : Diode C 21 : Capacitor

R21:저항R 21 : Resistance

본 고안은 모니터에 있어서, 입력되는 15.7KHz 및 21.85KHz 수평동기신호에 따른 모드자동 절환시 순간적인 펄스나 노이즈에 의해 오동작을 방지하게한 모드자동절환회로의 오동작 방지회로에 관한 것이다.The present invention relates to a malfunction prevention circuit of a mode automatic switching circuit which prevents a malfunction by a momentary pulse or noise during mode automatic switching according to an input 15.7 KHz and 21.85 KHz horizontal synchronous signal in a monitor.

종래의 모드자동 절환회로도를 제1도에 도시한 바와 같이 수평동기신호 입력단자(HS)를 콘덴서(C1)및 저항(R1)으로 구성된 미분회로(1)를 통한 후 다이오드(D1)를 통해 저항(R2) 및 비교기(OP1)의 반전입력단자(-)에 접속하고, 비교기(OP1)의 비반전입력단자(+)에는 저항(R3)(R4)을 공통 접속하며, 그의 출력측은 저항(R5)(R6)을 통해 콘덴서(C2) 및 비교기(OP2)의 반전입력단자(-)에 접속하고 비교기(OR2)의 비반전입력단자(+)에는 저항(R7)(R8)을 공통 접속하며, 그 비교기(OP2)의 출력측은 전원단자(B+)에 접속된 저항(R9)에 접속함과 아울러 저항(R10) 및 콘덴서(C3)로 구성된 적분회로(2)를 통해 비반전입력단자(+)에 저항(R11)(R12)의 접속점이 접속된 비교기(OP3)의 반전입력단자(-)에 접속하고, 그 비교기(OP3)의 출력단자를 수평편향부에 접속하고 구성한 것으로 이와같은 종래의 회로는 전원단자(B+)를 통해 전원을 인가하고, 수평동기신호 입력단자(HS)를 통해 제2도(a)에 도시한 바와같이 15.7KHz 수평동기신호 또는 제3도(a)에 도시한 바와같이 21.85KHz 수평동기신호가 입력되면, 이 입력된 수평동기신호는 미분회로(1)를 통해 제2도 및 제3도의 (b)(b)에 도시한 바와 같이 그 미분된 파형신호는 다이오드(D1)를 통해 정류되어 비교기(OP1)의 반전입력단자(-)에 입력된다.As shown in FIG. 1, the conventional mode automatic switching circuit diagram shows a horizontal synchronous signal input terminal HS through a differential circuit 1 composed of a capacitor C 1 and a resistor R 1 , followed by a diode D 1 . a via resistance (R 2) and the comparator inverting input terminal of the (OP 1), - the resistor (R 3) commonly connected to a (R 4) connected to the comparator non-inverting input terminal (+) of (OP 1) () The output side thereof is connected to the inverting input terminal (-) of the capacitor (C 2 ) and the comparator (OP 2 ) through the resistor (R 5 ) (R 6 ) and the non-inverting input terminal (+) of the comparator (OR 2 ). the resistor (R 7) (R 8) a common connection and, and also connected to a resistor (R 9) connected to the comparator output is a power supply terminal (B +) of (OP 2) as well as a resistance (R 10) and capacitor It is connected to the inverting input terminal (-) of the comparator (OP 3 ) connected to the non-inverting input terminal (+) and the connection point of the resistor (R 11 ) (R 12 ) through the integrating circuit (2) consisting of (C 3 ) , Connect the output terminal of the comparator OP 3 to the horizontal deflection section The conventional circuit is configured to apply power through the power supply terminal B + and through the horizontal synchronization signal input terminal HS, as shown in FIG. When the 21.85 KHz horizontal synchronous signal is input as shown in Fig. (A), the input horizontal synchronous signal is passed through the differential circuit 1 as shown in Figs. 2 and 3 (b) (b). The differential waveform signal is rectified through the diode D 1 and input to the inverting input terminal (−) of the comparator OP 1 .

이때 비교기(OP1)는 전원단자(B+)의 전원이 저항(R3)(R4)에 의해 분할되어 그의 비반전입력단자(+)에 인가되는 기준전압(VA)과 그의 반전입력단자(-)에 입력되는 상기 신호를 비교하여 고.저 레벨을 반복하는 구형파 신호를 제2도 및 제3도의(c)(c)에 도시한 바와 같이 출력하게 되는바, 이 구형파신호가 전항(R6)을 통해 콘덴서(C2)에 층.방전되면서 비교기(OP2)의 반전입력단자(-)에는 제2도 및 제3도 (d)(d)에 도시한 바와같은 톱니파형의 신호가 인가되게 된다.At this time, the comparator OP 1 has a reference voltage V A and its inverting input in which the power of the power supply terminal B + is divided by the resistor R 3 (R 4 ) and applied to its non-inverting input terminal (+). Comparing the signals input to the terminal (-), and outputs a square wave signal repeating the high and low levels as shown in Figs. 2 and 3 (c) and (c). The capacitor C 2 is layered and discharged through R 6 , and the inverting input terminal (-) of the comparator OP 2 has a sawtooth waveform as shown in FIGS. 2 and 3 (d) and (d). Signal is applied.

이와같이 비교기(OP2)의 반전입력단자(-)에 입력된 신호는, 비교기(OP2)에서 그의 비반전입력단자(+)에 인가된 기준전압(VB)과 비교되어 고.저 레벨을 반복하는 구형파신호를 제2도 및 제3도의 (e)(e)에 도시한 바와 같이 출력하게 되는바, 이때 21.85KHz 수평동기신호의 경우에는 15.7KHz 수평동기신호에 비해 저항(R10)을 통해 콘텐서(C3)에 충전되는 시간이 길고, 반대로, 15.7KHz수평동기신호의 경우에는 방전시간이 길어 콘덴서(C3)을 통해 비교기(OP3)의 반전입력단자(-)에 인가되는 전압레벨은 15.7KHz 수평동기신호 일경우 보다 21.85KHz 수평동기신호일 경우에 상대적으로 높은 상태가 되게 된다. [제2도 및 제3도의(f)(f)).Thus the inverting input terminal of the comparator (OP 2) (-). The signal input to the, and is compared with the comparator (OP 2) with a reference voltage (V B) applied to its non-inverting input terminal (+) in the low level The repeated square wave signal is output as shown in (e) (e) of FIG. 2 and FIG. 3, where the resistance (R 10 ) is increased as compared to the 15.7 KHz horizontal synchronous signal in case of the 21.85 KHz horizontal synchronous signal. through cone tensor long time to be filled in (C 3), in contrast, 15.7KHz, if the horizontal synchronization signal, the longer the discharge time capacitor (C 3) of the comparator inverting input terminal (OP 3) from the - to be applied to the () The voltage level is relatively higher in the case of 21.85KHz horizontal synchronization signal than in the case of 15.7KHz horizontal synchronization signal. ((F) (f) of FIG. 2 and FIG. 3).

이때 전원단자(B+)의 전원의 저항(R11)(R12)에 의해 분할되어 상기 비교기(OP3)의 비반전입력단자(+)에 인가되는 기준전압(Vc)이 비교기(OP3)의 반전 입력단자(-)에 인가되는 상기 15.7KHz 및 21.85KHz 수평동기신호 일때의 각 비교전압 사이에 해당되도록 저항(R11)(R12)의 값을 설정해놓으면 비교기(OP3)로 부터는 15.7KHz 및 21.85KHz 수평동기신호에 따라 고.저전위신호가 각기 출력되어 상기 비교기(OP3)로 부터 고전위 신호가 각기 출력되어 상기 비교기(OP3)로 부터 고전위신호가 출력되면 그 고전위신호가 수평편향부에 인가되어 수평편향부는 15.7KHz 수평동기신호에 대한 동작을 수행하게 되고, 21.85KHz의 수평동기신호가 입력되면, 상기한 바와같이 비교기(OP3)로 부터 저전위신호가 출력되어 수평편향부에 인가되므로 수평편향부는 21.85KHz 수평동기신호에 따라 자동절환되어 동작을 제어하게 구성되었으나, 이는 비교기(OP1-OP3)의 비교 출력전압에 따라 모드절환을 제어하게 됨으로써 순간적인 펄스나 노이즈에 의해 전압변화가 발생될 경우에는 모드절환에 따른 오동작 방지회로가 필요하였는바, 이러한 방지회로의 구성이 없었으므로 순간적인 펄스나 노이즈에 의해 전압변화가 발생되면 모드절환에 따른 오동작이 발생되어 그에 따른 동기 신호가 잡히지 않게되고, 회면이 상하 또는 좌우로 흔들리게되어 사용자에게 불쾌감을 주는등의 결함이 있었다.At this time, the reference voltage Vc applied by the non-inverting input terminal (+) of the comparator OP 3 is divided by the resistor R 11 (R 12 ) of the power supply terminal B + and the comparator OP 3. If the value of the resistor (R 11 ) (R 12 ) is set to correspond to each of the comparison voltages when the 15.7KHz and 21.85KHz horizontal synchronous signal applied to the inverting input terminal (-) of the ()) from the comparator (OP 3 ) 15.7KHz and 21.85KHz and in accordance with the horizontal sync signal. If the low potential signal is output, each said comparator (OP 3) is a high potential signal output respectively from the output high potential signal from the comparator (OP 3) the classic When the above signal is applied to the horizontal deflection unit, the horizontal deflection unit performs an operation on the 15.7 KHz horizontal synchronization signal, and when the 21.85 KHz horizontal synchronization signal is input, the low potential signal is output from the comparator OP 3 as described above. Is outputted and applied to the horizontal deflection part, so the horizontal deflection part is applied to the 21.85KHz horizontal synchronization signal. According to the mode switching when the voltage change is generated by a momentary pulse or noise, the mode switching is controlled according to the comparison output voltages of the comparators (OP 1 to OP 3 ). Since there was no malfunction prevention circuit, there was no configuration of such a protection circuit. If a voltage change occurs due to a momentary pulse or noise, a malfunction occurs according to the mode switching, and a synchronization signal is not caught accordingly, and the screen is vertically or horizontally There was a flaw such as to be shaken as to give the user an unpleasant feeling.

본 고안은 이와같은 종래의 결함을 감안하여 입력되는 15.7KHz 및 21.85KHz수평동기신호에 따른 모드절환시 순간적인 펄스나 노이즈에 의해 오동작을 방지하게 안출한 것으로 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.The present invention is designed to prevent a malfunction due to a momentary pulse or noise during mode switching according to the 15.7KHz and 21.85KHz horizontal synchronous signal input in consideration of such a conventional defect. Same as

제4도는 본 고안의 오동작 방지회로가 구성된 모드 자동절환회로도로서, 이에 도시한 바와같이 미분회로(1) 및 저항(R1-R12), 콘덴서(C1-C3), 비교기(OP1-OP3)로 된 모드자동 절환회로에 있어서, 상기 저항(R6) 및 콘덴서(C2), 비교기(OP2)의 반전입력단자(-)의 접속점을 다이오드(D21)을 통해 콘덴서(C21) 및 비교기(OP21)의 비반전입력단자(+)에 접속하여 그의 출력단자를 그의 반전입력단자(-)에 궤환접속함과 아울러 제너다이오드(ZD21)의 애노드에 접속하고, 제너다이오드(ZD21)의 케소드는 저항(R21)을 통한 전원단자(B+)와 공통으로 상기 저항(R11)을 통해 상기 비교기(OP3)의 비반전이비력단자(+)에 접속하여 구성한 것이다.4 is a mode automatic switching circuit diagram in which a malfunction prevention circuit of the present invention is configured, and as shown therein, a differential circuit 1, a resistor R 1 -R 12 , a capacitor C 1 -C 3 , and a comparator OP 1. In the mode automatic switching circuit of -OP 3 ), the connection point of the resistor R 6 , the capacitor C 2 , and the inverting input terminal (-) of the comparator OP 2 is connected through a diode D 21 . C 21 ) and the non-inverting input terminal (+) of the comparator (OP 21 ), the output terminal thereof is fed back to its inverting input terminal (-), and is connected to the anode of the zener diode (ZD 21 ), The cathode of the diode ZD 21 is connected to the non-inverting non-translating force terminal (+) of the comparator OP 3 through the resistor R 11 in common with the power supply terminal B + through the resistor R 21 . It is configured by.

이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.

전원단자(B+)에 전원이 인가되고, 수평동기신호 입력단자(HS)를 통해 종래와 마찬가지로 제2도의(a)에 도시한 바와같이 15.7KHz 수평동기신호가 입력되면, 그 입력된 수평동기신호는 미분회로(1)를 통해 제2도의 (b)에 도시한 바와같이 미분된후 비교기(OP1)를 통해 제2도의(c)에 도시한 바와같이 구형파신호로 출력되어 저항(R6)을 통해 콘덴서(C2)에 충.방전되면서 접속점(A)에 제2도의 (d)에 도시한 바와같이 톱니파신호가 출력되고, 그 출력된 신호는 비교기(OP2)의 반전입력단자(-)에 입력됨과 아울러 다이오드(D21)및 콘덴서(C21)틀 통해 정류되어 비교기(OP21)의 비반전입력단자(+)에 입력되나, 이때 15.7KHz 수평동기신호 일 경우에는 비교기(OP21)의 드레시홀드 전압(VTH)보다 높게 입력되므로 비교기(OP21)의 출력단자에는 고전위신호가 출력되고, 그 고전위신호에 의해 제너다이오드(ZD21)가 차단되므로 전원 단자(B+)의 전원이 저항(R21, R11, R12)에 의해 분할되어 비교기(OP3)의 비반전입력단자(+)에 높은 기준전압(Vc)으로 입력되는 한편, 이때 상기에서 비교기(OP2)의 반전입력단자(-)에 입력된 신호는 그의 비반전입력단자(+)에 입력되는 기준전압(VB)과 비교되어 비교기(OP2)의 출력단자에는 다시 구형파신호가 제2도의 (e)에 도시한 바와같이 출력되고, 그 출력된 신호는 저항(R10)및 콘덴서(C3)를 통해 충.방전되면서 제2도의 (f)에 도시한 바와같이 출력되어 비교기(OP3)의 반전입력단자(-)에 입력된다.When power is applied to the power supply terminal B + and a 15.7KHz horizontal synchronization signal is input as shown in FIG. 2A as in the prior art through the horizontal synchronization signal input terminal HS, the input horizontal synchronization is inputted. signal is output as a square wave signal as shown in the differential circuit of the second degree through the (1) through a comparator (OP 1) after the fine powder as shown in the second degree (b) (c) resistance (R 6 As shown in (d) of FIG. 2, the sawtooth wave signal is output to the connection point A while being charged and discharged to the capacitor C 2 , and the output signal is the inverting input terminal of the comparator OP 2 . - as soon enter a) as well as a diode (D 21) and a capacitor (C 21), the comparator (OP when, 15.7KHz the horizontal synchronizing signal, but the input to the non-inverting input terminal (+) of the rectifier is a comparator (OP 21) by the framework because higher than the input threshold voltage (VTH) of 21), the output terminal of the high potential signal of the comparator (OP 21) is output, the classic The zener diode (ZD 21) is so cut off the power supply of the power supply terminal (B +) is divided by a resistor (R 21, R 11, R 12) of the comparator (OP 3) the non-inverting input terminal (+) by the signal While a high reference voltage Vc is input, the signal input to the inverting input terminal (-) of the comparator OP 2 is compared with the reference voltage V B input to its non-inverting input terminal (+). The square wave signal is again output to the output terminal of the comparator OP 2 as shown in (e) of FIG. 2, and the output signal is charged and discharged through the resistor R 10 and the capacitor C 3 . As shown in FIG. 2 (f), the output signal is input to the inverting input terminal (-) of the comparator OP 3 .

따라서 비교기(OP3)의 반전입력단자(-)에 입력된 제2도의(g)의 신호는 비교기(OP3)에서 그의 비반전입력단자(+)에 입력된 높은 기준전압(Vc)과 비교되므로 비교기(OP3)의 출력단자에 항상 고전위신호가 출력되게 되어 수평편향부에 인가되므로 수평편향부는 15.7KHz 수평동기신호에 대한 동작을 정확히 수행하게 된다.Therefore, the inverting input terminal of the comparator (OP 3) (-) signal of the second degree (g) inputted to a comparator (OP 3) compared to the high reference voltage (Vc) input to its non-inverting input terminal (+) in Therefore, since the high potential signal is always output to the output terminal of the comparator OP 3 and applied to the horizontal deflection part, the horizontal deflection part accurately performs the operation on the 15.7 KHz horizontal synchronization signal.

그리고, 이와같은 상태에서 수평동기신호 입력단자(HS)를 통해 종래와 마찬가지로 제3도의 (a)에 도시한 바와같이 21.85KHz 수평동기신호가 입력되면, 그 입력된 수평동기신호는 미분회로(1)를 통해 제3도의(b)에 도시한 바와같이 미분된후 비교기(OP1)를 통해 제3도의(c)에 도시한 바와같이 구형파신호로 출력되어 저항(R6)을 통해 콘덴서(C2)에 충.방전되면서 접속점(A)에 제3도의 (d)에 도시한 바와같이 톱니파신호가 출력되고, 그 출력된 신호는 비교기(OP2)의 반전입력단자(-)에 입력됨과 아울러 다이오드(D21)의 비반전입력단자(+)에 입력되나, 이때 21.85KHz 수평동기신호일 경우에는 비교기(OP21)의 드레시홀드전압(VTH)보다 낮게 입력되므로 비교기(OP21)의 출력단자에는 저전위신호가 출력되고, 이에따라 전원단자(B+)의 전원이 저항(R21)을 통해 제너다이오드(ZD21)를 도통시키므로 제저다이오드(ZD21)의 제너전압이 저항(R11)(R12)에 의해 분할되어 비교기(OP3)의 비반전입력단자(+)에 낮은 기준 전압(Vc으로 입력되는 한편, 이때 상기에서 비교기(OP2)의 반전입력단자(-)에 입력된신호는 그의 비반전입력단자(+)에 입력되는 기준전압(VB과 비교되어 비교기(OP2)의 출력단자에는 다시 구형파신호가 제3도의 (e)에 도시한 바와같이 출력되고, 그 출력된 신호는 저항(R10)및 콘덴서(C3)를 통해 충.방전되면서 제3도의 (f)에 도시한 바와같이 출력되어 비교기(OP3)의 반전입력단자 (-)에 입력된다.In this state, when the 21.85 KHz horizontal synchronous signal is input through the horizontal synchronous signal input terminal HS as shown in (a) of FIG. 3, the input horizontal synchronous signal is a differential circuit (1). ), the capacitor (c through the output to a rectangular wave signal as shown in the third degree (b) one of then comparator (third degree (c via the OP 1)) derivative as shown in via a resistor (R 6) 2 ) Sawtooth signal is output to the connection point (A) as shown in (d) of FIG. 3, and the output signal is inputted to the inverting input terminal (-) of the comparator (OP 2 ). but the input to the non-inverting input terminal (+) of the diode (D 21), wherein when a horizontal sync signal, the comparator 21.85KHz (OP 21), because of the low input dressy than the threshold voltage (VTH), the comparator (OP 21) output terminal of the The low potential signal is output, and accordingly, the power supply of the power supply terminal (B + ) passes through the zener die through the resistor (R 21 ). Since the conduction of the anode ZD 21 is conducted, the zener voltage of the zener diode ZD 21 is divided by the resistors R 11 and R 12 so that the low reference voltage Vc is applied to the non-inverting input terminal (+) of the comparator OP 3 . inputted on the other hand, where the inverting input terminal of the comparator (OP 2) in (-), the signal input to is compared with its non-inverting input terminal (+) the reference voltage (V B input to the comparator (OP 2) The square wave signal is again output to the output terminal as shown in (e) of FIG. 3, and the output signal is charged and discharged through the resistor (R 10 ) and the capacitor (C 3 ), and is discharged to (f) of FIG. As shown in the figure, the signal is input to the inverting input terminal (-) of the comparator OP 3 .

따라서 비교기(OP3)의 반전입력단자(-)에 입력된 제2도의 (f)의 신호는 비교기(OP3)에서 그의 비반전입력단자(+)에 입력된 낮은 기준전압(Vc)과 비교되므로 비교기(OP3)의 출력단자에 항상 저전위신호가 출력되게 되어 수평편향부에 인가되므로 수평편향부는 21.85KHz 수평동기신호에 대한 동작을 정확히 수행하게 된다.Therefore, the comparator inverting input terminal of the (OP 3) (-) signal of the second degree (f) inputted to a comparator (OP 3) compared to the low reference voltage (Vc) input to its non-inverting input terminal (+) in Therefore, since the low potential signal is always output to the output terminal of the comparator OP 3 and is applied to the horizontal deflection part, the horizontal deflection part accurately performs the operation on the 21.85 KHz horizontal synchronization signal.

이상에서 설명한 바와같이 본 고안은 간단한 오동작 방지회로를 구성하게 입력되는 15.7KHz 및 21.85KHz 수평동기신호에 따라 모드절환시 저항과 콘덴서등에 따른 부품오차 및 순간적인 펄스나 노이즈에 의한 오동작을 방지할 수 있음은 물론 회로의 동작을 안정시켜 제품에 대한 신뢰도를 향상시킬 수 있는 효과가 있다.As described above, the present invention can prevent malfunction due to component errors and instantaneous pulse or noise when switching modes according to the 15.7KHz and 21.85KHz horizontal synchronous signals input to form a simple malfunction prevention circuit. Of course, there is an effect to improve the reliability of the product by stabilizing the operation of the circuit.

Claims (1)

미분회로(1)및 저항(R1-R12), 콘덴서(C1-C3), 비교기(OP1-OP3)로된 모드자동 절환회로에 있어서, 상기 저항(R6)및 콘덴서(C2), 비교기(OP2)의 반전입력단자(-)의 접속점을 다이오드(D21)를 통해 콘덴서(C21)및 비교기(OP21)의 비반전입력단자(+)에 접속하여 그의 출력 단자를 그의 반전입력단자(-)에 궤환접속함과 아울러 제너다이오드(ZD21)의 에노드에 접속하고, 제너다이오드(ZD21)의 캐소드 저항(R21)을 통한 전원단자(B+)와 공통으로 상기 저항(R11)을 통해 상기 비교기(OP3)의 비반전입력단자(+)에 접속하여 구성함을 특징으로 하는 모드자동 절환회로의 오동작 방지회로.In the mode automatic switching circuit comprising a differential circuit (1) and resistors (R 1 -R 12 ), capacitors (C 1 -C 3 ), and comparators (OP 1 -OP 3 ), the resistor (R 6 ) and capacitor ( C 2), a comparator (OP 2) the inverting input terminal (a -) connection point a diode (D 21) via a capacitor (C 21) and its output connected to the non-inverting input terminal (+) of the comparator (OP 21) in the The terminal is feedback-connected to its inverting input terminal (-) and connected to the anode of the zener diode (ZD 21 ) and connected to the power supply terminal (B + ) through the cathode resistor (R 21 ) of the zener diode (ZD 21 ). Commonly connected to the non-inverting input terminal (+) of the comparator (OP 3 ) through the resistor (R 11 ) configured to prevent the malfunction of the automatic mode switching circuit.
KR2019870019451U 1987-11-10 1987-11-10 Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals KR920008523Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870019451U KR920008523Y1 (en) 1987-11-10 1987-11-10 Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870019451U KR920008523Y1 (en) 1987-11-10 1987-11-10 Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals

Publications (2)

Publication Number Publication Date
KR890012007U KR890012007U (en) 1989-07-15
KR920008523Y1 true KR920008523Y1 (en) 1992-11-30

Family

ID=19269342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870019451U KR920008523Y1 (en) 1987-11-10 1987-11-10 Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals

Country Status (1)

Country Link
KR (1) KR920008523Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729209B1 (en) * 2006-06-28 2007-06-19 한국과학기술원 Transmitter with passive pre-emphasis circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729209B1 (en) * 2006-06-28 2007-06-19 한국과학기술원 Transmitter with passive pre-emphasis circuit

Also Published As

Publication number Publication date
KR890012007U (en) 1989-07-15

Similar Documents

Publication Publication Date Title
US5498985A (en) Dual comparator trigger circuit for glitch capture
DE69405168T2 (en) Capacitive sensor circuit
EP0395387A3 (en) Display drive circuit
KR920008523Y1 (en) Circuit for protecting mulfunction while choosing one of different horizontal synchronizing signals
US4491870A (en) Digital sync separator
US5051608A (en) Circuit arrangement for supplying a periodic, substantially parabolic signal
KR880010603A (en) Line Synchronization Circuit of Image Display Device
US3987371A (en) Circuit arrangement including a synchronized oscillator that is stable with respect to temperature and voltage variations
US4034240A (en) Sine-to-square wave converter
JPS5514706A (en) Reception detector circuit
KR920010030B1 (en) Circuit for producing clamp pulse
DE19542989B4 (en) Arrangement for detecting wire breaks and / or wire short circuits in a semiconductor circuit
JPS6451871A (en) Synchronization detector
KR900002812B1 (en) Frequency distinguishig circuit for horizanfal synchronizing signal
KR850002776Y1 (en) Horizontal driving circuit
KR950000150Y1 (en) Vertical oscillation circuit for monitor
JPH0441660Y2 (en)
CA1229673A (en) Object detector
JPS57113772A (en) Detecting circuit for trouble of rectifying diode
JPS6221372A (en) Amplitude control circuit for vertical period signal
JPS5678281A (en) Signal processing circuit
JPS5485660A (en) Unlock signal detection circuit of pll
JPS5468677A (en) Pulse discrimination circuit
JPH01148066A (en) Switching regulator controlling ic
JPS54105583A (en) Peak detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee