KR920008319B1 - 페이징 시스템의 디.티.엠.에프(dtmf)신호 수신 에러 검출회로 - Google Patents

Abstract

내용 없음.

Description

페이징 시스템의 디. 티. 엠. 에프(DTMF)신호 수신 에러 검출회로

제1도는 종래의 블럭 구성도.

제2도는 본 발명에 따른 블럭 구성도.

제3도는 제2도의 일실시예의 구체 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 마이크로 프로세서 20 : DTMF신호 검출부

30 : DTMF신호 변환부 40 : 비교부

31 : 신호 입력부 33 : 반파 정형부

35 : 구형파 출력부 37 : 버퍼부

39 : 정류부 42 : 제1D플립플롭

44 : 제2D플립플롭 46 : 수신 에러 표시부

C1-C4 : 캐패시터 R1-R9 : 저항

D1-D2 : 다이오드 OP1 : OP앰프

B1-B2 : 인버터 LED1 : 발광다이오드

본 발명은 페이징(Paging) 시스템(System)의 DTMF(Dual Tone Multi Frequency)신호 수신 에러(Error) 검출회로에 관한 것으로, 특히 사설교환기에 연결되는 페이징 시스템에 있어서 노이즈 등에 의해 DTMF신호 수신 에러 발생시 에러를 검출하는 회로에 관한 것이다.

일반적으로 사설교환기에 연결되는 페이징 시스템은 일정지역에 있는 페이징 가입자들을 호출할 수 있는 시스템을 말한다. 즉 가입자가 전화기를 통해 페이징 번호를 다이얼링하면, 사설교환기는 페이징 시스템과 전화기를 연결하여 페이징 번호를 출력하며, 페이징 시스템은 수신된 페이징 번호를 코딩하여 RF(Radio Frequency)신호로 송출하게 되는 것이다.

제1도는 종래의 블럭 구성도로서, 시스템을 제어하는 마이크로 프로세서(1)와, 사설교환기(도시하지 않았음)를 통하여 입력되는 페이징 번호가 다이얼(Dial) 펄스(Pulse)로서 입력될때 이를 검출하는 루프(Loop)점유 검출 및 다이얼 펄스를 검출하여 상기 마이크로 프로세서(1)에 출력하는 루프 점유 및 다이얼 펄스 검출부(2)와, DTMF수신기로 구성되어 상기 페이징 번호가 DTMF신호로서 입력될때 이를 검출하고 코딩(Coding)하여 상기 마이크로 프로세서(1)에 출력하는 DTMF신호 검출부(3)로 구성된다.

상기 제1도에서 사설교환기를 통하여 DTMF신호가 페이징 번호로서 입력되면, DTMF신호검출부(3)는 입력되는 DTMF신호를 검출하고 코딩하여 마이크로 프로세서(1)에 출력한다.

한편 상기 마이크로 프로세서(1)는 입력되는 DTMF신호의 디지트(Dight)가 정하여진 수만큼 수신되었을 때는 상기 DTMF신호검출부(3)에서 코딩되어 출력되는 신호에 의해 정상적인 신호 처리를 하지만, 노이즈등의 원인으로 DTMF신호중 1개의 디지트를 정상적으로 수신하지 못하였을때는 입력되지 않은 것으로 간주한다. 그러므로 상기 마이크로 프로세서(1)는 계속하여 1개의 DTMF신호 디지트 수신 준비 상태로 계속 유지되며 일정한 시간내에 DTMF신호가 들어오지 않았을때 신호 처리를 중단한다.

상기한 바와 같이 종래의 DTMF신호 수신 회로는 DTMF신호 수신시 노이즈 등의 원인에 의한 에러 발생을 감지하는 기능이 없어서, 수신 에러 발생시에도 정상적으로 신호 처리를 수행함에 따라 데이타의 값이 변하게 되고 오동작을 유발하게 되는 문제점이 있었다.

즉, DTMF신호 1, 2, 3, 4를 수신하는 경우에 디지트 3을 정상적으로 수신하지 못했을때는 1, 2, 4로 수신한 것으로 판단하게 된다. 그러므로 디지트 3의 수신 에러에 의한 데이타 값의 변화로 인해 오동작이 발생된다.

따라서 본 발명의 목적은 사설교환기와 연결되는 페이징 시스템의 DTMF신호 수신회로에 있어서, DTMF신호가 정상적으로 수신되지 않았을 때 수신 에러를 신속히 검출하고 감지할 수 있는 에러 검출회로를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 DTMF신호 수신 에러 검출회로의 블럭 구성도로서, 시스템을 제어하는 마이크로 프로세서(10)와, DTMF수신기로 구성되어 사설교환기(도시하지 않았음)을 통하여 입력되는 페이징 번호가 DTMF신호로써 입력될때 이를 검출하고 코딩하여 상기 마이크로 프로세서(10)에 출력하며 DTMF신호가 수신됨을 나타내는 데이타 출력 인에이블(Enable)신호를 출력하는 DTMF신호 검출부(20)와, 입력되는 DTMF신호를 TTL레벨(level) ＂하이＂상태로 변환하여 출력하는 DTMF신호 변환부(30)와, 상기 DTMF신호 검출부(20)의 데이타 출력 인에이블 신호와 DTMF신호 변환부의 출력을 입력하여 비교함으로써 수신 에러 검출신호를 출력하는 비교부(40)로 구성된다.

상기 제2도의 구성중 사설교환기를 통하여 페이징 번호로서 DTMF신호가 입력되면, DTMF신호 검출부(20)는 이를 코딩하여 마이크로 프로세서(10)로 출력한다. 그리고 상기 DTMF신호 검출부(20)는 DTMF신호가 입력됨을 나타내는 데이타 출력 인에이블 신호를 ＂하이＂로 출력한다.

또한 DTMF신호 변환부(30)는 상기 DTMF신호를 정류하여 ＂하이＂상태로 출력한다. 그러므로 데이타 출력 인에이블 신호 ＂하이＂와 상기 DTMF신호 변환부(30)의 출력 ＂하이＂를 입력하여 비교하여 수신 에러 검출신호를 ＂하이＂로 출력한다. 그러므로 상기 마이크로 프로세서(10)는 DTMF신호 수신 상태가 정상임을 감지하고 정상적인 동작을 한다. 그러나 상기 DTMF신호 검출부(20)에서 노이즈 등의 원인으로 DTMF신호를 검출하지 못하여 출력 데이타 인에이블 신호를 ＂로우＂로 출력하면, 상기 비교부(40)는 상기 데이타 출력 인에이블신호 ＂로우＂와 DTMF신호 변환부(30)의 출력 ＂하이＂를 입력하여 비교하여 수신 에러 검출신호를 ＂로우＂로 출력하고 수신 에러 상태임을 표시한다. 그러므로 상기 마이크로 프로세서(10)는 DTMF신호 수신 에러가 발생하였음을 감지하고 신호 처리를 중단한다.

제3도는 상기 제2도의 일실시예의 구체회로도로서, 마이크로 프로세서(10)와 DTMF신호 검출부(20)와 DTMF신호 변환부(30)와 비교부(40)로 구성된다.

상기 제3도의 구성중 DTMF신호 변환부(30)는 입력되는 DTMF신호(Si)의 직류 성분을 제거하고 임피던스(Impedance) 매칭(Matchhoing)을 하는 신호 입력부(31)와, 상기 신호 입력부(31)의 출력을 반파정형하는 반파정형부(33)와, 상기 반파정형부(33)에서 반파 정형된 신호를 입력하여 자기 바이어스 증폭회로에 의해 구형파를 출력하는 구형파 출력부(35)와, 상기 구형파 발생부(35)의 출력을 임피던스 매칭을 위해 버퍼링(Buffering)하는 버퍼부(37)와, 상기 버퍼부(37)에서 버퍼된 구형파를 직류로 정류하는 정류부(39)로 구성된다.

비교부(40)는 프리세트단(R1) 및 클리어단(CL1)이 전원전압(Vcc)에 접속되고 상기 정류부(39)에서 정류된 직류 전압레벨을 입력단(D1)으로 입력하여 제1클럭신호(CLK1)에 의해 출력단(Q1)으로 출력하는 제1D플립플롭(42)고, 클리어단(CL2)이 전원전압(Vcc)에 접속되고 상기 제1D플립플롭(42)의 출력단(Q1)의 출력을 프리세트단(PR2)에 입력하며 상기 DTMF신호 검출부(20)의 데이타 출력 인에이블 신호를 입력단(D2)로 입력하여, 제2클럭신호(CLK2)에 의해 출력단(Q2)으로 수신 에러 검출신호를 출력하여 반전 출력단

으로 상기 수신에러 신호의 반전된 신호를 출력하는 제2D플립플롭(44)과, 상기 제2D플립플롭(44)의 반전 출력단

에 애노드가 접속된 발광 다이오드(LED1)와 상기 발광 다이오드(LED1)의 캐소드와 접지 사이에 접속되는 전류 제한 저항(R9)으로 이루어져 발광 다이오드(LED1)를 발광시킴으로써 수신 에러 상태를 표시하는 수신에러 표시부(46)로 구성된다.

또한 상기 DTMF신호 변환부(30)의 구성중 신호 입력부(31)는 신호 입력측에 접속되어 입력되는 DTMF신호의 직류 성분을 제거하는 캐패시터(C1)와, 상기 캐패시터(C1)에 접속된 저항(R1)을 통하여 입력되는 DTMF신호를 반전단(-)에 입력하고 비반전단(+)에 기준전압(Vref)을 입력하는 OP앰프(OP1) 및 저항(R2)로 이루어진 반전증폭단으로 구성된다.

반파정형부(33)는 상기 OP앰프(OP1)의 출력을 반파 정형하는 캐패시터(C2)와 다이오드(D1-D2) 및 저항(R3)으로 구성된다. 구형파 발생부(35)는 상기 다이오드(D2)의 캐소드에 접속되는 캐패시터(C3)와 저항(R4-R6) 및 트랜지스터(Q1)로 이루어진 자기 바이어스 증폭회로로 구성되어 반파 정형된 신호를 입력하여 구형파를 출력시킨다. 버퍼부(37)는 상기 트랜지스터(Q1)의 콜렉터로 부터 출력되는 구형파를 반전시키는 인버터(B1)와, 상기 인버터(B1)의 출력을 다시 반전시켜 구형파를 재생시키는 인버터(B2)로 구성된다.

이하 본 발명에 따른 제3도의 동작예를 상세히 설명한다.

지금 사설교환기(도시하지 않았음)를 통하여 DTMF신호(Si)가 입력되면, DTMF신호 검출부(20)는 상기 DTMF신호(Si)를 입력하여 코딩하여 마이크로 프로세서(10)에 출력하고 데이타 출력 인에이블 신호를 ＂하이＂로 출력하여 DTMF신호가 입력됨을 나타낸다.

또한 상기 DTMF신호(Si)는 신호 입력부(31)의 캐패시터(C1)에 의해 직류 성분이 제거되고 저항(R1)을 통하여 OP앰프(OP1)의 반전단(-)에 입력된다. 그리고 상기 OP앰프(OP1)에서 반전되어 출력되는 신호를 다이오드(D1-D2)와 캐패시터(C2) 및 저항(R3)으로서 반파 정형되어 캐패시터(C3)를 통하여 트랜지스터(Q1)의 베이스에 입력된다. 그러므로 상기 트랜지스터(Q1)의 콜렉터에서는 구형파가 출력되어 인버터(B1)에 의해 반전된다.

또한 인버터(B1)의 출력은 인버터(B2)에 의해 다시 반전되므로 상기 트랜지스터(Q1)의 콜렉터에서 출력된 구형파가 재생된다. 이때 상기 인버터(B1-B2)는 임피던스 매칭용이다. 그리고 상기 인버터(B2)에 의해 재생된 구형파는 정류부(39)의 저항(R7-R8)과 캐패시터(C4)로서 직류로 정류되어 TTL레벨 ＂하이＂가 출력된다.

한편 프리세트단(PR1)과 클리어단(CL1)에 전원전압(Vcc)이 인가되는 제1D플립플롭(42)은 상기 정류부(39)의 출력 ＂하이＂를 입력단(D1)에 입력하여 소정의 제1클럭 발생회로로 부터 클럭단(CP1)에 입력되는 제1클럭신호(CLK1)에 의해 출력단(Q1)으로 ＂하이＂를 출력한다. 이때 상기 클럭신호(CLK1)는 신호 주파수에 크게 제한을 가질 필요가 없는 외부의 일정한 클럭신호를 이용하면 되며, 상기 클럭신호(CLK1)는 DTMF신호를 직류로 정류하는데 소요되는 시간과 DTMF신호 검출부(20)의 DTMF수신기의 데이타 출력 인에이블 신호와 비교할때 필요한 시간상의 동기를 제공하는 역할을 한다.

또한 클리어단(CL2)에 전원전압(Vcc)이 인가되는 제2D플립플롭(44)은 상기 제1D플립플롭(42)의 출력 ＂하이＂를 프레시트단(PR2)에 입력하고 데이타 출력 인에이블 신호를 입력단(D2)에 입력하여 소정의 제2클럭 발생회로로 부터 클럭단(CP2)에 입력되는 제2클럭신호(CLK2)에 의해 세트된다. 그러므로 상기 제2D플립플롭(44)의 출력단(Q2)의 상태인 수신 에러 검출신호는 ＂하이＂가 되어 마이크로 프로세서(10)에 입력된다.

따라서 상기 마이크로 프로세서(10)는 DTMF수신 상태가 정상임을 인지하고 정상적인 동작을 한다. 이때 상기 제2D플립플롭(44)의 반전출력단

의 출력은 ＂로우＂가 되므로 수신에러 표시부(46)의 발광 다이오드(LED1)는 ＂오프＂된다.

한편 DTMF신호가 입력되었으나 노이즈 등이 원인으로 인하여 상기 DTMF신호 검출부(20)에서 DTMF신호를 검출하지 못하면, 상기 DTMF신호 검출부(20)의 데이타 출력 인에이블 신호는 ＂로우＂가 된다. 그리고 DTMF신호가 입력되었으므로 상기 DTMF신호 변환부(30)의 출력은 ＂하이＂가 된다.

그러므로 제2D플립플롭(44)은 입력단(D2)으로 상기 데이타 출력 인에이블 신호 ＂로우＂를 입력하여 제2클럭신호(CLK2)에 의해 리세트되어 출력단

의 상태인 수신 에러 검출신호가 ＂로우＂가 되어 마이크로 프로세서(10)에 입력된다. 따라서 상기 마이크로 프로세서(10)는 DTMF수신 에러가 발생하였음을 감지하고 신호 처리를 즉시 중단하며 가입자에게 수신 에러를 알 수 있도록 소정의 톤(Tone)을 공급한다. 이때 상기 제2D플립플롭(44)의 반전 출력단

의 출력이 ＂하이＂가 되므로 수신 에러 표시부(46)의 발광 다이오드(LED1)가 ＂온＂되어 발광함으로써 수신 에러 발생을 표시하게 된다.

상술한 바와 같이 본 발명은 사설교환기에 연결되는 페이징 시스템의 DTMF수신 회로에 있어서, 노이즈 등에 의한 DTMF신호 수신 에러 발생시 이를 즉시 검출하여 회로로서 수신 에러 발생시 신호 처리를 즉시 중단함으로써 오동작을 방지할 수 있다. 또한 수신 에러 발생시 수신 에러 상태가 발생하였음을 표시할 수 있는 이점이 있다.

Claims (7)

1. 페이징 시스템의 DTMF신호 수신회로에 있어서, 시스템을 제어하는 마이크로 프로세서(10)와, DTMF수신기로 구성되어 사설교환기를 통하여 입력되는 페이징 번호가 DTMF신호로써 입력될 때 이를 검출하고 코딩하여 상기 마이크로 프로세서(10)에 출력하며 DTMF신호가 수신됨을 나타내는 데이타 출력 인에이블(Enable)신호를 출력하는 DTMF신호 검출부(20)와, 입력되는 DTMF신호를 TTL레벨(level) ＂하이＂상태로 변환하여 출력하는 DTMF신호 변환부(30)와, 상기 DTMF신호 검출부(20)의 데이타 출력 인에이블 신호와 DTMF신호 변환부의 출력을 입력하여 비교함으로써 수신 에러 검출신호를 출력하는 비교부(40)로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
2. 제1항에 있어서, DTMF신호 변환부(30)가 입력되는 DTMF신호의 직류 성분을 제거하고 임피던스(Impedance) 매칭(Matching)을 하는 신호 입력부(31)와, 상기 신호 입력부(31)의 출력을 반파정형하는 반파정형부(33)와, 상기 반파정형부(33)에서 반파 정형된 신호를 입력하여 자기 바이어스 증폭회로에 의해 구형파를 출력하는 구형파 출력부(35)와, 상기 구형파 발생부(35)의 출력을 임피던스 매칭을 위해 버퍼링(Buffering)하는 버퍼부(37)와, 상기 버퍼부(37)에서 버퍼된 구형파를 직류로 정류하는 정류부(39)로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
3. 제1항에 있어서, 비교부(40)는 프리세트단(RP1) 및 클리어단(CL1)이 전원전압(Vcc)에 접속되고 상기 정류부(39)에서 정류된 직류 전압 레벨을 입력단(D1)으로 입력하여 제1클럭신호에 의해 출력단(Q1)으로 출력하는 제1D플립플롭(42)과, 클리어단(CL2)이 전원전압(Vcc)에 접속되고 상기 제1D플립플롭(42)의 출력단(Q1)의 출력을 프리세트단(RP2)에 입력하며 상기 DTMF신호 검출부(20)의 데이타 출력 인에이블 신호를 입력단(D2)로 입력하여, 제2클럭신호에 의해 출력단(Q2)으로 수신 에러 검출신호를 출력하여 반전 출력단

   

   으로 상기 수신 에러 신호의 반전된 신호를 출력하는 제2D플립플롭(44)과, 상기 제2D플립플롭(44)의 반전 출력단

   

   에 에노드가 접속된 발광 다이오드(LED1)와 상기 발광 다이오드(LED1)의 캐소드와 접지 사이에 접속되는 전류 제한 저항(R9)으로 이루어져 발광 다이오드(LED1)를 발광시킴으로써 수신 에러 상태를 표시하는 수신 에러 표시부(46)로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
4. 제2항에 있어서, 신호 입력부(31)가 신호 입력측에 접속되어 입력되는 DTMF신호의 직류 성분을 제거하는 캐패시터(C1)와, 상기 캐패시터(C1)에 접속된 저항(R1)을 통하여 입력되는 DTMF신호를 반전단(-)에 입력하고 비반전단(+)에 기준전압(Vref)을 입력하는 OP앰프(OP1) 및 저항(R2)로 이루어진 반전증폭단으로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
5. 제2항에 있어서, 반파정형부(33)는 상기 OP앰프(OP1)의 출력을 반파 정형하는 캐패시터(C2)와 다이오드(D1-D2) 및 저항(R3)으로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
6. 제2항에 있어서, 구형파 발생부(35)가 상기 다이오드(D2)의 캐소드에 접속되는 캐패시터(C3)와 저항(R4-R6) 및 트랜지스터(Q1)로 이루어진 자기 바이어스 증폭회로로 구성되어 반파 정형된 신호를 입력하여 구형파를 출력시킴을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.
7. 제2항에 있어서, 버퍼부(37)가 상기 트랜지스터(Q1)의 콜렉터로 부터 출력되는 구형파를 발전시키는 인버터(B1)와, 상기 인버터(B1)의 출력을 다시 반전시켜 구형파를 재생시키는 인버터(B2)로 구성됨을 특징으로 하는 페이징 시스템의 DTMF신호 수신 에러 검출회로.

Images