KR920008261Y1

KR920008261Y1 - Ccd 카메라용 칼라신호 합성회로

Info

Publication number: KR920008261Y1
Application number: KR2019890020543U
Authority: KR
Inventors: 이종필
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1989-12-29
Filing date: 1989-12-29
Publication date: 1992-11-14
Also published as: KR910013422U

Abstract

내용 없음.

Description

CCD 카메라용 칼라신호 합성회로

제1도는 본 고안에 따른 CCD 카메라용 칼라신호 합성회로의 상세한 실시예시도.

제2도는 본 고안에 따른 CCD 카메라용 칼라신호 합성회로의 각 구성요소에서 입출력되는 파형을 도시한 파형선도.

* 도면의 주요부분에 대한 부호의 설명

10 : 센서부 20 : 샘플/홀드부

30 : 제1스위칭부 40 : 조합부

50 : 제2스위칭부 60 : 구동부

70 : 신호처리부

본 고안은 FT(frame transfer)방식의 CCD(charge coupled device)를 채용한 비디오 카메라에 있어서 FT형 CCD에서 출력되는 시안(Cyan), 엘로우(Yellow) 그리고 그린(Green)신호를 시분할다중화하는 칼라신호합성회로에 관한 것이다.

일반적으로 비데오 카메라는 피사체가 정지하고 있어도 그의 이미지를 포착할 수 있는 2차원의 이미지센서(에어리어 센서라고도 함)를 채용하고 있다. 이러한 이미지 센서는 광을 전기신호로 변환하는 광전변환부의 형태와 광전변환된 신호를 전송하는 방식에 따라 크게 인터라인형(Inter-line) CCD, MOS형(Metal Oxide Semiconductor) CCD 그리고 FT형(Frame transfer) CCD로 분류된다.

먼저 인터라인형 CCD는 세로방향으로 광도전셀(cell)이 배열된 광전변환부와 마찬가지로 세로방향으로 쉬프트 레지스터(SHIFT REGISTER)가 배열된 전송부를 1대1롤 대응되도록 구성하고 광전변환부에서의 광전변환된 신호를 일시에 전송부로 전송하고 전송부에서는 수평방향의 1라인씩 차례로 독출하여 외부로 전송하게 된다. MOS형 CCD에서는 2차원평면상에 배치된 광도전셀에서의 신호를 X-Y 스위치 매트릭스에 의해 순차적으로 어드레스를 지정하여 독출해낸다. 그리고 FT형 CCD는 2차원 평면상에 배치된 광도전셀을 갖는 광전변환부에 대응하여 2차원 평면상에 재치된 쉬프트 레지스터를 갖는 전송부를 설치하고 광전변환부에서의 광전변환된 신호를 일시에 전송부로 전송하고 전송부에서는 수평방향으로 1라인씩 순차적으로 독출하여 외부로 전송한다.

인터라인형 CCD는 CCD 자체에서 칼라신호가 합성되어 출력되므로 신호처리가 간단하게 실행될 수 있다. MOS형 CCD는 신호판독선이 가늘어도 되기 때문에 수광부를 크게 형성할 수 있고 X-Y스위치 매트릭스에 의한 신호판독시 여러가지의 방법을 생각할 수 있으므로 칼라화에 대응하기 쉽다. 그리고 FT형 CCD는 광전변환을 실행하는 수광부와 신호를 판독하는 축적부가 분리된 상태로 배치되어 있기 때문에 수광소자의 유효면적을 크게 형성할 수 있으므로 감도가 향상되며 구성이 단순하여 고해상도가 용이해지는 반면 별도의 칼라합성회로가 필요하게 되는 문제점이 있다. 또한 CCD에서 출력되는 신호를 처리하여 의도 및 색신호를 발생하는 신호처리 IC는 시분할된 칼라합성신호가 입력되는 하나의 입력단자를 구비하므로 FT형 CCD의 츨력과 신호처리 IC의 입력을 인터페이스(interface)하기 위한 회로가 필요하다.

따라서 상기의 문제점을 해결하기 위하여 본 고안은 FT형 CCD에서의 출력신호를 시분할합성하여 신호처리회로에 제공하기 위한 칼라신호 합성회로를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 고안은 FT형 CCD에서 출력되는 시안, 황색 그리고 녹색신호를 각각샘플 ＆ 홀드하기 위한 샘플/홀드부; 샘플/홀드부에서의 샘플 ＆ 홀드된 시안, 황색 그리고 녹색신호를 각각 스위칭하여 출력신호로 제공하는 3조의 스위치를 갖는 스위칭부 ; 상기 스위칭부를 제어하는 조합부를 구비하는 것을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.

제1도는 본 고안에 의한 칼라신호 합성회로의 상세한 회로도이다. 제1도에 있어서 FT형 CCD(10)는 샘플/홀드부(20)를 통하여 제2스위칭부(50)에 접속된다. 제2스위칭부(50)는 구동부(60)을 통하여 신호처리부(70)에 접속되고 신호처리부(70)는 휘도 및 색신호를 출력한다.

한편, 제1스위칭부(30)는 조합부(40)와 신호처리부(70)에 접속된다. 제어부(40)는 상기 제2스위칭부(50)의 제어단자에 접속된다.

샘플/홀드부(20)는 FT형 CCD에서 출력되는 시안, 황색 그리고 녹색신호를 각각 샘플 ＆ 홀드하는 3조의 샘플 ＆ 홀드기(도시되지 않음)를 구비한다.

제2스위칭부(50)는 샘플/홀드부(20)에 의해 샘플 ＆ 홀드된 시안, 황색 그리고 녹색신호를 각각 스위칭하는 3개의 스위치(A, B, C)와 블랭킹전위 발생기(도시되지 않음)에서의 블랭킹전압신호를 스위칭하는 스위치(D)를 구비하며 각 스위치의 출력은 공통으로 접속된다.

조합부(40)는 제2스위칭부(50)의 스위치(A,B,C)를 순차적으로 스위칭하기 위한 제어신호를 발생하는 4개의 D플립플롭(DFlip-Flop)을 구비한다. 제1D플립플롭(F/F1)의 정의 출력단자는 제1스위치(A)의 제어단자에 접속됨과 동시에 제2D플립플롭(F/F2)의 입력단자에 접속된다. 제2D플립플롭(F/F2)의 정의 출력단자는 제2스위치(B)의 제어단자에 접속됨과 동시에 제3D플립플롭(F/F3)의 입력단자에 접속된다. 제3D플립플롭(F/F3)의 정의 출력단자는 제3스위치(C)의 제어단자에 접속된다. 한편 제2D플립플롭(F/F2)의 부의 출력단자는 제4D플립플롭(F/F4)의 입력단자에 접속되고 제4D플립플롭(F/F4)의 부의 출력단자는 제1D플립플롭(F/F1)의 입력단자에 접속된다.

제1도의 동작을 상세히 설명한다. FT형 CCD를 포함하는 센서부(10)에서 출력되는 시안, 황색 그리고 녹색신호는 샘플/홀드부(20)를 통하여 제2스위칭부(50)의 스위치(A,B,C)에 인가된다. 한편 제4스위치(D)에는 블랭킹전위신호 V_BLACK가 인가된다· 제4스위치⑴ 의 제어단자에는 수명드라이브펄스 HD가 인가되어 있다. 이 수명드라이브펄스 HD는 1수평주사기간의 주기와 수평블랭킹기간에 해당하는 펄스폭을 갖는 정방향의 펄스이다.

수평블랭킹기간에 있어서 제4스위치(D)가 도통되어 블랭킹전위신호 V_BLACK가 구동부(60)의 버퍼트랜지스터(Q5)를 통하여 신호처리부(70)으로 출력된다. 수평블랭킹기간 이외의 기간동안에는 스위치(A, B, C)의 동작에 의하여 샘플/홀드부(20)에서의 시안, 황색 그리고 녹색의 신호를 시분할다중한 신호 V_MUX가 형성되어 구동부(60)을 통하여 신호처리부(70)에 공급된다.

제1스위칭부(30) 에는 클럭발생부(도시되지 않음)로부터의 3개의 클럭신호(RG1. RG2, RG3)가 인가되어 있다. 이들 클럭신호는 5MHz의 주파수와 33uS의 펄스폭을 갖는 정방향의 펄스로서 제2도에 보여지는 바와 같이 각각 66uS씩 쉬프트되어 있다. 이들 클럭신호는 신호처리부(70)에 인가되어 신호처리부(70)의 동작을 제어함과 동시에 스위칭 트랜지스터(Q1, Q2, Q3)에 의해 반전되고 합성되어져 제2도에 보여지는 RG-CLOCK 신호로 형성된다. 이 RG-CLOCK 신호는 조합부(40)의 제1D플립플롭(F/F1)의 클럭입력단자에 인가된다.

조합부(40)은 제1스위칭부(30)에서의 RG-CLOCK 신호에 의해 구동되어 제2스위칭부(50)의 스위치(A,B,C)를 제어하는 신호(MUX_Cy, MUX_Ye, MUX_G)를 발생한다. D플립플롭은 D단자에 입력된 신호를 클럭에 동기하여 그대로 출력한다. 즉 클럭의 상승시에 D입력이 "H" 이면 "H"를, "L"이면 "L"을 출력한다.

제2도에 조합부(40)에서 발생되는 제어신호(MUX_Cy, MUX_Ye, MUX_G)와 제어신호에 의해 제2스위칭부(50)에서 출력되는 합성된 칼라신호의 파형을 보인다. 제2스위칭부(50)에서 출력되는 합성된 칼라신호는5MHz의 주기로 시안, 황색 그리고 녹색신호가 순차적으로 반복되어 있다. 이 합성된 칼라신호는 구동부(60)을 통하여 신호처리부(70)에 인가되어 휘도(Y) 및 색신호(R,G,B)로 형성되어 출력되게 된다.

조합부(40)에 있어서 제1D플립플롭(F/F1)의 클리어단자에는 제1스위칭부(30)의 스위칭 트랜지스터(Q4)를 통하여 반전된 수평드라이브펄스가 인가된다. 따라서 수평블랭킹기간동안에는 조합부(40)의 동작이 리세트(reset)되므로 제2스위칭부(50)에서는 합성된 칼라신호가 발생되지 않는다.

또한 본 고안의 동작에 있어서 합성된 칼라신호의 시안, 황색, 녹색신호의 순환주기를 T라 할 때 조합부(40)의 클럭입력 RK-CLOCK의 주기 T_RK와 듀티비는 T_RK=3T, 듀티비=50%인 관계를 만족하여야 한다.

상술한 바와 같이 본 고안은 FT형 CCD를 채용한 비데오 카메라에 있어서 FT형 CCD에서 출력되는 시안,황색 그리고 녹색신호를 순차적으로 시분할다중하여 출력함으로써 신호처리부와 매칭될 수 있도록 한다.

Claims

프레임 트랜스퍼(FT)형의 CCD를 채용한 비데오 카메라에 있어서, 상기 FT형 CCD에서 출력되는 시안,황색 그리고 녹색신호를 각각 샘플 ＆ 홀드하기 위한 샘플/홀드부(20); 샘플/홀드부에서의 샘플 ＆ 홀드된 시안, 황색 그리고 녹색신호를 각각 스위칭출력하는 스위치(A B, C)를 포함하는 스위칭부(50); 정의 출력단자는 상기 제1스위치(A)의 제어단자에 접속되는 제1D플립플롭(F/F1), D입력단자는 상기 제1D플립플롭(F/F1)의 정의 출력단자에 접속되고 정의 출력단자는 상기 제2스위치(B)의 제어단자에 접속되는 제2D플립플롭(F/F2)의 정의 출력단자에 접속되고 정의 출력단자는 상기 제3스위치(C)의 제어단자에 접속되는 제3D플립플롭(F/F3), D입력단자는 상기 제2D플립플롭(F/F2)의 부의 출력단자에 접속되고 부의 출력단자는 상기 제1D플립플롭(F/F1)의 D입력단자에 접속되는 제4D플립플롭(F/F4)를 구비하여 상기 스위칭부(50)를 제어하는 조합부(40)를 포함하여 상기 FT형 CCD에서 출력되는 시안, 황색, 녹색신호를 시분할다중하도록 하는 칼라신호 합성회로.
상기 1항에 있어서, 상기 시분할다중된 칼라신호의 시안, 황색, 녹색신호의 순환주기를 T 그리고 상기조합부(40)의 클럭입력 RK-CLOCK의 주기를 T_RK=3T 이고 RK-CLOCK의 듀티비는 50%인 것을 만족하는 칼라신호 합성회로.
상기 1항에 있어서, 상기 조합부(40)의 제1D플립플롭(F/F1)의 클리어단자에는 수평블랭킹펄스를 입력하여 수평블랭킹기간동안에는 상기 조합부(40)의 동작을 리세트시키는 것을 특징으로하는 칼라신호 합성회로.
상기 2항에 있어서, 상기 제2스위칭부(50)는 블랭킹전위신호를 스위칭하는 제4스위치(D)를 더 구비하고 수평블랭킹기간동안에는 상기 블랭킹전위신호를 출력하도록 하는 것을 특징으로 하는 칼라신호 합성회로.