KR920007697Y1 - 고전압안정화 회로 - Google Patents

고전압안정화 회로 Download PDF

Info

Publication number
KR920007697Y1
KR920007697Y1 KR2019900001228U KR900001228U KR920007697Y1 KR 920007697 Y1 KR920007697 Y1 KR 920007697Y1 KR 2019900001228 U KR2019900001228 U KR 2019900001228U KR 900001228 U KR900001228 U KR 900001228U KR 920007697 Y1 KR920007697 Y1 KR 920007697Y1
Authority
KR
South Korea
Prior art keywords
transistor
high voltage
resistor
voltage
circuit
Prior art date
Application number
KR2019900001228U
Other languages
English (en)
Other versions
KR910016035U (ko
Inventor
김세영
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019900001228U priority Critical patent/KR920007697Y1/ko
Publication of KR910016035U publication Critical patent/KR910016035U/ko
Application granted granted Critical
Publication of KR920007697Y1 publication Critical patent/KR920007697Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

고전압안정화 회로
제1도는 종래의 모니터내의 플라이백트랜스를 나타낸 회로도.
제2도는 이 고안에 따른 고압안정화 회로이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평출력회로부 2 : 전원회로부
3 : 감지회로부 4 : 스위칭부
5 : 전원공급회로부 D1 : 다이오드
ZD1 : 제너다이오드 R1∼R4 : 저항
VR1 : 가변저항 B+ : 전원입력단자
C+ : 전원출력단자 FBT : 플라이백트랜스
RHV : 고압분배용저항 C1-C3 : 콘덴서
이 고안은 TV 등의 모니터에 안정된 전원을 공급하는 장치에 관한 것으로서, 더욱 상세하게는 모니터의 플라이백트랜스에 유기되는 고전압에 의한 손상으로부터 내부회로를 보호할 수 있는 고압 안정화 회로에 관한 것이다.
TV 등의 모니터에 사용되는 음극선관(CRT)에는 높은 고전압을 얻기 위하여 플라이백트랜스(FBT)의 2차측을 통하여 제1도와 같이 고전압이 공급되게 하고 있다. 즉, 수평출력회로부(1)에서 인가되는 수평출력신호 및 전원회로부(2)에서 인가되는 전원을 유기하는 플라이백트랜스(FBT)는 음극선관(CRT)에 높은 전압을 인가하는 한편, 모니터등에서 음극선관(CRT)외의 전원을 필요로하는 기타회로부에 중압, 저압등의 전원을 인가하도록 구성되어 있다.
이와 같이 구성된 종래의 정전압회로는 플라이백트랜스(FBT)의 2차측 권선에 유기되는 높은 전압이 음극선관(CRT)에 인가되거나, 모니터의 기타회로부에 필요한 전압이 인가되게 구성되어 있다.
음극선관(CRT)에 인가되는 고전압의 안정화는 정전압회로를 구성하여 일정한 전압을 공급하였다. 그런데 플라이백트랜스(FBT)의 2차축 권선에는 고전압 출력단 뿐만 아니라 기타전압 출력단과도 연결되어 있어서 고전압의 변화를 제어하는데는 어려움이 많았다.
그 이유는 음극선관(CRT) 이외의 기타회로부에 사용되는 전압이 음극선관(CRT)에 유기되는 경우가 있어 상당한 오차가 발생되고, 수평출력회로부(1)로부터 출력된 수평출력신호가 과도하게 인가되는 경우, 과도한 출력신호가 기타회로부에 유기되어 기타회로부를 파손할 우려가 있다.
수평출력회로부(1)의 과도한 출력신호로부터 기타회로부를 보호할 수 있는 별도의 회로 구성이 없기 때문에 전원회로부(2)에서 입력 전압을 제어하는 방법밖에는 달리 없어 전원회로부(2)의 회로구성이 복잡하여지는 문제점이 있다.
이 고안은 이러한 문제점을 해결하기 위한 것으로, 그의 목적은 플라이백트랜스에 과도한 고전압이 유기될때 기타회로부에 상기 고전압이 유기되는 것을 방지할 수 있는 고압안정화 회로를 제공하는 데 있다.
이러한 목적을 달성하기 위한 이 고안은, 플라이백트랜스의 2차측 권선에 연결되어 상기 플라이백트랜스의 과도한 고전압을 감지하는 감지회로부와, 상기 감지회로부에 연결되어 이 감지회로부에 의해 감지된 신호에따라 스위칭 동작을 하는 스위칭부와, 상기 스위칭부의 후단에 연결되어 상기 스위칭부의 스위칭 동작에 따라 전원을 안정되게 공급하는 전원공급회로부로 구성된 고압안정화 회로를 제공한다.
이하, 이 고안애 따른 고압안정화 회로의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 이 고안의 고압안정회로도로서, 플라이백트랜스(FBT)의 1차측 권선에 인가된 수평출력신호가 2차측 권선에 유기되어 정류용 다이오드(D1)를 통하여 직류화하여 고압을 음극선관(CRT)으로 인가하는 것은 종래의 구성과 동일하다.
상기 정류용 다이오드(D1)에는 상기 플라이백트랜스(FBT)에 과도한 전압이 인출되었는지를 감지하는 감지회로부(3)가 연결된다.
상기 감지회로부(3)는, 정류용 다이오드(D1)에 고압분압용(BLEEDER) 저항(RHV)을 연결하고, 상기 고압분압용 저항(RHV)에 전압분배용의 저항(R1) 및 가변저항(VR1)을 연결한다. 상기 가변저항(VR1)에 인가되는 분압에 따라 동작되는 스위칭용 트랜지스터(Q1)을 연결하고 상기 고압분압용 저항(RHV)과 병렬로 콘덴서(C1)를 연결하여 감지회로부(4)의 순간적인 오동작을 방지하게 구성한다.
그리고 상기 감지회로부(3)에는 이 감지회로부(3)에 의해 감지된 신호에 따라 스위칭 동작을 하는 스위칭부(4)가 연결된다.
상기 스위칭부(4)는 상기 감지회로부(3)의 스위칭용 트랜지스터(Q1)의 동작에 따라 제어되는 스위칭용 트렌지스터(Q2)의 에미터에 저항(R2) 및 제너다이오드(ZD1)를 연결하고, 상기 저항(R2)과 제너다이오드(ZD1)에 인가되는 후단에 연결된 전원입력단자(B+)의 분압 전압에 의하여 상기 트랜지스터(Q2)의 동작을 제어하게 구성한다.
상기 스위칭부(4)의 후단에 상기 스위칭부(4)의 스위칭 동작에 따라 전원을 안정되게 공급하는 전원공급회로부(5)가 연결된다.
상기 스위칭부(4)와 연결되어 전원을 입력 및 출력하는 전원 공급회로부(5)는 상기 스위칭부(4)의 트랜지스터(Q2)의 콜렉더와 연결되는 전압분배용저항(R3)을 트랜지스터(Q3)의 베이스에 연결하고, 상기 트랜지스티(Q3)의 콜렉터를 트랜지스티(Q4)의 베이스에 연결하여 달링톤회로를 구성한다. 그리고 상기 전원공급회로부(5)는 트랜지스터(Q3),(Q4)의 에미터에 전원입력단자(B+)을 연결하여 입력전원이 입력되고 상기 트랜지스터(Q4)의 컬렉터에 전원출력단자(C+)와 병렬로 평활용 콘덴서(C3)를 연결하여 상기 입력전원이 평활되어 출력하도록 구성한다.
이와 같이 구성된 이 고안에 따른 고압안정화 회로의 동작을 설명한다.
상기 플라이백트랜스(FBT)의 2차측에 수평출력회로의 과전압이 유기되면, 고압분압저항(RHV), 저항(R1) 및 가변저항(VR1)에 분압된 전압은 상승하게 된다. 이에 따라 트랜지스터(Q1)는 오프상태가 된다.
이때, 상기 플라이백트랜스(FBT)의 2차측에 인가되는 순간적인 과전압은 콘덴서(C1)에 의하여 완화되므로, 상기 트랜지스터(Q1)의 오동작이 방지된다.
상기 트랜지스터(Q1)가 오프상태로 됨에 따라 상기 트랜지스터(Q2)의 베이스전위가 로우상태로 되어, 트랜지스터(Q2)는 오프상태가 된다. 이에 따라 후단에 연결된 달링톤 회로를 구성하는 트랜지스터(Q3),(Q4)들이 역시 오프상태로 되기 때문에 상기 전원입력단자(B+)에 입력되는 전원은 전원출력단자(C+)로는 인가되지않는다.
그리고 상기 플라이백트랜스(FBT)의 2차측 권선에 정상전압이 인가되면, 고압분압저항(RHV), 저항(R1) 및 가변저항(VR1)에 분압된 전압은 하락하게 된다. 이에 따라 트랜지스터(Q1)는 온상태가 된다. 따라서, 트랜지스터(Q2)의 베이스전위가 하이상태로 되고, 이에 따라 달링톤회로를 구성하는 트랜지스티(Q3),(Q4)들도 역시 온상태로 된다. 상기 전원입력단(B+)에 입력되는 전원은 달링톤회로에 의하여 증폭되어 전원출력단(C+)에 인가된다. 이때, 입력전압이 급상승하는 경우, 저항(R2) 및 제어다이오드(ZD1)에 인가되는 분압전압이 상승하게 되므로 트랜지스터(Q2)은 오프상태가 된다. 이에 따라 상기 전원입력단자(B+)의 입력전원은 전원출력단자(C+)에 인가되지 않는다.
이와 같이 이 고안은 플라이백트랜스의 2차측 권선에 정상전압이 유기되는 경우, 스위칭부가 온상태를 유지하여 입력전원이 전원출력단자에 인가되고, 상기 플라이백트랜스의 2차측 권선에 과전압이 유기되는 경우, 스위칭부가 오프상태가 유지되어 입력전원이 전원출력단자에 인가되지 않게 함으로써, 플라이백트랜스에 과도한 고전압이 유기되는 경우에 기타회로부에 상기 고전압이 유기되는 것을 방지할 수 있어 고품질의 모니터를 제공함과 더불어 모니터 화면의 사이즈(size) 변경 및 포커스(FOCUS)를 향상시킬 수 있다.

Claims (4)

  1. 플라이백트랜스(FBT)의 2차측 권선에 연결되어 상기 플라이백트랜스(FBT)의 과도한 고전압을 감지하는 감지회로부(3)와, 상기 감지회로부(3)에 연결되어 이 감지회로부(3)에 의해 감지된 신호에 따라 스위칭 동작을 하는 스위칭부(4)와, 상기 스위칭부(4)의 후단에 연결되어 상기 스위칭부(4)의 스위칭 동작에 따라 전원을 안정되게 공급하는 전원공급회로부(5)로 구성된 것을 특징으로 하는 고압안정화 회로.
  2. 제1항에 있어서, 상기 감지회로부(3)는 상기 플라이백 트랜스(FBT)에 연결된 고압분배용 저항(RHV)과, 상기 고압 분압용 저항(RHV)에 직렬연결된 전압분배용저항(R1) 및 가변저항(VR1)과, 상기 가변저항(VR1)에 인가되는 전압에 따라 동작하는 트랜지스터(Q1)와 상기 트랜지스터(Q1)의 콜렉터 및 접지 사이에 연결된 콘덴서(C2)로 구성된 것을 특징으로 하는 고압안정화 회로.
  3. 제1항에 있어서, 상기 스위칭부(4)는 상기 감지회로부(3)의 트랜지스터(Q1)의 동작에 따라 제어되는 트랜지스터(Q2)와, 상기 트랜지스티(Q2)의 에미터와 상기 트랜지스터(Q1)의 에미터 사이에 연결된 저항(R2)와, 상기 트랜지스터(Q1)의 에미터 및 접지 사이에 연결된 제너다이오드(ZD1)로 구성된 것을 특징으로 하는 고압안정화 회로.
  4. 제1항에 있어서, 상기 전원공급부(5)는 전원입력단자(B+)와 상기 스위칭부(4)의 트랜지스터(Q2)의 콜렉터 사이에 직렬 연결된 전압분배용 저항(R3),(R4)과, 상기 저항(R3),(R4)의 접속점과 상기 전원입력단자(B+)에 베이스와 에미터가 각각 연결되어 저항(R3),(R4)에 의해 분압된 바이어스양에 따라 구동되는 트랜지스터(Q3)와, 상기 트랜지스터(Q3)의 콜렉터에 베이스가 연결되고 콜텍터가 상기 전원입력단자(B+)에 연결되어 상기 트랜지스터(Q3)의 동작에 따라 동작되는 트랜지스터(Q4)와, 상기 트랜지스터(Q4)의 에미터에 연결된 평활용 콘덴서(C3)로 구성된 것을 특징으로 하는 고압안정화 회로.
KR2019900001228U 1990-02-03 1990-02-03 고전압안정화 회로 KR920007697Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900001228U KR920007697Y1 (ko) 1990-02-03 1990-02-03 고전압안정화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900001228U KR920007697Y1 (ko) 1990-02-03 1990-02-03 고전압안정화 회로

Publications (2)

Publication Number Publication Date
KR910016035U KR910016035U (ko) 1991-09-25
KR920007697Y1 true KR920007697Y1 (ko) 1992-10-16

Family

ID=19295731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900001228U KR920007697Y1 (ko) 1990-02-03 1990-02-03 고전압안정화 회로

Country Status (1)

Country Link
KR (1) KR920007697Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016975A (ko) * 2001-08-23 2003-03-03 기아자동차주식회사 너트 체결장치의 스프링 내장 소켓구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016975A (ko) * 2001-08-23 2003-03-03 기아자동차주식회사 너트 체결장치의 스프링 내장 소켓구조

Also Published As

Publication number Publication date
KR910016035U (ko) 1991-09-25

Similar Documents

Publication Publication Date Title
KR920007697Y1 (ko) 고전압안정화 회로
JP3458960B2 (ja) ビデオ装置の高電圧電源
US6246554B1 (en) Surge protector for a video display apparatus
KR100307572B1 (ko) 핫스타트플레쉬현상을방지하기위한자동키네스코프바이어스장치
US4651063A (en) Horizontal deflection circuit
US4885510A (en) Beam current compensated vertical size control
KR100195753B1 (ko) Crt 보호 장치
KR940005072Y1 (ko) 모니터의 고압 안정화 장치
KR940004033Y1 (ko) 음극선관의 캐소우드 전위 안정장치
KR0121458Y1 (ko) 음극선관의 휘도 자동조절회로
KR910003423Y1 (ko) 모니터의 전원자동 오프회로
KR100364735B1 (ko) 영상 표시 기기의 화면밝기에 따른 고압 출력부 제어 회로
KR960007564Y1 (ko) 과대 abl 전류 감지 회로
JP3319220B2 (ja) 保護回路
KR920007328Y1 (ko) 고압 안정화 회로
KR920003460Y1 (ko) 브라운관 형광면 보호회로
KR200145474Y1 (ko) 모니터의 자동 휘도 제한회로
KR970004899Y1 (ko) 음극선관 고압방전회로
KR0141136B1 (ko) 씨알티 프로젝터의 형광막 보호회로
KR100226687B1 (ko) Crt보호장치
KR930000456Y1 (ko) 비데오 신호 제어 회로
KR970004892Y1 (ko) 에이비엘(abl)전압을 이용한 셧다운 회로
KR910002954Y1 (ko) 주파수 특성 보상 회로
KR920000910Y1 (ko) 음극선관의 빔전류 제한회로
KR910000532Y1 (ko) 모니터의 고압 자동 조절 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee