KR920007605B1 - 텔레비젼 수신기 - Google Patents

Abstract

내용 없음.

Description

텔레비젼 수신기

제1도는 본 발명의 1실시예의 텔레비젼 수신기를 도시한 블럭도.

제2도는 제1도에 도시된 텔레비젼 수신기의 각부에서의 신호 파형을 도시한 타이밍도.

제3도는 본 발명의 다른 실시예의 텔레비젼 수신기를 도시한 블럭도.

제4도는 제1도에 도시된 텔레비젼 수신기에서의 시간차 검출 회로의 1예를 도시한 블럭도.

제5도는 제4도에 도시된 시간차 검출 회로의 각부에서의 신호파형을 도시한 타이밍도.

제6도는 제4도에 도시된 시간차 검출 회로에서서의 레벨 슬라이스 회로, 연속성 검출 회로, 레벨 설정 회로 및 최대값 검출 회로의 동작을 설명하기 위한 신호 파형을 도시한 타이밍도.

제7도, 제8도, 제9도 및 제10도는 제4도에 도시된 시간차 검출회로에서의 타이밍 생성 회로 및 가변 지연 회로의 제어 회로의 동작을 설명하기 위한 신호 파형을 각각 도시한 타이밍도.

제11도는 제4도에 도시된 시간차 검출 회로에서의 신호 반전 회로 및 피크 클램프 회로의 동작을 설명하기 위한 신호 파형을 도시한 타이밍도.

제12도는 제1도에 도시된 텔레비젼 수신기에서의 가변 지연 회로의 1예를 도시한 블럭도.

제13도는 제12도에 도시된 가변 지연 회로의 각부에서의 신호 파형을 도시한 타이밍도.

제14도, 제15도, 제16도, 제17도, 제18도 및 제19도는 제1도에 도시된 텔레비젼 수신기에서의 시간차 검출 회로의 다른 예를 각각 도시한 블럭도.

제20도는 제4도에 도시된 시간차 검출 회로에서의 가변 지연 회로의 제어 회로의 1예를 도시한 블럭도.

제21도는 제20에 도시된 가변 지연 회로의 제어 회로의 각부에서의 신호를 도시한 타이밍도.

제22도, 제23도 및 제24도는 제1도에 도시된 텔레비젼 수신기에서의 시간차 검출 회로의 또 다른 예를 각각 도시한 블럭도.

제25도는 제1도에 도시된 텔레비젼 수신기에서의 동기 신호 발생 회로의 1예를 도시한 블럭도.

제26도는 제25도에 도시된 동기 신호 발생 회로에서이 상관 판정 회로의 1예를 도시한 블럭도.

제27도는 제26도에 도시된 상관 판정 회로의 각부에서의 신호 파형을 도시한 타이밍도.

제28도는 제25도에 도시된 동기 신호 발생 회로에서의 상관 판정 회로의 다른 예를 도시한 블럭도.

제29도는 제28도에 도시된 상관 판정 회로의 각부에서의 신호 파형을 도시한 타이밍도.

제30도는 제25도에 도시된 동기 신호 발생 회로를 사용한 수평 및 수직 동기 신호 발생 회로의 1예를 도시한 블럭도.

제31도는 제25도에 도시된 동기 신호 발생 회로를 사용한 수평 및 수직 동기 신호 발생 회로의 다른 예를 도시한 블럭도.

제32도는 제31도에 도시된 수평 및 수직 동기 신호 발생 회로에서의 수평 리세트 제어 회로의 1예를 도시한 블럭도.

제33a도, 제33b도, 제34도, 제35도 및 제36도는 본 발명의 또 다른 실시예의 텔레비젼 수신기를 각각 도시한 블럭도.

제37도는 제36도에 도시된 텔레비젼 수신기의 각부에서의 신호 파형을 도시한 타이밍도.

제38도, 제39도, 제40도 및 제41도는 본 발명의 또 다른 실시예의 텔레비젼 수신기를 각각 도시한 블럭도.

제42도는 제33b도에 도시된 텔레비젼 수신기에서의 동기 신호 발생 회로를 도시한 블럭도.

제43도는 제34도에 도시된 텔레비젼 수신기에서의 동기 신호 발생 회로를 도시한 블럭도.

제44도 및 제45도는 본 발명의 또 다른 실시예의 텔레비젼 수신기를 각각 도시한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

101 : 안테나 102 : RF 증폭 회로

103 : 채널 선택 및 주파수 변환 회로 104 : 영상 검파 회로

105 : 가변 지연 회로 106 : 시간차 검출 회로

107 : 동기 분리 회로 108 : 동기 신호 발생 회로

109 : TV모니터

본 발명은 텔레비젼 수신기에 관한 것으로, 특히 이동체에 탑재하였을 때에도 양호한 영상을 제공할 수 있는 이동체 탑재용의 텔레비젼 수신기에 관한 것이다.

종래, 이동체, 예를 들면 자동차 탑재용의 텔레비젼 수신기로서는 일본국 특허 공개공보 소화56-10780호의 예가 알려져 있다. 이 종래예는 자동차에 탑재된 4개의 다이버시티 안테나, 이들 안테나의 출력중 하나를 상기 자동차에 탑재된 텔레비젼 수신기의 안테나 입력 회로에 접촉하도록 전환하는 전환 회로, 텔레비젼 영상 신호의 수직 귀선 기간내에서 발생하는 샘플링 전환 제어 신호에 의해 시분할로 상기 전환 회로를 전환하여 각각의 안테나의 검파 출력의 레벨을 비교하고, 가장 레벨이 높은 안테나가 상기 텔레비젼 수신기의 안테나 입력회로에 접속되게 하며, 그후 다음의 수직 귀선 기간까지의 동안 그 상태를 유지하도록 한 제어 회로를 구비하며, 이도에 의해 수신 환경이 변하여도 항상 최적인 수신상태를 유지하도록 한 것이다.

이와같은 종래 기술은 수시로 안테나를 전환하는 것에 의해, 전계 강도가 최대의 입력파를 선택하여 수신할 수 있으므로, 비교적 수신 환경이 좋은 경우 양호한 영상을 제공할 수 있다. 그러나 도심에서는 건축물이 많이 존재하여 고스트가 빈번하게 발생하는 경우, 다음의 이유에 의해 충분히 그 효과를 발휘할 수 없다는 문제가 있었다.

고스트가 존재하는 경우, 차의 이동에 따라, 일반적으로 고스트의 상황도 변화한다. 따라서, 고스트가 매우 크게된 결과, DU비(desired signal to undesired signal ratio) 가 반전하여 고스트 쪽이 주신호로 되고 종래의 주신호가 고스트로 간주되는 일이 있다. 즉, DU비가 반전하는 전후에서의 주신호에 시간적인 변위가 생긴다. 수신기의 동기 회로는 항상 현재 입력되어 있는 신호에 동기하도록 추종하지만, 순간적으로는 추종할 수 없는 어떤 시정수를 갖고 동작한다. 따라서, 이 동안에 영상 신호와 동기 회로에서 작성한 동기 신호 사이에 시간 변위가 생겨 영상이 왜곡된다. 또, DU비가 빈번하게 반전하는 경우에는 이 영상 왜곡도 마찬가지로 빈발하여 수신품질이 현저하게 저하한다.

또, 역상 고스트가 발생하고 있는 경우, 역상 고스트의 레벨이 높게 되면, 역상 고스트의 영상 신호의 화이트 피크의 위치가 주신호의 페디스를 레벨보다 낮게 되어, 이 위치에서 동기 분리 출력이 얻어지게 된다. 즉, 본래의 수평 동기 신호외에 다른 동기 신호가 발생하므로, 동기가 왜곡되기 쉽다. 또, 역상 고스트의 레벨이 높게 되면, 역상 고스트의 화이트 피크 위치의 레벨이 본래의 수평 동기 신호의 레벨보다도 낮게 되어 동기 회로가 완전히 동기를 잘못하게 된다.

또, 페이딩 현상에 의해, 동기 신호의 진폭이 급격히 변화하는 경우, 영상 신호에서의 동기 신호를 분리하는 것이 곤란하게 되어, 동기가 왜곡되기 쉽다.

본 발명의 목적은 상기 종래 기술의 문제점을 없애고, 고스트가 존재하여도 양호한 영상 얻어지는 이동체 탑재용의 텔레비젼 수신기를 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명에 위하면, 동기 신호를 발생시키는 동기 발생 회로, 상기 동기 발생 회로의 출력과 수신 신호의 동기 신호의 시간차를 검출하는 시간차 검출 회로, 상기 시간차 검출 회로의 출력에 의해 수신 신호의 지연량을 제어하는 가변 지연 회로가 텔레비젼 수신기에 마련된다.

본 발명에 의하면, 수신 신호를 RF증폭 회로, 채널 선택 및 주파수 변환 회로를 거쳐 영상 중간 주파 신호로 하여, 그것을 영상 검파 회로에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 상기 가변 지연 회로는 영상 검파 회로에서 검파된 텔레비젼 신호를 가변 지연시켜 다음단에 출력하도록 하고, 상기 동기 신호 발생 회로는 기준 동기 신호를 발생하고, 상기 시간차 검출 회로는 1수평 주사 기간내에 여러개의 수신 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기 신호와 상기 기준 동기 신호사이의 시간차를 검출하고, 그 시간차에 따라 상기 가변 지연 회로에서의 지연량을 제어한다.

그 결과, 그때까지의 주신호보다 진폭 레벨이 큰 고스트가 나타나서 그 고스트를 그때까지의 주신호 대신에 이제부터의 주신호로서 입력할 때, 텔레비젼 화면상에서 주신호가 이동하는 현상을 경감시킬 수 있다.

본 발명에 의하면, 텔레비젼 수신기가 이동체에 탑재되어 이동하는 경우등에, 수신 환경의 변화에 기인해서 본래의 주신호보다 고스트쪽이 강하게 되어, 그때까지의 주신호 대신 고스트가 이제부터의 주신호로서 입력되는 현상이 발생하여도, 그 전환을 화상의 이동 현상을 수반하거나 동기를 혼란시키는 일 없이 원활히 실행하여 양호한 화면을 유지할 수 있다고 하는 이점이 있다.

이하, 본 발명의 구체적인 실시예를 도면에 따라 설명한다. 제1도는 본 발명의 1실시예를 도시한 블록도이다.

(101)은 안테나, (102)는 RF 증폭 회로, (103)은 채널 선택 및 주파수 변환 회로, (104)는 영상 검파 회로, (105)는 가변 지연 회로, (106)은 시간차 검출 회로, (107)은 동기 분리 회로, (108)은 동기 신호 발생 회로, (109)는 TV 모니터이다.

제2도는 제1도의 회로의 각부 신호의 타이밍도이다.

(201)은 영상 검파 회로 (104)의 출력 신호, (202)는 동기 분리 회로(107)의 출력 신호, (203)은 동기 발생 회로(108)의 출력 신호, (204)는 시간차 검출 회로(106)의 출력 신호, (205)는 가변 지연 회로(105)의 출력 신호이다.

제1도, 제2도를 참조해서 회로 동작을 설명한다.

안테나(101)에서 입력된 TV 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103), 영상 검파 회로(104)를 통해 영상 신호(201)을 얻는다. 신호(201)에서 실신은 본래의 신호(주신호), 점선은 고스트 현상에 의해 부가된 고스트 신호를 나타낸다. 동기 분리 회로(107)에서, 신호(201)을 페디스틀 레벨 ℓp보다 낮은 레벨ℓs에서 슬라이스해서 신호(202)를 얻는다. 동기 신호 발생 회로(108)에서는 신호(202)에서 수평 동기 신호의 1주기 T_H의 상관이 있는 신호만을 추출하고 이것에 따라 수평 동기 신호를 발생하여 신호(203)을 얻는다. 시간차 검출 회로(106)에서는 신호(201)의 가장 진폭이 큰 동기 신호를 신호(203)의 1주기 T_H마다 검출하여 신호(204)를 얻는다. TV 모니터(109)로는 영상 신호로서 신호(205), 수평 동기 신호로서 신호(203)이 입력된다.

종래의 영상 검파 회로(104)의 출력 신호(201)을 그대로 영상 신호로서 TV 모니터(109)에 입력하고, 동기 신호는 입력된 영상 신호(201)에서, TV 모니터(109)내부의 동기 분리 회로로 동기 신호를 검출해서 동기의 생성을 실행하므로, 그 수평 동기 신호는 신호(202)와 같이 되고, 동기 신호의 1주기 T_H내에 여러개의 동기 신호가 존재하는 것으로 되어 동기가 왜곡되기 쉬웠다. 그러나, 본 실시예에 의하면, 동기 분리 회로(107)에서 발생시킨 신호(202)에서 수평 동기 신호의 1주기 T_H의 상관이 있는 신호만 추출하고, 그것에 따라 수평 동기 신호를 생성하고, 영상 신호와는 독립해서 TV 모니터(109)에 입력하므로 동기가 왜곡되는 일은 없다.

또 종래예에서는 TV 모니터(109)내부의 동기 분리 회로의 출력 신호가, 예를 들면 신호(203)과 같이 안정하여도, 주신호의 영상 신호와 고스트의 영상 신호의 레벨비인 DU비가 A와 B의 영역에서는 반전하므로, TV 화면상에서는 화상이 이동해서 대단히 보기 어려웠다. 그러나, 본 실시예에 의하면, A, C의 영역에서는 본래의 주신호의 수평 동기 신호H_m을, B의 영역에서는 고스트 신호의 수평 동기 신호 H_g와 같이, 시간차 검출 회로(106)에서 동기 신호의 1주기 T_n내에서의 최대 진폭이 동기 신호를 검출하고, 이것과 동기 신호 발생 회로(108)의 출력 신호(203)과의 시간차로 가변 제어 회로(105)의 지연량을 제어하므로, 동기 신호(203)과 영상 신호(205)의 최소 레벨 동기 신호(즉, 최대진폭의 동기 신호)의 타이밍이 항상 일치하므로, TV 화면상에서의 화상 이동 현상을 저감시키는 효과가 있다.

제3도에 본 발명의 다른 실시예를 도시한다. 각구성 회로는 제1도와 동일하다. 지연 보정을 피드포워드형으로 한 제1도에 대해, 제3도에서는 시간차 검출 회로(106)에서 동기 신호 발생 회로(108)의 출력 신호와의 시간차 검출을 실행하는 영상 신호를 가변 지연 회로(105)에서 지연한 후의 영상신호로 한 피드백형으로 한 것이다.

제3도의 실시예에 의하면, 제1도와 마찬가지로, 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제4도는 제1도의 시간차 검출 회로(106)의 구체적인 1예를 도시한 블럭도이다. 제4도에서, (401)은 제1도의 영상 검파 회로(104)의 출력 신호의 입력 단자, (402)는 제1도의 동기 신호 발생 회로(108)의 수평 동기 신호의 입력 단자, (403)은 제1도의 동기 신호 발생 회로(18)의 수직 동기 신호의 입력 단자, (404)는 로우 패스 필터(LPE), (405)는 신호 반전 회로, (406)은 피크 클램프 회로, (407)은 아날로그디지탈 변환 회로(ADC), (408)은 레벨 슬라이스 회로, (409)는 연속성 검출 회로, (410)은 레벨 설정 회로, (411)은 최대값 검출 회로, (412)는 데이타 기억 회로, (413)은 최대값 검출 회로, (414)는 가변 지연 회로의 제어 회로, (415)는 기준 클럭 신호 입력 단자, (416)은 카운터, (417)은 타이밍 생성 회로, (418)은 가변 지연 회로의 제어 회로(414)의 출력 신호 단자이다.

제5도는 제4도의 회로에서의 각부 신호의 타이밍도이다. 제5도에서, (501)은 제1도의 영상 검파 회로(104)의 출력 신호(입력 단자(401)의 입력 영상 신호), (502)는 제1도의 동기 신호 발생 회로(108)의 출력 수직 동기 신호(입력 단자(403)의 일력 수직 동기 신호), (503)은 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호(입력 단자(402)의 입력 수평 동기 신호), (504)는 타이밍 생성 회로(417)의 출력 신호, (505)는 입력 영상 신호(501)의 시간축 확대도, (506)은 피크 클램프 회로(406)의 출력 신호, (507)은 최대값 검출 회로(411)의 출력 신호, (508)은 레벨 설정 회로(410)의 출력 신호, (509)는 레벨 슬라이스 회로(408)의 출력 신호, (510)은 연속성 검출 회로(409)의 출력 신호, (511)은 가변 지연 회로의 제어 회로(414)의 출력 신호이다.

제4도, 제5도를 참조해서 회로 동작을 설명한다.

입력 단자(401)에서 입력된 제1도의 영상 검파 회로(104)의 출력 신호(505)를 LPF(404)를 통해 수평 동기 신호 H_m, H_g의 타이밍 검출에 불필요한 컬러 버스트 신호 C_m, C_g나 펄스성 노이즈등의 영상 신호의 고역 성분을 커트한다. LPF(404)의 출력 신호를 신호 반전 회로(405)에서 신호를 반전하고, 신호 반전 회로(405)의 출력 신호를 피크 클램프 회로(406)에서 페디스틀 레벨을 일정의 레벨로 일치시켜 신호(506)을 얻는다. 신호(506)을 ADC(407)에서 아날로그/디지탈 변환을 실행하고, 최대값 검출 회로(411)에서 수평 주사 주기 T_H마다 디지털 부호화된 신호(506)에서 최대값을 검출해서 신호(507)을 얻는다. 최대값은 A영역에서 l₁, B영역에서 l₄, C영역에서 l₆으로 된다. 레벨 설정 회로(410)에서는 신호(507)에서의 l₁에서 l'₁, l₄에서 l'₄, l₆에서 l'₆으로 하는 것과 같이, T_H마다의 최대값에서 약반만큼의 레벨을 연산하여, 다음의 수평 주사 T_H의 슬라이스 레벨 신호(508)을 얻는다. 디지털 부호화된 신호(506)을 신호(508)의 레벨로 레벨 슬라이스 회로(408)에 의해 슬라이스해서 얻는 신호(509)의 고레벨의 연속성을 연속성 검출 회로(409)에서 검출하고, 펄스성의 노이즈등에 의해 발생하는 시간폭이 작은 펄스 Sn을 제거하여 신호(510)을 얻는다. 신호(510)의 상승 에지의 타이밍에서 디지털 부호화된 신호(506)의 영상 신호 데이타와 카운터(416)의 어드레스 데이타를 데이타 기억 회로(412)에 기억한다. 카운터(416)은 입력 단자(415)에서 입력되는 마스터 클럭 또는 기준 클럭(그의 주파수는, 예를들면 수평 동기 신호의 주파수의 910배의 4fsc이다. 여기서, fsc는 컬러 서브캐리어의 주파수이다)을 분주하는 카운터이고, 수평 주사 주기 T_H마다 입력 단자(402)에서 입력되는 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호(503)에 의해 리세트된다.

신호(510)의 상승 에지의 타이밍에서, 디지털 부호화된 신호(506)의 영상 신호 데이타를 데이타 기억 회로(412)에 기억하는 것은 모든 영상 신호 데이타중에서 수평 동기 신호의 데이타만을 기억하는 것이다.

또한, 타이밍 생성 회로(417)은 입력 단자(402)에서 입력되는 제1도의 동기 발생 회로(108)의 출력 수평 동기 신호(503)과 입력 단자(403)에서 입력되는 제1도의 동기 신호 발생 회로(108)의 출력 수직 동기 신호(502) 및 입력 단자(415)에서 입력되는 제1도의 동기 신호 발생 회로(108)의 출력 기준 클럭 신호에서, 영상 신호의 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간은 하이로, 그외의 기간은 로우로 되는 신호(504)를 데이타 기억 회로(412)에 출력한다.

데이타 기억 회로는 제어 신호(504)가 하이인 경우는 연속성 검출 회로(409)의 출력 신호의 상승 에지의 타이밍에서 ADC(407)의 영상 데이타 및 카운터(416)의 어드레스 데이타를 기억하지만, 제어 신호(504)가 로우로 된 경우는 외부로 부터의 데이타의 입력을 정지하여 제어 신호(504)가 하이인 때의 영상 데이타 및 어드레스 데이타를 유지한다.

데이타 기억 회로(412)에 기억된 영상 신호 데이타로부터 최대값 검출 회로(413)은 수평 주사 주기 T_H마다 최대 레벨의 영상 신호 데이타를 검출한다. 최대값 검출 회로(411)과 (413)의 상이점은 최대값 검출 회로(411)이 수평 주사 주기마다 신호(506)의 모든 데이타중에서 최대 레벨의 데이타를 검출하는 것에 대해, 최대값 검출 회로(413)은 수평 동기 신호의 데이타 중에서 최대레벨의 데이타를 검출하는 것이다. 최대값 검출 회로(413)에서 검출된 최대 레벨 영상 신호 데이타의 어드레스 데이타 T_B, T_C, T_D는 가변 지연 회로의 제어 회로(414)에 입력되고, 타이밍 생성 회로(417)의 출력 제어 신호(504)가 하이인 경우는 입력된 최대 레벨 영상 신호의 어드레스 데이타 T_B, T_C, T_D에 의해 타이밍의 연산을 실행하는 연속성 검출 회로(409)의 지연 T_X의 보정도 실행하여, 제1도의 가변 지연 회로(105)의 제어 신호(511)을 출력 단자(418)로 출력한다.

다음에, 제4도의 레벨 슬라이스 회로(408), 연속성 검출 회로(409), 레벨 설정 회로(410), 최대값 검출 회로(411)을 상세히 설명한다. 제6도는 그 설명도이다. 제6도에서, (601)은 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호, (602)는 제4도의 피크 클램프 회로(406)의 출력 신호, (603)은 신호(602)를 어떤 고정 레벨로 슬라이스한 경우의 신호, (604)는 제4도의 최대 검출 회로(411)의 출력 신호, (605)는 제4도의 레벨 설정 회로(410)의 출력 신호, (606)은 제4도의 레벨 슬라이스 회로(408)의 출력 신호, (607)은 제4도의 연속성 검출 회로(409)의 출력 신호, (608)은 제4도의 최대값 검출 회로(413)의 출력 신호, (609)는 수평 주사 기간마다의 신호(601)의 최대값의 타이밍 신호, (610)은 수평 주사 기간마다의 신호(601)의 상승 에지의 최대값의 타이밍 신호이다.

제4도의 LPF(404)에서 수평 동기 신호의 검출에 유해한 컬러 신호등의 고역 성분을 커트시키고, 신호 반전 회로(405)에서 신호 반전시키며, 피크 클램프 회로(406)에서 페디스틀 레벨로 일정하게 한 신호(602)를 ADC(407)에서 디지탈 부호화한다.

디지탈 부호화된 신호(602)를 고정 레벨 ls로 슬라이스하면 신호(603)이 얻어진다. 신호(603)에서는 슬라이스 레벨이 고정되므로, D영역과 같이 1수평 주사 기간내에 출력 신호가 얻어지지 않는 일이 있다. 본래의 신호와 고스트 신호의 간섭에 의해 수평 동기 신호의 레벨은 크게 변화하므로, 슬라이스 레벨을 고정으로 하는 방식에서는 추종할 수 없다. 따라서, 디지탈 부호화된 신호(602)에서 수평 주사 기간 T_H마다 최대 레벨을 제4도의 최대값 검출 회로(411)에서 검출해서 신호(604)를 얻고, 신호(604)로부터 슬라이스 레벨을 레벨 설정 회로(410)에서 연산하여 신호(605)를 얻는다. 레벨 슬라이스 회로(408)에서 디지탈 부호화된 신호(602)를 신호(605)로 슬라이스하면 신호(606)을 얻는다. 이 방식에 의하면, 항상 수평 주사 기간 T_H마다 입력 신호(602)의 최대 레벨을 검출하고, 그 레벨에 대응해서 슬라이스 레벨을 설정하므로, 수평 동기 신호의 레벨 변화에도 대응할 수 있어, 동기 신호의 레벨 저하에 의한 동기 신호의 미검출이나 노이즈 성분의 오검출등을 저감하는 효과가 있다.

레벨 슬라이스 회로(408)에 의해 입력 신호(602)를 신호(605)의 레벨로 슬라이스해서 얻어지는 신호(606)의 연속성을 연속성 검출 회로(409)에서 검출해서 펄스성 노이즈등에 의한 신호 성분 Sn을 제거하여 신호(607)을 얻는다. 신호(607)의 상승 에지의 타이밍에서 디지탈 부호화된 신호(607)의 레벨 데이타와 제4도의 카운터(416)의 어드레스 데이타를 기억 회로(412)에서 기억하고, 최대값 검출 회로(413)에서 수평 주사 기간 T_H마다 최대 레벨 데이타를 데이타 기억 회로(412)에서 검출하고, 그 어드레스 데이타를 데이타 기억 회로(412)에서 출력시킨다. 그 어드레스 데이타를 타이밍도에 도시한 것이 신호(608)이다.

단순히 회로(602)의 최대값을 수평 주사 주기 T_H마다 검출한 신호(609)와 제4도의 실시예에 의해 얻어지는 신호(608)을 비교하면, 신호(609)는 영역 B에서 고스트 수평 동기 신호 H_g의 상승 에지 타이밍을, 또 영역 C에서 노이즈 신호 N의 타이밍을 검출하고 있다. 즉, 신호(609)는 수평 동기 신호상에 있는 노이즈나 펄스성의 레벨이 높은 노이즈등에 타이밍이 좌우되어 수평 주사 기간 T_H마다 최대 진폭의 수평 동기 신호를 검출하는 것이 곤란하다는 것을 알 수 있다.

또 신호(602)의 상승 에지의 최대 레벨로 되는 타이밍을 검출한 신호(610)에서는 영역 C에서 노이즈 신호 N의 타이밍을 검출하고 있으며, 펄스성의 레벨이 높은 노이즈등에 타이밍이 좌우되는 것을 알 수 있다. 이 경우, 제4도의 LPF(404)의 차단 주파수를 낮게 하여 펄스성 노이즈를 커트하는 방법도 고려되지만, 수평 동기 신호의 상승 에지도 완만해 지므로, 수평 주사 기간마다 최대 진폭의 수평 동기 신호의 타이밍을 검출하는 것은 곤란하다.

이들 신호(609), (610)에 대해, 신호(608)은 신호(602)를 신호(602)의 레벨 변화에 따른 레벨로 슬라이스하고, 슬라이스된 신호의 연속성을 검출해서 첫번째 수평 동기 신호로 간주해서, 그 레벨과 타이밍을 기억하고, 수평 주사 주기 T_H마다 기억된 여러개의 수평 동기 신호 데이XK중에서 최대 레벨의 데이XK를 검출해서 그 타이밍을 출력한 것이므로, 펄스형상의 노이즈를 검출할 가능성이 적고, 검출되는 타이밍도 수평 동기 신호의 상승 에지에서 연속성 검출의 지연 T_x만큼 어긋날 뿐이다. 이 연속성 검출의 지연 Tx는 항상 일정하므로 보정이 용이하다.

따라서, 제4도의 실시예에 의하면, 수평 동기 신호에 있는 노이즈나 펄스형상의 노이즈등에 의한 수평 주사 주기마다의 최대 진폭의 수평 동기 신호의 오검출을 저감하는 효과가 있다.

다음에 제4도의 타이밍 생성 회로(417)에 의한 데이타 기억 회로(412)의 제어에 대해서 설명한다.

제5도에 도시한 바와 같이, 타이밍 생성 회로(417)의 출력 신호(504)는 수직 블랭킹 기간내에서 수직 동기 신호와 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 만큼의 기간에 하이로 되는 신호이다. 즉, 가변 지연회로(105)의 제어는 수직 동기 신호의 주기마다 실행되는 것이다. 이 수직동기마다의 제어에 대해서 제7도, 제8도, 제9도 및 제10도를 사용하여 설명한다.

제7도는 제4도의 동작 설명도이고, 제7도가 도시하고 있는 기간은 수직 귀선 기간내에서 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간이다. 제7도에서, (701)은 본래의 영상 신호(주신호), (702)는 동상 고스트에 의한 영상 신호, (703)은 신호(701)에 신호(702)를 부가한 합성 신호, (704)는 신호(703)의 최소 레벨의 타이밍을 검출한 신호이다.

제8도는 제4도의 동작 설명도로서, 제8도가 도시하고 있는 기간은 영상 정보가 다중되어 있는 기간이다. 제8도에서, (801)은 본래의 영상 신호(주신호), (802)는 동상 고스트에 의한 영상 신호, (803)은 신호(801)에 신호(802)를 부가한 합성 신호, (804)는 신호(803)의 최소 레벨의 타이밍을 검출한 신호이다.

제9도는 제4도의 동작 설명도로서, 제9가 도시하고 있는 기간은 수직 귀선 기간내에서 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트신호만의 기간이다. 제 9도에서, (901)은 본래의 영상 신호(주신호), (902)는 역상 고스트에 의한 영상 신호, (903)은 신호(901)에 신호(902)를 부가한 합성 신호, (904)는 신호(903)의 최소 레벨의 타이밍을 검출한 신호이다.

제10도는 제4도의 동작 설명도로서, 제10도가 도시하고 있는 기간은 영상 정보가 다중되어 있는 기간이다. 제10도에서, (1001)은 본래의 영상 신호(주신호), (1002)는 역상 고스트에 의한 영상 신호, (1003)은 신호(1001)에 신호(1002)를 부가한 영상 신호, (1004)는 신호(1003)의 최소 레벨의 타이밍을 검출한 신호이다. 또, 제7도, 제8도, 제9도, 제10도에서 컬러 버스트 신호는 간략화를 위해 생략되었다. 또한, T_H는 수평 주사 주기, H_m은 주신호의 수평 동기 신호, H_g는 고스트 신호에 의한 수평 동기 신호, l₁은 H_m의 진폭, l₂는 H_g의 진폭, S_m은 주신호의 영상을 나타낸다. 또 제7도, 제8도에서, t₁은 동상 고스트의 지연 시간, 제9도, 제10도에서 t₂은 역상 고스트의 지연 시간을 나타낸다. 제8도, 제10도에서, S_m은 주신호의 영상 정보, S_g는 고스트에 의한 영상 정보를 나타낸다.

동상 고스트가 있는 경우의 제4도의 최대 진폭의 수평 동기 신호의 검출 동작 설명을 제7도, 제8도를 사용하여 설명한다.

제7도에 도시한 수직 귀선 기간내의 등화 펄스후의 영상 정보도 문자 방송도 다중되어 있지 않은 수평 동기 신호만의 기간에서는 주신호(701)과 지연시간 t₁, 레벨비 l₂/l₁=1/2의 동상 고스트 신호(702)와의 합성 신호(703)의 수평 주사 주기 T_H마다의 최소 레벨의 타이밍을 검출하면 신호(704)가 얻어진다. 신호(704)는 동상 고스트 신호의 수평 동기 신호 H_g와 비교해서 진폭이 큰 주신호의 수평 동기 신호 H_m의 타이밍을 검출한다.

이것에 대해, 제8도에 도시한 수직 귀선 기간이외의 영상 정보가 다중되어 있는 기간내에서는 주신호(801)과 지연 시간 t₁, 레벨비l₂/l₁=1/2의 동상 고스트 신호(802)와의 합성 신호(803)의 수평 주사 주기 H_H마다의 최소 레벨 타이밍을 검출하면 신호(804)가 얻어진다.

신호(703)의 주신호의 수평 동기 신호 H_m의 타이밍을 검출하고 있는 신호(704)에 대해, 신호(803)에서 검출한 신호(804)에서는 주신호의 수평 동기 신호 H_m의 어떤 장소에 동상 고스트 신호의 영상 정보 S_g가 다중되어, 레벨이 상승하므로, 합성 신호(803)의 최소 레벨 타이밍은 동상 고스트 신호의 수평 동기 신호H_g의 타이밍으로 되어 버린다. 즉, 신호(703)에서 최소 레벨의 신호를 검출하는 것에 의해 최대 진폭의 수평 동기 신호 H_m의 타이밍을 검출할 수 있는 것에 대해, 신호(803)에서 마찬가지 검출을 실행하면 진폭이 작은 고스트의 수평 동기 신호 H_g의 타이밍 검출로 되어 버리는 오검출로 된다. 따라서, 수직 귀선 기간내의 등화 펄스 기간후, 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트만의 기간에서 수평 동기 신호의 검출을 실행하는 쪽이 동상 고스트가 있는 경우에 대해서 최대 진폭의 수평 동기 신호의 오검출을 하는 확률이 낮다.

다음에, 역상 고스트가 있는 경우의 제4도의 최대 진폭의 수평 동기 신호의 검출 동작에 대해서 제9도, 제10도를 사용하여 설명한다.

제9도에 도시한 수직 귀선 기간내의 등화 펄스후의 영상 정보도 문자 방송도 다중되어 있지 않는 수평 동기 신호만의 기간에서는 주신호(901)과 지연 시간 t₂, 레벨비 l₂/l₁=1/2의 고스트 신호(902)의 합성 신호(903)의 수평 동기 신호의 1주기 T_H마다의 최소 레벨 타이밍을 검출하면 신호(904)가 얻어진다. 신호(904)는 역상 고스트 신호의 수평 동기 신호 H_g에 비해서 진폭이 큰 주신호의 수평 동기 신호 H_m의 타이밍을 검출한다.

이것에 대해, 제10도에 도시한 수직 귀선 기간이외의 영상 정보가 다중되어 있는 기간에서는 주신호(1001)과 지연 시간T₂, 레벨비 l2/l1=1/2의 고스트 신호(1002)의 합성 신호(1003)의 수평 주사 주기 T_H마다의 최소 레벨 타이밍을 검출하면 신호(1004)가 얻어진다.

신호(903)의 주신호의 수평 동기 신호 Hm의 타이밍을 검출하고 있는 신호(904)에 대해, 신호(1003)에서 검출을 한 신호(1004)에서는 신호(1003)의 주신호의 수평 동기 신호 Hm의 어떤 위치에서도, 고스트 신호의 반전한 영상 정보 Sg의 레벨쪽이 낮아지므로, 이 위치를 검출하고 있다. 즉, 신호(903)에서는 최소 레벨의 신호를 검출하는 것에 의해 최대 진폭의 수평 동기 신호 Hm의 타이밍 검출이 얻어지는것에 대해, 신호(1003)에서 마찬가지의 검출을 실행하면 고스트 신호의 영상 정보 Sg의 타이밍을 검출해 버리는 오검출로 된다. 따라서, 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간에서 수평 동기 신호의 검출을 실행하는 쪽이 역상 고스트가 있는 경우에 대해서도 동상 고스트가 있는 경우와 마찬가지로 최대 진폭의 수평 동기 신호의 오검출의 확률은 낮다.

따라서, 제7도, 제8도, 제9도, 제10도에서, 고스트 신호가 있는 경우는 제4도의 실시예와 같이, 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트만의 기간, 연속성 검출 회로(409)의 출력 신호의 상승 에지의 타이밍에 얻어지는 ADC(407)의 영상 데이타와 카운터(416)의 어드레스 데이타를 데이타 기억 회로(412)에 기억하고, 기억된 영상 데이타중에서 최대 검출 회로(413)에 의해 수평 주사 주기마다 최대 레벨의 신호를 검출한 쪽이 TV신호의 전기간에 있어서, 제4도의 연속성 검출 회로(409)의 출력 신호의 상승 에지의 타이밍에서 ADC(407)의 영상 데이타를 데이타 기억 회로에 기억하고, 기억된 영상 데이타중에서 최대값 검출 회로(413)에서 수평 주사 기간 T_H마다 최대값을 검출하는 것보다는 최대값 진폭의 수평 동기 신호의 오검출의 가능성이 낮다.

다음에 제4도의 신호 반전 회로(405) 및 피크 클램프 회로(406)의 동작을 상세히 설명한다.

제11도는 그의 동작을 설명하는 타이밍도이다. 제11도에서 (1101)은 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호, (1102)는 제4도의 LPF(404)의 출력 영상 신호, (1103)은 신호(1102)를 페이스틀 클램프한 신호, (1104)는 신호(1102)를 피크 클램프한 신호, (1105)는 신호(1102)를 신호 반전하여 피크 클램프를 한 제4도의 피크 클램프 회로(406)의 출력 신호이다. 또 제11도에서 점선은 고스트에 의한 수평 동기 신호를 나타내고, Hg로 표시한다. 주신호의 수평 동기 신호는 실선으로 나타내고 Hm으로 표시한다. lp는 페디스틀 레벨, l₁,l₂,l₃,l₄는 각 수평 동기 신호의 레벨을 나타낸다. T_H는 수평 주사 기간을, tp는 페디스틀 클램프의 타이밍을 나타낸다. 또 간략화를 위해 컬러 버스트 신호는 생략하였다.

종래, 영상 신호(1102)는 ADC를 통해서 아날로그/디지탈 변환하는 경우, 신호(1102)가 ADC의 샘플링 범위를 벗어나지 않도록 하기 위해, 영상 신호(1102)에 페디스틀 클램프를 걸어서 페디스틀 레벨을 일정하게 유지하는 방식이던가, 피크 클램프를 걸어서 수평 동기 신호가 낮은 레벨로 일정하게 하는 방법이 사용되고 있었다. 그러나 페디스틀 클램프 방식은 고스트가 없는 신호인 경우에는 수평 동기 신호에서 페디스틀 페벨 lp까지의 시간 tp가 알려져 있으므로, 비교적 용이하게 클램프가 가능하지만, 신호(1102)의 A영역과 같이, 본래 페디스틀 레벨 lp이어야 할 곳에 고스트 신호가 부가되어 레벨 변화를 일으키고 있는 경우에는 페디스틀 클램프를 신호(1102)에 걸면 오히려 페디스틀 레벨이 왜곡되어, 신호(1103)과 같이 되어 버린다.

또한, 피크 클램프 방식에서는 신호(1102)의 수평 동기 신호 l₁,l₂,l₃,l₄의 낮은 레벨을 일정하게 하므로, 그의 출력은 신호(1104)와 같이 되어, 제4도에서 설명한 1수평 주사 기간내의 최소 레벨의 타이밍을 검출해서 이 타이밍을 최대 진폭의 수평 동기 신호의 타이밍으로 할 수 없게 된다.

따라서, 제4도의 방식이 수평 동기 신호의 검출 범위가 수직 귀선 기간내의 등화 펄스후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트만의 기간으로 되어 있는 점을 이용해서, 신호(1102)를 반전하여 피크 클램프를 걸면, 반전한 페디스틀 레벨이 일정하게 되므로, 출력 신호는 (1105)와 같이 된다. 신호(1105)에서, 수평 주사 기간 T_H마다 최대 레벨 신호의 타이밍을 검출하면, 그 타이밍의 초대 진폭의 수평 동기 신호의 타이밍으로 된다.

따라서, 제4도의 입력 영상 신호를 신호 반전 회로(405)에서 반전하고, 피크 클램프 회로(406)에서 클램프하는 방법은 수직 귀선 기간내에서 수직 동기 신호와 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버트만의 영상 신호의 페디스틀 레벨을 일정하게 유지해서 ADC의 샘플링을 안정하게 동작시키고, 또 수평 동기 신호의 검출을 용이하게 하는 효과가 있다.

다음에, 제1도의 실시예에서의 가변 지연 회로(105)의 구체적인 1예를 제12도에 도시한다. 제12도에서, (1201)은 마스터 클럭(4fcs)의 입력 단자, (1202)는 제1도의 영상 검파 회로(104)의 출력 영상 신호의 입력 단자, (1203)은 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호의 입력 단자, (1204)는 제4도의 가변 지연 회로의 제어 회로(414)의 출력 신호의 입력 단자, (1205)는 아날로그/디지탈 변환기(ADC), (1206)은 디지탈/아날로그 변환기(DAC), (1207), (1208), (1209)는 라인 메모리, (1210), (1211), (1212)는 타이밍 유지 회로, (1213), (1214), (1215)는 전환 스위치, (1216)은 3분주 회로, (1217)은 인버터, (1218)은 DAC(1206)의 출력 단자이다.

제13도는 제12도의 회로에서의 각부 신호의 타이밍도이다. 제13도에서, (1301)은 제1도의 동기 신호 발생 회로(108)의 출력 수평 동기 신호, (1302)는 라인 메모리 A(1207)의 내부 상태, (1303)은 라인 메모리B(1208)의 내부 상태, (1304)는 라인 메모리C(1209)의 내부상태, (1305)는 제1도의 영상 검파 회로(104)의 출력 신호(1306)은 신호(1305)의 최소 레벨을 검출한 신호, (1307)은 제4도의 가변 지연 회로의 제어 회로(414)의 출력 신호, (1308)은 3분주 회로(1216)의 하위 비트 출력 신호, (1309)는 상위 비트 출력 신호, (1310), (1311), (1312)는 전환 스위치(1213)의 출력 신호, (1313), (1314), (1315)는 전환 스위치(1214)의 출력 신호, (1316), (1317), (1318)는 전환 스위치(1215)의 출력 신호, (1319)는 타이밍 유지 회로(1210)의 출력 신호, (1320)은 타이밍 유지 회로(1211)의 출력 신호, (1321)은 타이밍 유지 회로(1212)의 출력 신호, (1322)는 DAC(1206)의 출력 신호이다.

제12도, 제13도를 참조해서 회로 동작을 설명한다.

입력 단자(1202)에서 입력된 입력 신호(1305)를 ADC(1205)로 아날로그/디지탈 변환을 실행하여 라인 메모리(1207), (1208), (1209)에 순차적으로 라이트 한다. 입력 신호(1305)에서 실선은 본래의 신호(주신호), 점선은 고스트 현상에 의해 부가된 고스트 신호이고, H1, H3, H5, H7은 본래의 수평 동기 신호, H2, H4, H6, H8은 고스트 신호에 의한 수평 동기 신호이다. ADC(1205)의 클럭, 라인 메모리(1207),(1208),(1209)의 라이트 클럭과 리드 클럭, DAC(1206)의 클럭은 단자(1201)에서 입력되는 4fsc(수평 동기 주파수 f_H의 910배의 주파수)의 클럭 신호로 한다. 라인 메모리는 히다찌 제품 HM₆₃₀₂₁P등으로 알려져 있는 것으로, 본 실시예는 HM₆₃₀₂₁P를 사용하고, 모드 설정은 시간축 신장 모드로 하고

는 로우로 고정하고 있다.

제4도의 실시예에 도시한 바와 같이, 입력 신호(1305)의 최저 레벨(제4도에서는 신호를 반전하므로 최대 레벨)의 타이밍을 검출해서 얻어지는 신호(1306)을 기초로 해서 가변 지연 회로의 제어 회로(414)에서 신호(1307)이 얻어진다.

제1도의 동기 신호 발생 회로(108)의 출력 신호(1301)을 3분주 회로(1216)으로 3분주해서 하위 비트 출력에서 신호(1308)을, 상위 비트에서 신호(1309)를 얻는다. 스위치(1213), (1214), (1215)는 신호(1308), 신호(1309)로 제어되는 스위치로, 신호(1308)이 하이, 신호(1309)가 로우 상태에서 좌단의 출력 단자 a가, 신호(1308)이 로우, 신호(1309)가 하이의 상태에서 중앙의 단자 b가, 신호(1308)이 하이, 신호(1309)가 하이의 상태에서 우단의 출력 단자 c가 입력 단자와 접속되고, 입력 단자와 접속되어 있지 않은 출력 단자는 하이를 출력하는 것이다. 스위치(1213)에 신호(1301)을 입력해서 단자 a에서 신호(1310)을, 단자 b에서 신호(1311)을, 단자 c에서 신호(1312)를 얻는다. 스위치(1214)의 입력 단자를 접지해서 출력 단자 a에서 신호(1311)을, 출력 단자 b에서 신호(1314)를, 출력 단자 c에서 신호(1315)를 얻는다. 신호(1307)을 인버터(1217)로 반전한 신호를 스위치(1215)에 입력해서 출력 단자 a에서 신호(1316)을, 출력 단자 b에서 신호(1317)을, 출력 단자 c에서 신호(1318)을 얻는다.

신호(1316)을 타이밍 유지 회로(1210)에 입력 해서 3H의 기간내는 매H마다 입력 신호와 같은 타이밍으로 신호를 출력해서 신호(1319)를 얻는다. 마찬가지로 해서, 신호(1317)을 타이밍 유지 회로(1211)에 입력해서 출력 신호(1320)을, 신호(1318)을 타이밍 유지 회로(1212)에 입력해서 출력 신호(1321)을 얻는다.

라인 메모리(1207)에는

(리드 리세트)신호로서 신호(1310),

(아웃풋 인에이블)신호로서 신호(1315),

(리드 리세트)신호로서 신호(1319)가 입력된다.

라인 메모리 HM₆₃₀₂₁P는 리드/라이트가 독립으로 동작할 수 있는 내부 어드레스를 가지고 있으므로, 클럭에 의해 어드레스가 1번지씩 증가한다. 시간축 압축 모드에서는 라이트 정지 기능에 의해 0∼2047번지에 데이타를 라이트한 후에 자동적으로 라이트를 정지하고, 다시 라이트 리세트 신호가 입력되면 다시 0번지 부터 데이타를 라이트한다. 따라서, 클럭을 4fsc로 한 경우는 1H가 910어드레스로 되므로, 신호(1310)과 같이 3H를 1회의 라이트 리세트로 하면, 이전의 데이타를 제거할 수 없다.

신호(1319)는 A영역에서 라이트된 데이타의 최대 진폭의 수평 동기 신호 H2의 지연 시간 T₁분만큼 C영역의 앞의 영역에서 H마다 3H기간과 같은 타이밍에서 펄스가 있으므로, 신호(1319)로 리드 리세트를 걸면, C영역에서는 수평 동기 신호 H2의 데이타에서 순차적으로 데이타가 리드되어 내부 어드레스에서 909가지의 데이타가 출력되면 신호(1319)에서 두 번째의 리드 리세트가 실행되어 내부 어드레스 0번지의 데이타에서 순차적으로, A영역에서 라이트된 데이타가 리드된다. 이 라인 메모리(1207)의 상태를 (1302)로 도시한다. 최초의 1H에서 데이타를 라이트하고, 다음의 H기간에서 리드 리세트를 걸어 마지막 H기간에서 리드해서 데이타를 리드한다.

라인 메모리(1208),(1209)에 대한 동작도 라인 메모리(1207)을 1H기간씩 동작이 어긋날뿐 전체 동작은 마찬가지이다. 리드된 데이타를 DAC(1206)에서 디지털/아날로그 변환해서 신호(1322)를 얻는다.

제14도는 제1도의 시간차 검출 회로(106)의 구체적인 다른 예를 도시한 블럭도이다. 제14도에서, (1401)은 데이타 평균 회로이다. 또 제4도의 부호와 동일한 부호는 동일한 기능을 갖는다.

제14도의 예가 제4도의 예와 다른 점은 데이타 기억 회로(412)의 출력 어드레스 데이타중에서 수직 귀선기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트만의 기간에서 검출된 어드레스 데이타의 평균을 데이타 평균 회로(1401)에서 연산하여 그 평균 어드레스 데이타를 가변 지연 회로의 제어 회로(414)에 출력하는 것이다. 따라서, 데이타 평균 회로(1401)의 출력 어드레스 데이타가 변화하는 것은 수직 동기 신호의 1주기마다 된다.

제4도의 예에서는 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호의 기간에서 검출된 어드레스 데이타중에서 마지막 수평 동기 기간에 검출된 어드레스 데이타만으로 수직 귀선 기간이외의 영상 정보가 다중되어 있는 기간의 가변 제어 회로(414)의 출력 신호의 타이밍이 일정하게 결정되어 버리지만, 제14도의 예에서는 수직 귀선 기간내의 등화 펄스기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간의 여러개의 어드레스 데이타의 평균을 취한 데이타로 가변 제어 회로(414)의 출력 신호의 타이밍이 일정하게 결정된다.

따라서, 제4도의 예에서는 수직 귀선 기간의 마지막 수평 동기 기간에서의 최대 진폭의 수평 동기 신호의 검출을 잘못한 경우, 다음의 수직 귀선 기간까지의 기간동안 TV화면상에서의 화상이 어긋나 버리지만, 제14도의 예에서는 최대 진폭의 수평 동기 신호의 검출을 잘못한 경우라도 평균에 의해 오차분을 감소시킬 수 있으므로, TV화면의 화상을 안정화시키는 효과가 있다.

제15도는 제1도의 시간차 검출 회로(106)의 또 다른 구체예를 도시한 블럭도이다. 제15도에서, (1501)은 데이타 상관 회로이다. 또, 제4도에서와 동일한 부호는 동일한 부호는 동일한 기능을 갖는다.

제15도에 도시한 예가 제4도에 도시한 예와 다른 점은 데이타 기억회로(412)의 출력 어드레스 데이타중에서 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간에서 검출된 어드레스 데이타사이의 상관성을 순차적으로 검출하고, 이전 데이타와 너무 동떨어진 데이타를 무시하도록 한 것이다. 단, 이전의 데이타와 값이 동떨어져 있더라도 그 동떨어진 데이타가 그후 연속해서 검출되면 그 동떨어진 데이타를 우선하도록 한다.

따라서, 제4도의 예에서는 제14도의 설명한 바와 같이, 수직 귀선 기간의 마지막 수평 동기 기간에서의 최대 진폭의 수평 동기 신호의 타이밍 검출에 의한 어드레스 데이타만으로 다음의 수직 귀선 기간까지의 가변 지연 회로의 제어 회로(414)의 출력 신호의 타이밍이 고정되어 버리므로, 최대 진폭의 수평 동기 신호의 오검출에 의해 다음의 수직 귀선 기간까지의, TV화면상의 호상이 어긋나버릴 가능성이 높지만, 제15도의 예에서는 이전의 어드레스 데이타와 순차 데이타를 비교하여, 오검출에 의해 멀리 동떨어진 어드레스 데이타가 얻어져도 무시되므로, TV화면의 화상을 보다 안정화하는 효과가 있다.

제16도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예를 도시한 블럭도이다. 제16도에서, (1601)은 최다 분포 데이타 검출 회로이다. 또 제4도에서의 부호와 동일한 부호는 동일한 기능을 갖는다.

제16도의 예가 제4도의 예와 다른 점은 데이타 기억 회로(412)의 출력 어드레스 데이타중에서 수직 귀선기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호만의 기간에서 검출된 어드레스 데이타의 최다 분포를 분포 데이타 검출 회로(1601)에서 검출하고, 검출된 최다 분포 어드레스 데이타를 가변 지연 회로의 제어 회로(414)에 출력되는 것이다.

따라서, 제4도의 예에서는 제14도에서 설명한 바와 같이, 수직 귀선 기간의 마지막 수평 동기 기간에서의 최대 진폭의 수평 동기 신호의 타이밍 검출에 의한 어드레스 데이타만으로 다음의 수직 귀선 기간까지의 가변 지연 회로의 제어 회로(414)의 출력 신호의 타이밍이 고정되어 버리므로, 최대 진폭의 수평 동기 신호의 오검출에 의해 다음의 수직 귀선 기간까지 TV화면상의 화상이 어긋난채로 될 가능성이 높지만, 제16도의 예에서는 최다 분포로 되는 어드레스 데이타를 선택하므로, 너무 동떨어진 어드레스 데이타가 선택되는 가능성이 적게 되므로, TV화면의 화상을 보다 안정화하는 효과가 있다.

제17도는 제1도의 시간차 검출 회로(106)의 또 다른 구체예의 블럭도이다. 제17도에서, 제4도 및 제14도에서의 부호와 동일한 부호는 동일한 기능을 갖는다. 또 (1701)은 최소값 검출 회로, (1702)는 최소값 검출 회로이다.

제14도의 실시예와 다른 점은 제14도의 예에서 타이밍 생성 회로(417)에서 데이타 평균 회로(1401)을 제어하고 있지만 제17도의 예에서는 타이밍 생성 회로(417)을 삭제하여 데이타 평균 회로(1401)에서 평균을 실행하는 어드레스 데이타의 기간의 제한을 무시한 것이다. 또 ADC(407)에 의해 전체 영상 신호 기간에서 안정한 아날로그/디지탈 변환을 실행하므로, 신호 반전 회로(405)를 삭제해서 LPF(404)의 출력 신호를 그대로 피크 클램프 회로(406)에 입력하도록 하였다. 또 신호 반전 회로(405)를 삭제해서 신호가 반전하지 않게 되었으므로, 제14도의 최대값 검출 회로(411), (413)을 최소값 검출 회로(411), (413)을 최소값 검출 회로(1701), (1702)로 변경하였다.

제14도의 예에서는 단자(403)에서 입력되는 제1도의 동기 신호 발생 회로(108)의 출력 수직 동기 신호가 고스트등에 의해 영상 신호의 수직 동기 신호와 동기할 수 없어 타이밍이 어긋나버린 경우에는 타이밍 생성 회로(417)의 출력 신호의 타이밍도 어긋나므로, 데이타 평균 회로(1401)에서 평균을 실행하는 기간이 수직 귀선 기간내의 등화 펄스 기간후, 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트 신호의 기간에서만 어긋난다. 또 이 기간은 방송국등에 의해 다르지만 최대에서도 10H기간 정도로 평균값도 적으므로, 이 기간의 타이밍이 어긋나버리면, 오차가 커진다. 그러나, 제17도의 예에서는 평균의 기호가 불안정하게 되어도 안정하게 가변 지연 회로의 제어 신호를 출력할 수 있는 효과가 있다.

제18도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예이다. 제18도에서, 제4도 및 제15도, 제17도에서와 동일한 부호는 동일한 기능을 갖는다.

제18도의 예가 제15도의 예와 다른 점은 타이밍 생성 회로(417), 신호 반전 회로(405)를 삭제하고, 최대값 검출 회로(411), (413)을 최소값 검출 회로(1701), (1702)로 교환한 것이다.

제18도의 예에서는 제17도의 예의 설명과 마찬가지로, 제1도의 동기 신호 발생 회로(108)의 출력 수직 동기 신호가 불안정하게 되어 있어도 안정하게 가변 지연 회로의 제어 신호를 출력할 수 있는 효과가 있다.

제19도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예이다. 제19도에서, 제4도 ACL 제16도에서와 동일한 부호는 동일한 기능을 갖는다.

제19도의 예가 제16도의 예와 다른 점은 타이밍 생성 회로(417), 신호 반전 회로(405)를 삭제하고, 최대값 검출 회로(411), (413)을 최소값 검출 회로(1701), (1702)로 교환한 것이다.

제19도의 예에서는 제17도의 예의 설명과 마찬가지로, 제1도의 동기 발생 회로(108)의 출력 수직 동기 신호가 불안정하게 되어도 안정하게 가변 지연 회로의 제어 신호를 출력할 수 있는 효과가 있다.

제20도는 제4도의 가변 지연 회로의 제어 회로(414)의 구체적인 예를 도시한 블럭도이다. 제20도에서, (2001)은 제4도의 데이타 기억 회로(412)의 출력 어드레스 데이타를 입력하는 입력 단자, (2003)은 카운터(416)의 출력 어드레스 데이타를 입력하는 입력 단자, (2004)는 어드레스 비교 회로, (2005)는 전환 스위치, (2006)은 어드레스 유지 회로, (2007)은 어드레스 연산 회로, (2008)은 일치 어드레스 검출 회로이다.

제21도는 제20도의 회로에서 각부 신호의 타이밍도이다. 제21도에서, (2101)은 수평 동기 신호, (2102)는 데이타 기억 회로(412)의 출력 어드레스 데이타열, (2103)은 어드레스 유지 회로(2006)의 출력 데이타열, (2104)는 어드레스 비교 회로(2004)의 출력 신호, (2105)는 수평 동기 신호(2101)의 시간축 확대도, (2106)은 카운터(416)의 출력 어드레스 데이타열, (2107)은 일치 어드레스 검출 회로(2008)의 출력 신호이다. 또 (2102), (2013), (2106)에 도시한 문자 X는 어드레스값을 나타내고 있다.

제20도, 제2도를 참조해서 회로 동작을 설명한다. 입력 단자(2001)에서 수평 주사 주기 T_H마다 입력된 데이타 기억 회로(412)의 출력 어드레스 데이타열(2102)와 어드레스 유지 회로(2007)의 출력 어드레스 데이타열(2103)을 어드레스 비교 회로(2004)에서 비교하고, 어드레스 데이타열(2102)의 값과 어드레스 데이타열(2103)의 값의 차가 어떤 기준값 이상으로 되면 하이, 그 기준값보다 작게 되면 로우를 출력하여 신호(2104)를 얻는다. (이 구체적인 예에서는 차의 기준값을 ±3으로 하고 있다.) 전환 스위치(2005)는 어드레스 비교 회로(2004)의 출력 신호(2104)가 하이인 경우는 입력 단자 a를, 신호(2104)가 로우인 경우는 입력 단자 b를 선택하도록 제어된다. 전환 스위치(2005)에서 선택된 어드레스 데이타를 어드레스 유지 회로(2006)에서 l수평 주사 기간 T_H출력한다. 어드레스 연산 회로(2007)에서는 (2106)으로 도시한 바와 같이, 어드레스 유지 회로(2006)의 출력 어드레스 데이타 X가 제4도의 카운터(416)의 출력 데이타로서는 수평 동기 신호에서 시간 T_x후의 어드레스로 되면, 다음의 수평 동기 신호에서 시간 T_x전의 어드레스 X'를 연산해서 일치 어드레스 검출 회로(2008)로 출력한다. 일치 어드레스 검출 회로(2008)에서는 어드레스 연산 회로의 출력 어드레스 데이타와 입력 단자 (2003)에서 입력되는 제4도의 카운터(416)의 어드레스 데이타열 (2106)이 일치하는 타이밍을 검출해서 신호(2107)을 출력한다.

본 실시예에 의하면, 어드레스 비교 회로(2004)와 전환 스위치(2005)에서, 어드레스 유지 회로(2006)의 출력 어드레스 데이타와 제4의 데이타 기억 회로(412)의 출력 어드레스 데이타를 비교해서 그 차가 기준으로 되어 있는 범위를 넘지 않는한, 데이타 기억 회로(412)의 출력 어드레스 데이타를 무시하고 어드레스 유지 회로(2006)의 출력 어드레스를 선택하므로, 제4도에 도시한, 수평 동기 신호의 타이밍 검출 신호의 미소한 지터에 의해, 데이타 기억 회로의 출력 어드레스 데이타도 미소하게 변화하여도, 그 변화가 어드레스 비교 회로(2004)의 기준 범위내로 되면, 전환 스위치는 입력 단자 b를 선택하여 출력 어드레스는 고정으로 되어, 여기서 수평 동기 신호의 타이밍 검출의 지터를 흡수할 수 있다. 또 본래의 신호와 고스트에 의한 신호의 레벨비인 DU비가 가 반전하고, 수평 동기 신호의 타이밍이 크게 변화하여 데이타 기억 회로(412)의 출력 어드레스 데이타도 크게 변화하면, 전환 스위치는 입력 단자 a를 선택하여 데이타 기억 회로(412)의 어드레스 데이타를 출력하므로, 큰 수평 동기 신호의 타이밍 변화에는 즉시 추종한다.

따라서, 본 실시예에 의하면, 수평 동기 신호의 타이밍 검출의 미소한 지터를 흡수함과 동시에, 본래의 신호와 고스트 신호의 비인 DU비가 반전해서 수평 동기 신호의 타이밍이 크게 변화하는 경우에는 즉시 추종하므로, 수평 동기 신호의 타이밍 검출의 지터에 의한 TV화면의 색이 고르지 않음이나 컬러 영상의 백흑화를 방지하면서 DU비 반전에 의한 수평 동기 신호의 타이밍의 어긋남에도 대응할 수 있는 효과가 있다.

제22도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예이다. 제22도에서, (2201)은 등화 펄스 기간 검출 회로, (2202)는 카운터이다. 또, 제4도, 제14도에서의 부호와 동일한 부호는 동일한 기능을 갖는다.

제22도의 예가 제14도의 예와 다른 점은 등화 펄스 기간 검출 회로(2201)에서 검출되는 등화 펄스 기간에서 데이타 평균 회로(1401)을 제어해서 수평 동기 신호의 타이밍을 검출하는 것은 아니고, 등화 펄스의 타이밍을 검출하는 것이다. 따라서, 카운터(2202)는 주기를 수평 주사 기간 T_H의 ½로 하는 카운터이고, 리세트는 입력 단자(415)에서 입력되는 클럭을 분주해서 이루어지는 T_H/2마다의 리세트 펄스와 입력 단자(402)에서 입력되는 T_H마다의 수평 동기 신호의 어떤 것에서도 리세트가 걸리도록 되어 있다.

제14도의 예에서는 장래적으로, 수직 귀선 기간내의 등화 펄스 기간후의 영상 정보나 문자 방송이 다중되어 있지 않은 수평 동기 신호와 컬러 버스트만의 기간에 고스트 삭제 기준 신호(GCR 신호) 등과 같은 신호가 다중되어 수평 동기 신호와 컬러 버스트 신호만의 기간이 없게 되므로, 다중된 신호에 의해 수평 동기 신호의 검출이 안정하게 될 수 없는 일이 있지만, 본 실시예에서는 새로운 신호가 다중될 가능성이 적은 등화 펄스 기간에서 검출을 실행하므로, 장래적으로도, 다중 신호에 영향을 받는 일 없이 등화 펄스의 타이밍을 검출할 수 있으므로, 안정하게 가변 지연 회로의 제어 신호를 출력하는 효과가 있다.

제23도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예를 도시한 블럭도이다. 제23도에서, 제4도, 제15도, 제22도에서와 동일한 부호는 동일한 기능을 갖는다.

제23도의 예가 제15도의 예와 다른 점은 제22도의 설명과 마찬가지로 등화 펄스의 타이밍 검출에 의해 가변 지연 회로(414)의 출력 신호의 타이밍이 결정되는 것이다.

본 실시예에 의하면, 장래적으로 새로운 신호가 다중될 가능성이 적은 등화 펄스 기간에서 검출을 실행하므로, 다중 신호에 영향을 받는 일없이 등화 펄스의 타이밍 검출을 실행할 수 있으므로, 안정하게 가변 지연 회로의 제어 신호를 출력할 수 있는 효과가 있다.

제24도는 제1도의 시간차 검출 회로(106)의 또 다른 구체적인 예를 도시한 블럭도이다. 제24도에서, 제4도, 제16도, 제22도에서의 부호와 동일한 부호는 동일한 기능을 갖는다.

제24도의 예가 제16도의 예와 다른 점은 제22도의 설명과 마찬가지로 등화 펄스의 타이밍 검출에 의해 가변 지연 회로의 제어 회로(414)의 출력 신호의 타이밍이 결정되는 것이다.

본 실시예에 의하면, 장래적으로, 새로운 신호가 다중될 가능성이 적은 등화 펄스 기간에서 검출을 실행하므로, 다중 신호에 영향을 받는 일없이 등화 펄스의 타이밍 검출을 실행할 수 있으므로, 안정하게 가변 지연 회로의 제어 신호를 출력할 수 있는 효과가 있다.

이하, 본 발명의 1실시예의 블럭도를 도시한 제1도중에 도시한 동기 신호 발생 회로(108)의 실시예를 설명한다.

제25도에 동기 신호 발생 회로(108)의 1예의 블럭도를 도시한다.

제25도에서, (2500)은 기준 클럭(2505)를 발생하는 기준 클럭 신호 발생 회로이고, 이 기준 클럭의 주파수는 이것을 적당하게 분주하면 동기 신호(202)와 동일 주파수로 되는 주파수로 된다. (2501)의 동기 에지 검출 회로이고, 이것은 동기 신호(202)의 입력마다 그 입력 예지를 검출하여 기준 클럭(2505)에 동기한 펄스 신호로서 출력한다. (2503)은 분주 회로로, 기준 클럭(2502)를 분주해서 동기 신호(202)와 동일 주파수의 펄스 신호를 출력한다.

(2502)는 상관 판정 회로로, 동기 에지 검출 회로(2501)의 출력 펄스 신호와 분주 회로(2503)의 출력 펄스 신호의 주파수와 위상 비교를 실행하여 일치한 경우에만 그것을 출력한다. (2504)는 분주 회로로, 상관 판정 회로(2502)의 출력 신호를 리세트 신호로 해서 기준 클럭(2505)를 분주해서 동기 신호(202)와 동일한 주파수에서 위상이 합치된 동기 신호(203)이 발생한다.

제 26도는 상관 판정 회로(2502)의 구성예를 도시한 블럭도이고, 제27도는 제26도의 동작 설명에 사용되는 각부위 파형을 도시한 것이다.

제25도까지에서 설명한 구성 요소에 대해서는 그의 설명을 생략한다.

제26도중, (2601)∼(2603)은 각각 논리곱 게이트이다.

(2604)는 게이트(2601) 및 (2602)를 제어하는 게이트 제어 회로이고, 게이트(2602)의 출력 신호(2507)의 하강에서 게이트 제어 출력(2607)을 고레벨로 변화시키고, 다음에 기술하는 비교 회로(2605)의 출력 신호(2606)의 상승 입력에 대해서는 게이트 제어 출력(2607)을 저레벨로 변화시킨다. 즉, 게이트 제어 출력(2607)을 저레벨로 변화시킨다. 즉, 게이트 제어 출력(2607)이 고레벨인 때는 게이트(2601)이 열리고 게이트(2602)는 닫히며, 저 레벨인 때는 게이트(2601)이 닫히고 게이트(2602)는 열리는 상태이다.

지금 게이트(2602)가 열려 있으며, 동기 에지 검출 회로(2501)의 출력 펄스 신호(2506)은 게이트(2602)를 통하고, 그 출력 신호(2507)은 분주 회로(2503)를 리세트한다. 그 게이트(2602)의 출력 신호(2507)은 그의 하강에서 게이트 제어 출력(2607)을 고레벨로 변화시켜 게이트(2602)를 닫히게 하고 게이트(2601)을 연다.

분주 회로(2503)은 리세트후, 기준 클럭(2505)를 분주하여 동기 신호(202)와 동일 주기마다 펄스 신호(2508)을 출력하고, 그 출력은 게이트(2603)의 제1의 입력으로 입력된다.

한편, 이후 입력되는 동기 에지 검출 펄스 신호(2506)은 게이트(2601)을 통하고, 그 출력 신호(2608)은 게이트(2603)의 제2의 입력으로 입력된다.

동기 에지 검출 펄스(2506)이 정규의 동기 신호에서 검출된 것인가 아닌가는 분주 회로(2503)을 리세트한 타이밍, 즉 제27도의 T₁에서 다음에 입력되는 타이밍 T₂까지의 주기가 정규의 동기 신호 1주기와 알치하고 있는 것에 의해 판정할 수 있다. 분주 회로(2503)은 리세트후, 동기 신호와 같은 주파수마다 펄스 신호(2508)을 출력한다. 이때 게이트(2601)에 의해 출력된 펄스 신호(2608)과 상기 펄스 신호(2501)이 일치하면, 타이밍 T₂에서의 동기 에지 검출 펄스(2506)은 정규의 동기 신호에서 검출된 것으로 판정되어 게이트(2603)에 의해 동기 리세트 신호(2509)로서 출력된다.

비교 회로(2605)는 동기 리세트 신호(2509)와 분주 회로(2503)의 출력 펄스 신호(2508)이 불일치한 경우에 펄스 신호(2606)을 출력한다.

타이밍 T₂에서는 동기 리세트 신호(2509)와 분주 회로(2503)의 출력 펄스 신호(2508)이 일치하고 있으므로, 비교 회로의 출력 신호(2606)은 저레벨인 상태로 있는 것에 의해 게이트 제어 신호(2607)이 불변이고, 게이트(2601)은 열린 상태를 유지한다.

그런데 동기 신호(202)에 전기적인 잡음이 섞여 있는 경우, 동기 에지 검출의 출력 펄스 신호(2506)에는 당연히 잡음성의 펄스가 포함될 가능성이 있다. 예를 들면, 제27도중의 T₃및 T₄가 이것이지만, 게이트(2601)의 출력 신호(2608)로서 T₃및 T₄의 타이밍에 신호가 나타나도 정규의 동기 신호와는 주기도 위상도 일치하지 않으므로, 분주 회로(2503)의 출력 신호(2508)과 일치하는 일이 없고, 게이트(2603)의 출력으로 나타나지 않는다. 따라서, 비교 회로(2605)의 출력 신호에 변화는 없고, 게이트(2601)은 열린 상태에서 다음의 동기 에지 검출 신호(2506)의 입력을 갖는다.

상기 T₂의 타이밍에서 정확히 1동기 주기후 T₅의 타이밍에 동기 에지 검출 신호(2506)이 입력되면, 이것은 분주 회로(2503)의 출력 펄스 신호(2508)과 일치하므로, 재차 일치 판정을 실행하는 게이트(2603)에서 동기 리세트 신호(2509)를 출력한다.

또 수신 전파가 차단되거나 극단의 영상 진폭의 변화등에 의해 동기 신호(202)가 드롭아웃하면, 물론 동기 에지 검출 신호(2506)의 입력은 없다. 제27도에서 T₆은 T₅에서 정확히 1동기 주기후이다. 타이밍 T₆에서 분주 회로(2503)은 펄스 신호(2508)을 출력하지만, 동기 에지 검출 신호(2506)이 드롭아웃하고 있으므로, 게이트(2603)에는 펄스 신호(2608)이 입력되지 않는다. 따라서 게이트(2603)의 출력 신호(2509)는 나타나지 않는다. 한편, 비교 회로(2605)는 풀일치 신호(2606)을 출력하여 이것에 의해 게이트 제어 신호(2607)이 저레벨로 변화하므로, 게이트(2601)은 닫히고, 게이트(2602)는 열린다.

다음에, T₇의 타이밍에서 입력되는 동기 에지 검출 신호(2506)은 게이트(2602)를 통해서 분주 회로(2503)을 리세트한 후, 게이트 제어 신호(2607)을 고레벨로 변화시켜 게이트(2602)를 닫고 게이트(2501)을 연다. 이후는 상기와 마찬가지로 1동기 주기마다 상관 판정을 실행한다.

이상과 같이 얻어진 동기 리세트 신호(2509)는 동기 신호(202)에서 잡음을 제거하여 정규의 동기 신호와 상관을 취한 신호이므로, 상기 동기 리세트 신호(2509)에 의해 리세트되는 분주 회로(2504)는 잡음으로 잘못 리세트되는 일이 없고, 발생하는 동기 신호(203)은 입력 동기 신호(202)와 주파수와 위상이 일치한 안정된 신호이다.

제28도는 상관 판정 회로(2502)의 다른 구성예의 일부 블럭도로서 일부 개략도이며, 제29도에 제28도의 동작 설명에 사용하는 각부의 파형을 도시한다.

제27도까지의 공통의 구성 요소에 대해서는 설명을 생략한다.

제28도중, (2801)은 논리곱 게이트이다. (2802)는 카운터 회로이고, 게이트(2603)의 출력 펄스 신호(2509A)를 계수하여 설정된 값 이상을 계수하면, 게이트(2801)을 열고 신호(2803)을 출력한다.

게이트(2603)에서 펄스 신호가 출력되는 동작은 제26도, 제27도에서 설명한 것과 마찬가지이다.

카운터(2802)는 비교 회로(2605)의 불일치 판정 출력 펄스 신호(2606)에 의해 리세트된다. 카운터 회로(2802)는 리세트후에 입력되는 게이트(2603)의 출력 펄스 신호(2509A)를 계수하기 시작해서 계수값이 초기 설정값이상으로 되면, 그 출력(2803)을 고레벨로 유지한다. 카운터 회로의 출력(2803)이 고레벨을 유지하고 있는 긱나에 게이트(2801)이 동기 리세트 신호(2509B)를 출력한다.

제29도는 카운터 회로(2802)의 출력 설정값을 4로 한 것으로, 게이트(2603)의 출력 펄스 신호(2509A)가 리세트된 후 4개를 입력하면, 그 출력(2803)을 고레벨로 변화시켜 게이트(2801)은 게이트(2603)의 출력 펄스 신호(2509A)의 5개째 이하를 동기 리세트 신호(2509B)로서 출력한다. 카운터 회로(2802)의 설정값 미만중에 비교 회로(2605)에 의해 불일치 판정 출력(2606)이 있으면, 카운터 회로(2802)는 리세트 되고, 게이트(2801)이 닫혀진 그대로 되므로, 동기 리세트 신호(2509B)는 출력되지 않는다.

따라서, 게이트(2603) 및 비교 회로(2605)에서의 동기 일치 판정이 카운터 회로(2802)에서 설정된 값을 넘는 연속 상관이 있으면, 게이트(2801)에서 동기 리세트 신호(2509B)를 출력하지만, 상기 카운터 회로(2802)가 설정된 값이하의 상관이 없는 경우는 동기 리세트 신호(2509B)가 출력되지 않는다. 예를 들면, 입력 동기 신호(202)에 포함되는 여러개의 노이즈가 우연히 동기 신호와 같은 1주기로 간주되어 그 입력 예지에서 검출된 신호가 게이트(2603)에서 출력되어도 그 연속 상관이 카운터 회로(2802)에 의해 설정된 값이하로 있으면, 게이트(2801)에서 동기 리세트 신호는 출력되지 않으므로, 분주 회로(2504)를 상기 노이즈에 의해 잘못 리세트하지는 않는다.

상기의 설명에서는 카우터 회로(2802)에서 연속 상관의 설정값을 고정시켜 설명했지만, 고정에 한정되지 않고 수신 조건등에 따라서 설정값을 가변으로 하는 방법도 있다. 도시하지는 않았지만, 이 경우 카운터 회로(2802)는 여러개의 설정값을 전환하는 구성으로 하고, 이것을 도시하지 않은 상관수 가변 제어 수단에서의 제어 신호에 의해 전환한다.

상관수 가변 제어 수단의 한가지 방법으로서는 수신 전계의 강약을 수신기의 AGC 전압 변화에 의해 검지하여 AGC 전압의 크기에 따라서 상관수의 설정값을 전환하는 제어 신호를 발생하느그런데 것이다. 예를 들면, 강전계에서 동기 신호는 안정해서 상관수를 높은 값으로 설정해도 상관이 얻어지는 가능성은 많지만, 약전계에서는 동기 신호의 드롭아웃등에 의해 장기간의 연속 상관이 얻어지는 일이 거의 없으므로, 상관수를 너무 높은 값으로 설정하면 동기 발생 회로의 입출력의 동기 발생 회로의 입출력의 동기 신호의 위상이 일치하지 않은 채로 되는 것도 고려된다. 따라서 강전계에서는 연속 상관수를 높게, 약전계에서는 낮게 설정값이 변화하도록 제어 신호를 발생한다.

상관수 가변 제어 수단의 또 다른 예로서는 수신 채널의 전환에 따라 상관수를 전환하는 방법이 있다.

일반적으로 다른 방송국에서는 동기 신호의 위상이 같지 않다. 수신 채널을 전환하면 전환전의 동기 신호와는 위상이 상관이 없으므로, 동기 리세트 신호는 출력되지 않는다. 전환한 후의 동기 신호를 입력하면 새로운 타이밍에서 상관 판정을 시작하고, 카운터 회로(2802)에서 설정된 연속 상관수를 넘으면 새로운 동기 리세트 신호를 출력하게 된다. 따라서, 수신 채널을 전환하고 나서 새로운 동기 리세트 신호를 출력할 때까지의 기간은 수신 채널을 전환하기전의 타이밍에서 동기 신호를 발생하고 있으므로, 카운터 회로(2802)의 연속 상관의 설정값이 높은 만큼 동기 어긋남의 시간은 길다. 그래서 수신 채널을 전환한 직후는 도시하지 않았지만 채널 선택 회로등에서의 수신 채널의 전환 정보에 의해 카운터 회로(2802)의 연속 상관의 설정값을 낮은 값으로 변환하고, 상관 판정후의 동기 리세트 신호에 의해 상기 설정값을 높은 값으로 되돌리도록 하면 수신 채널 변환후의 동기 어긋난 시간을 짧게 할 수 있다.

제30도는 제25도에 도시된 동기 발생의 1실시예를 수평 동기 및 수직 동기 발생에 적용한 예의 블럭도이다.

제30도에서, (2501A)는 수평 동기 에지 검출 회로에서 입력 수평 동기 신호(202a)의 입력 에지마다 기준 클럭(2505)에 동기한 펄스 신호로서 검출된다. 기준 클럭(2505)는, 예를 들면 14318kHz라는 높은 주파수에서 분주 회로(2503A)가 이것을 910분주하는 것에 의해 수평 동기 신호와 같은 반복 주파수를 얻는다. 수평 상관 판정 회로(2502A)는 수평 동기 에지 검출 신호와 분주 회로(2503A)의 출력신호를 비교하여 위상 및 주파수가 일치한 경우, 이것을 수평 동기 리세트 신호로서 출력한다. 분주 회로(2503A)는 수평 동기 리세트 신호에 의해 리세트되어 14318KHz의 기준 클럭(2505)를 910분주하는 것에 의해 안정한 수평 동기 신호(201a)를 발생한다. 분주 회로(2504A)는 455분주후 2분주하는 것에 의해 910분주 회로를 구성하고 있다. 분주 회로(2504A)의 455분주 클럭(2506)은 수평 동기 신호의 반복 주파수의 2배의 주파수(2fH)이다.

(2501B)는 수직 동기 예지 검출 회로로서 입력 수직 동기 신호(202b)의 입력 예지마다 2fh 클럭 신호(2506)에 동기한 펄스 신호를 검출한다. 분주회로(2503B)는 2fh 클럭(2506)을 525분주하는 것에 의해 수직 동기 신호와 같은 반복 주파수 60㎐를 얻는다.

수직 상관 판정회로(2502B)는 수직 동기 신호와 분주 회로(2503B)의 출력 신호를 비교하여 위상 및 주파수가 일치한 경우에 이것을 수직 동기 리세트 신호로서 출력한다.

분주 회로(2504B)는 수직 동기 리세트 신호에 의해 리세트되어 수평 동기 주파수의 2배의 주파수의 2fH 클럭 신호(2506)을 525분주하는 것에 의해 안정한 수직 동기 신호(203b)를 발생한다.

제31도는 수평 동기 및 수직 동기 발생의 다른 실시예를 도시한 블럭도이다.

제30도와 구성이 중복하는 것에 대해서는 설명을 생략한다. (3101)은 분주 회로(2504A)를 필드내의 임의의 라인에서만 리세트를 걸도록 제어하는 수평 리세트 제어 회로이다. (2504C)는 수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트 되어 수평 동기 주파수의 2배의 주파수의 2fH 클럭 신호(2506)을 525분주하는 것에 의해 안정한 수직 동기 신호(203b)를 발생함과 동시에 수평 리세트 제어 회로(3101)의 제어 회로(3102)를 출력한다.

제32도는 제31도중이 수평 리세트 제어 회로(3101)의 1예를 도시한 블럭도이다. 수평 상관 판정 회로(2502A)의 출력 신호는 분주 회로(3201)을 리세트한다. 분주 회로(3201)은 14318KHz의 기준 클럭(2505)를 910분주할때마다, 즉 1수평 주기마다 리세트 신호와 같은 위상으로 펄스 신호를 출력하여 게이트(3202)의 제1의 입력 단자에 인가한다. 게이트(3202)의 제2의 입력 단자로 입력되는 제어 신호(3102)가 고레벨일 때, 분주 회로(3201)의 출력 펄스 신호는 게이트(3202)에서 출력되어 분주 회로(2504A)를 리세트하지만, 제어 신호(3102)가 저레벨일 때, 게이트(3202)는 닫혀져 있으므로, 분주 회로(2504A)로 리세트 신호는 입력되지 않는다. 따라서, 예를 들면 수직 귀선 소거 기간내에서만 제어 신호(3102)를 고레벨로 하면, 이기간만큼 분주 회로(2504A)는 리세트되므로 수평 동기 리세트되므로 수평 동기 리세트 점이 화면상에 나타나는 일은 없다.

제33a도는 본 발명의 다른 실시예를 도시한 블럭도이다. 제1도와 구성 요소가 마찬가지인 것은 설명을 생략한다.

제1도와의 상이점은 가변 지연 회로(105)와 시간차 검출 회로(106)이 없다는 점이다. 동기 신호 발생 회로(108)은 제31도와 동일한 구성으로 하여 여기서는 그 설명은 생략하지만, 수평 동기의 리세트는 수직 귀선 기간내에서만 실행한다.

본 실시예에 의하면, 동기 신호 발생 회로(108)이 동기 분리 회로(107)의 출력 동기 신호에 동기된 안정한 동기 신호를 발생하고 상기 동기 신호에 의해 TV 모니터(109)의 동기 시스템을 구동하므로, 예를 들면 페이딩 현상에 의해 영상 신호중의 동기 신호의 진폭이 급격히 변화하거나 약전계에서 노이즈에 의해 동기 분리 출력에 오염된 동기 신호가 출력되어도, TV모니터(109)는 동기를 잘못하는 일이 없고, 또 수직 귀선 기간 이외에서 동기 신호 발생 회로(108)의 출력 수평 동기 신호의 타이밍은 변화하지 않으므로, 화면중에 수평 동기의 왜곡이 생기는 일도 없어서, 보기 쉬운 수신 화면을 제공할 수 있다.

제33b도는 본 발명의 다른 실시예를 도시한 블록도이다. 제33도(a)와 구성 요소가 마찬가지인 것은 설명을 생략한다.

(3301)은 영상 검파 회로(104)에 의해 출력된 영상 신호(201)에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중 최대 진폭을 갖는 동기 신호를 검출하는 최대값 검출 회로로서, 상기 최대 진폭의 동기 신호를 동기 신호 발생 회로(108b)로 입력한다. 동기 신호 발생 회로(108b)는 상기 최대 진폭의 동기 신호와 동기된 안정한 동기 신호(203)을 발생하여 상기 동기 신호(203)을 TV모니터(109)로 공급한다. 여기서, 동기 신호 발생 회로(108b)는 최대값 검출 회로(3301)의 출력 신호의 상관 판별을 행할 필요가 없으므로, 제25도에서의 동기 에지 검출 회로(2501), 상관 판정 회로(2502), 분주 회로(2503)을 삭제해서 제42도에 도시한 구성으로 한다. 제42도에서, (4001)은 최대값 검출 회로(3301)의 출력 신호이다. 제25도와 동일 기능으로 한다.

분주 회로(2504)에서 최대값 검출 회로(3301)의 출력 신호(4001)을 리세트 신호로 하고 기준 클럭 신호 발생 회로(2500)의 출력을 클럭으로 해서 분주하여 최대값 검출 회로의 출력 신호(4001)에 동기된 동기 신호(203)을 얻는다.

본 실시예에 의하면, 고스트에 의해 영상 신호중의 동기 신호의 1주기내에 여러개의 동기 신호가 포함되어 있는 경우에도 TV화면상의 동기를 안정하게 하여 DU비 반전에서의 TV화면상의 주신호가 이동하는 현상을 경감시키는 효과가 있다.

제34도에 본 발명의 또 다른 실시예를 도시한다. 제34도에서, 제1도의 부호와 동이한 부호는 동일한 기능을 갖는다.

제1도와의 상이점은 제1도의 동기 분리 회로(107)을 배제하는 것에 의해 영상 검파 회로(104)의 출력 영상 신호에 포함되는 동기 신호의 타이밍과 완전히 독립한 타이밍에서 동기 신호 발생 회로(108c)에서 기준 동기 신호(203)이 출력되는 것이다. 따라서, 기준 동기 신호 발생 회로(108C)의 구성은 제25도의 구성에서 동기 에지 검출 회로(2501), 상관 판정 회로(2502), 분주 회로(2503)을 삭제해서 제43도의 구성으로 하면 좋다. 제43도에서 제25도와 동일한 부호는 동일한 기능을 갖는다.

본 실시예에서는 제1도와 마찬가지로 시간차 검출 회로(106)에서 동기 신호 발생 회로(108C)로부터 출력되는 기준 동기 신호와 그 동기 주기내의 영상 신호에 포함되는 동기 신호의 최대 진폭의 것의 시간차를 검출하고, 그 시간차에 따라 가변 지연 회로에서 지연량을 제어하는 것에 의해 영상 신호에 포함되는 최대 레벨의 동기 신호와 동기 신호 발생 회로(108C)의 기준 동기 신호의 타이밍을 더하여 TV모니터(109)에 출력하므로, 고스트에 의해 영상 신호에 여러개의 동기 신호가 포함되는 경우에도 TV화상의 동기의 왜곡을 무시함과 동시에 TV화면상에서의 화상 스키핑 현상을 저감하는 효과가 있다.

제35도에 본 발명의 또 다른 실시예를 도시한다. 제35도에서, 제1도와 동일한 부호는 동일한 기능을 갖는다.

제35도의 실시예의 회로 동작은 제34도의 실시예와 대략 마찬가지이지만, 상이점은 지연 보정을 피드포워드형으로한 제34도에 대해, 동기 신호 발생 회로(108C)에서 출력되는 기준 동기 신호사이에서 시간차 검출을 실행하는 대상의 영상 신호를 가변 지연 회로(105)에서 지연한 후의 영상 신호로 해서 피드백형으로 한점이다.

제35도의 실시예에 의하면, 제1도의 실시예에서와 마찬가지로 고스트에 의한 동기의 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제36도에 본 발명의 다른 실시예의 블럭도를 도시한다. 제36도에서, 제1도와 동일한 부호에 대해서는 설명을 생략한다. 제37도는 제36도의 동작 설명에 사용하는 각부의 신호 파형을 나타낸 것이다.

(3601)은 영상 신호의 페디스를 레벨을 일정값으로 하는 클램프 회로이다. (3602)는 상기 클램프 회로(3601)에서 페디스를 클램프된 영상 신호(3701)의 페디스를 레벨이하의 휘도 신호를 클리핑하는 클리칭 회로이다. (3603)은 상기 클리핑 회로(3602)에 의해 페디스를 레벨 이하의 휘도 신호를 클리핑된 영상 신호(3702)와 동기 신호 발생 회로(108)에 의해 발생된 기준 동기 신호(203)을 합성하는 동기 가산 회로이다. 상기 동기 가산 회로(3603)에서 합성된 영상 신호(3703)은 TV모니터(109)로 공급된다.

본 실시예에 의하면, 고스트에 의해 영상 신호에서의 동기 신호의 1주기중에 여러개의 동기 신호가 포함되어 있는 경우에 상기 여러개의 동기 신호를 전부 제거한 후, 동기 신호의 1주기중에 단 하나의 안정된 동기 신호를 부가하여 TV모니터로 공급하므로, TV모니터로 영상 신호와 동기 신호를 각각 독립으로 입력시키는 일이 없고 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제38도에 본 발명의 다른 실시예의 블럭도를 도시한다. 도면중, 제3도와 동일한 구성 요소에 대해서는 설명을 생략한다. 또 도면중(3601)∼(3603)의 구성 요소에 대해서는 제36도에서 설명한 것과 마찬가지이다.

본 실시예에 의하면, 제3도에 도시한 바와 같이, TV모니터로 영상 신호와 동기 신호를 각각 독립으로 입력시키는 일이 없고, 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제39도에 본 발명의 다른 실시예의 블럭도를 도시한다. 도면중, 제33도(b)와 동일한 구성 요소에 대해서는 설명을 생략한다. 또 도면중, (3601)∼(3603)의 구성 요소에 대해서는 제36도에서 설명한 것과 마찬가지이다.

본 실시예에 의하면, 제33a,b도에 도시한 바와 같이, TV모니터로 영상 신호와 동기 신호를 각각 독립으로 입력시키는 일이 없고, 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제40도에 본 발명의 또 다른 실시예의 블럭도를 도시한다. 도면중, 제34도와 동일한 구성 요소에 대해서는 설명을 생략한다. 또 도면중, (3601)∼(3603)의 구성 요소에 대해서는 제36도에서 설명한 것과 마찬가지이다.

본 실시예에 의하면, 제34도에 도시한 바와 같이, TV모니터로 영상 신호와 동기 신호를 각각 독립으로 입력시키는 일이 없고, 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제41도에 본 발명의 또 다른 실시예의 블럭도를 도시한다. 도면중, 제35도와 동일한 구성 요소에 대해서는 설명을 생략한다. 또 도면중, (3601)∼(3603)의 구성 요소에 대해서는 제36도에서 설명한 것과 마찬가지이다.

본 실시예에 의하면, 제35도와 같이 TV모니터로 영상 신호와 동기 신호를 각각 독립으로 입력시키는 일이 없고, 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제44도에 본 발명의 또 다른 실시예의 블럭도를 도시한다. 제44도에서 (110)은 영상 신호의 출력 단자이다. 또 제44도에서 제34도와 동일한 부호는 동일한 기능을 가지므로, 그의 설명은 생략한다.

제44도의 예가 제34도의 예와 다른 점은 외부의 표시부에 영상 신호의 출력 단자(110)에서 영상 신호만을 출력하고, 동기 신호 발생 회로(108C)의 기준 동기 신호는 출력하지 않는 점이다

본 실시예에 의하면, 제34도 같이, 표시부에 영상 신호와 동기 신호를 각각 독립으로 출력하는 일이 없고, 제1도와 마찬가지로 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

제45도에 본 발명의 또 다른 실시예의 블럭도를 도시한다. 제45도에서 제44도와 동일한 부호는 동일한 기능을 갖는다.

제45도의 예와 제44도의 예의 다른 점은 지연 보정을 피드포워드형으로 한 제44도에 대해 제45도에서는 지연 보성을 피드백형으로 한 점이다.

본 실시예에 의하면, 제44도의 예와 마찬가지로 표시부에 영상 신호와 동기 신호를 각각 독립적으로 출력하는 일없이 동기 왜곡 및 화상의 이동 현상을 저감시키는 효과가 있다.

Claims (42)

1. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 상기 텔레비젼 신호에 포함되는 동기 신호를 분리하는 동기 분리 회로(107), 상기 동기 분리 회로(107)의 출력 동기 신호와 동기한 기준 동기 신호를 발생하는 동기 신호 발생 회로(108)과 상기 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고, 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106)을 포함하는 텔레비젼 수신기.
2. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켠

   다음단에 출력하는 가변 지연 회로(105), 상기 텔레비젼 신호에 포함되는 동기 신호를 분리하는 동기 분리 회로(107), 상기 동기 분리 회로(107)의 출력 동기 신호에, 동기한 기준 동기 신호를 발생하는 동기 신호 발생 회로(108)과 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고, 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106)을 포함하는 텔레비젼 수신기.
3. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 감파된 상기 텔레비젼 신호를 포함되는 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 검출하는 최대값 검출 회로(3301)과 상기 최대값 검출 회로(3301)에서 검출 되는 상기 최대 진폭의 동기 신호와 동기해서 동기 신호를 발생하는 동기 신호 발생 회로(108b)를 포함하는 텔레비젼 수신기.
4. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 기준 동기 신호를 발생하는 동기 신호 발생 회로(108C)와 상기 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고, 상기 시간차에 따라 상기 가변 지연 회로는 (105)에서의 지연량을 제어하는 시간차 검출 회로(106)을 포함하는 텔레비젼 수신기.
5. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 기준 동기 신호를 발생하는 동기 신호 발생 회로(108C)와 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그 중의 최대 진폭을 가진 동기 신호와 상기 기준 동기 신호사이의 시간차를 검출하고 상기 시간차에 따라 상기 가변 지연회로는 (105)에서의 지연량을 제어하는 시간차 검출 회로(106)을 포함하는 텔레비젼 수신기.
6. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 상기 텔레비젼 신호를 포함되는 동기 신호를 분리하는 동기 분리 회로(107), 상기 동기 분리 회로(107)의 출력 동기 신호에, 동기한 기준 동기 신호를 발생하는 동기 신호 발생 회로(108), 상기 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기 신호와 상기 기준 동기 신호사이의 시간차를 검출하고 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106), 상기 가변 지연 회로(106)의 출력측의 텔레비젼 신호의 페디스틀 레벨을 일정값으로 하는 클램프 회로(3602)와 상기 클리핑 회로(3602)의 출력측의 텔레비젼 신호와 상기 기준 동기 신호를 합성하는 동기 가산 회로(3603)을 포함하는 텔레비젼 수신기.
7. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 상기 텔레비젼 신호를 포함되는 동기 신호를 분리하는 동기 분리 회로(107), 상기 동기 분리 회로(107)의 출력 동기 신호에, 동기된 기준 동기 신호를 발생하는 동기 신호 발생 회로(108), 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106), 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호의 페디스틀 레벨을 일정값으로 하는 클램프 회로(3601), 상기 클램프 회로(3601)의 출력측의 텔레비젼 신호중 페디스틀 레벨이하의 휘도 신호를 클리핑하는 클리핑 회로(3602)와 상기 클리핑 회로(3602)의 출력측의 텔레비젼 신호와 상기 기준 동기 신호를 합성하는 동기 가산 회로(3603)을 포함하는 텔레비젼 수신기.
8. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호에 포함되는 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그 중의 최대 진폭을 가진 동기 신호를 검출회로(3301), 상기 최대 검출 회로(3301)에서 검출되는 상기 최대 진폭의 동기 신호와 동기해서 동기 신호 발생 회로(108b), 상기 텔레비젼 신호의 페디스틀 레벨을 일정값으로 하는 클램프 회로(3601), 상기 클래프 회로(3601)의 출력측의 텔레비젼 신호중 페디스틀 레벨 이하의 휘도 신호를 클리핑하는 클리핑 회로(3602)의 출력측의 텔레비젼 신호와 상기 기준 동기 신호를 합성하는 동기 가산 회로(3603)을 포함하는 텔레비젼 수신기.
9. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 기준 동기 신호를 발생하는 동기 신호 발생 회로(108C), 상기 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고, 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106), 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호의 페디스틀 레벨을 일정값으로 하는 클램프 회로(3601), 상기 클램프 회로(3601)의 출력측의 텔레비젼 신호중 페디스틀 레벨 이하의 휘도 신호를 클리핑하는 클리핑 회로(3602)와 상기 클리핑 회로(3602)의 출력측의 텔레비젼 신호와 상기 기준 동기 신호를 합성하는 동기 가산 회로(3603)을 포함하는 텔레비젼 수신기.
10. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 영상 검파 회로(104)에서 검파된 상기 텔레비젼 신호를 가변 지연시켜 다음단에 출력하는 가변 지연 회로(105), 기준 동기 신호를 발생하는 동기 신호 발생 회로(108C), 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호에서의 동기 신호의 1주기내에 여러개의 동기 신호가 포함될 때, 그중의 최대 진폭을 가진 동기신호와 상기 기준 동기 신호사이의 시간차를 검출하고 상기 시간차에 따라 상기 가변 지연 회로(105)에서의 지연량을 제어하는 시간차 검출 회로(106), 상기 가변 지연 회로(105)의 출력측의 텔레비젼 신호의 페디스틀 레벨을 일정값으로 하는 클램프 회로(3601), 상기 클램프 회로(3601)의 출력측의 텔레비젼 신호중 페디스틀 레벨이하의 휘도 신호를 클리핑하는 클리핑 회로(3602)와 상기 클리핑 회로(3602)의 출력측의 텔레비젼 신호와 상기 기준 동기 신호를 합성하는 동기 가산 회로(3603)을 포함하는 텔레비젼 수신기.
11. 특허청구의 범위 제1항에 있어서, 상기 동기 신호 발생 회로(108)은 동기신호의 N배의 주파수의 기준 클럭을 발생하는 기준 클럭 발생 회로(2500), 상기 동기 분리 회로(107)의 출력 신호가 입력할 때마다 그의 입력 에지를 상기 기준 클럭의 타이밍에서 검출하는 동기 에지 검출 회로(2501), 상기 동기 에지 검출 회로(2501)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제1의 분주 회로(2503), 상기 제1이 분주 회로(2503)의 출력 신호와 상기 동기 에지 검출 회로(2501)의 출력 신호의 주파수와 위상비교를 실행하여 일치한 경우에만 이것을 출력하는 상관 판정 회로(2502), 상기 상관 판정 회로(2502)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제2의 분주 회로(2504)를 구비하는 텔레비젼 수신기.
12. 특허청구의 범위 제2항에 있어서, 상기 동기 신호 발생 회로(108)은 동기신호의 N배의 주파수의 기준 클럭을 발생하는 기준 클럭 발생 회로(2500), 상기 동기 분리 회로(107)의 출력 신호가 입력할 때마다 그의 입력 에지를 상기 기준 클럭의 타이밍에서 검출하는 동기 에지 검출 회로(2501), 상기 동기 에지 검출 회로(2501)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제1의 분주 회로(2503), 상기 제1이 분주 회로(2503)의 출력 신호와 상기 동기 에지 검출 회로(2501)의 출력 신호의 주파수와 위상비교를 실행하여 일치한 경우에만 그것을 출력하는 상관 판정 회로(2502), 상기 상관 판정 회로(2502)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제2의 분주 회로(2504)를 구비하는 텔레비젼 수신기.
13. 특허청구의 범위 제6항에 있어서, 상기 동기 신호 발생 회로(108)은 동기신호의 N배의 주파수의 기준 클럭을 발생하는 기준 클럭 발생 회로(2500), 상기 동기 분리 회로(107)의 출력 신호가 입력할 때마다 그의 입력 에지를 상기 기준 클럭의 타이밍에서 검출하는 동기 에지 검출 회로(2501), 상기 동기 에지 검출 회로(2501)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제1의 분주 회로(2503), 상기 제1이 분주 회로(2503)의 출력 신호와 상기 동기 에지 검출 회로(2501)의 출력 신호의 주파수와 위상비교를 실행하여 일치한 경우에만 이것을 출력하는 상관 판정 회로(2502), 상기 상관 판정 회로(2502)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제2의 분주 회로(2504)를 구비하는 텔레비젼 수신기.
14. 특허청구의 범위 제7항에 있어서, 상기 동기 신호 발생 회로(108)은 동기신호의 N배의 주파수의 기준 클럭을 발생하는 기준 클럭 발생 회로(2500), 상기 동기 분리 회로(107)의 출력 신호가 입력할 때마다 그의 입력 에지를 상기 기준 클럭의 타이밍에서 검출하는 동기 에지 검출 회로(2501), 상기 동기 에지 검출 회로(2501)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제1의 분주 회로(2503), 상기 제1이 분주 회로(2503)의 출력 신호와 상기 동기 에지 검출 회로(2501)의 출력 신호의 주파수와 위상비교를 실행하여 일치한 경우에만 이것을 출력하는 상관 판정 회로(2502), 상기 상관 판정 회로(2502)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제2의 분주 회로(2504)를 구비하는 텔레비젼 수신기.
15. 수신 신호를 RF 증폭 회로(102), 채널 선택 및 주파수 변환 회로(103)을 거쳐 영상 중간 주파 신호로 하고, 그것을 영상 검파 회로(104)에서 검파하는 것에 의해 텔레비젼 신호를 얻도록 한 텔레비젼 수신기에 있어서, 상기 텔레비젼 신호를 포함되는 동기 신호를 분리하는 동기 분리 회로(107)과 상기 동기 분리 회로(107)의 출력 동기 신호와 동기한 동기 신호를 발생하는 동기 신호 발생 회로(108)을 포함하며, 상기 동기 신호 발생 회로(108)은 동기 신호의 N배의 주파수의 기준 클럭을 발생하는 기준 클럭 발생 회로(2500), 상기 동기 분리 회로(107)의 출력 신호가 입력할 때마다 그의 입력 에지를 상기 기준 클럭의 타이밍에서 검출하는 동기 에지 검출 회로(2501), 상기 동기 에지 검출 회로는 (2501)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제1의 분주 회로(2503), 상기 제1이 분주 회로(2503)의 출력 신호와 상기 동기 에지 검출 회로(2501)의 출력 신호의 주파수와 위상비교를 실행하여 일치한 경우에만 이것을 출력하는 상관 판정 회로(2502), 상기 상관 판정 회로(2502)의 출력 신호에 의해 리세트되어 상기 기준 클럭을 N분주하는 제2의 분주 회로(2504)를 구비하는 텔레비젼 수신기.
16. 특허청구의 범위 제15항에 있어서, 상기 상관 판정 회로(2502)는 상기 동기 에지 검출 회로(2501)의 출력 신호가 한쪽 끝으로 입력되어 있는 제1의 논리곱 게이트(2601), 상기 동기 에지 검출 회로(2501)의 출력 신호가 한쪽 끝으로 입력되고 출력은 상기 제1의 분주 회로(2503)을 리세트하는 제2의 논리 게이트(2602), 제1의 논리 게이트(2601)이 열려져 있는 때는 제2의 논리 게이트(2602)가 닫혀져 있도록, 또 제1의 논리 게이트(2601)이 닫혀져 있을 때는 제2의 논리 게이트(2602)가 열려져있도록 제어하는 게이트 제어 회로(2604), 상기 제1의 분주 회로(2503)의 출력 신호가 한쪽 끝으로 입력되고 상기 제1의 논리곱 게이트(2601)의 출력 신호가 다른쪽 끝으로 입력하고 있는 제3의 논리곱 게이트(2603)과 상기 제3의 논리곱 게이트(2603)의 출력 신호와 상기 제1의 분주 회로(2503)의 출력 신호와의 위상 비교를 실행하여 불이치의 경우에 상기 제1의 논리곱 게이트(2601)이 닫히도록 상기 게이트 제어 회로(2604)로 신호를 출력하는 비교회로(2605)구비하는 텔레비젼 수신기.
17. 특허청구의 범위 제15항에 있어서, 상기 상관 판정 회로(2502)는 상기 동기 에지 검출 회로(2501)의 출력 신호가 한쪽 끝으로 입력되어 있는 제1의 논리곱 게이트(2601), 상기 동기 에지 검출 회로(2501)의 출력 신호가 한쪽 끝으로 입력되고 출력은 상기 제1의 분주 회로(2503)을 리세트하는 제2의 논리 게이트(2602), 제1의 논리 게이트(2601)이 열려져 있는 때는 제2의 논리 게이트(2602)가 닫혀져 있도록, 또 제1의 논리 게이트(2601)이 닫혀져 있을 때는 제2의 논리 게이트(2602)가 열려져 있도록 제어하는 게이트 제어 회로(2604), 상기 제1의 분주 회로(2503)의 출력 신호가 한쪽 끝으로 입력되고 상기 제1의 논리곱 게이트(2601)의 출력 신호가 다른쪽 끝으로 입력하고 있는 제3의 논리곱 게이트(2603), 상기 제3의 논리곱 게이트(2603)의 출력 신호와 상기 제1의 분주 회로(2503)의 출력 신호와의 위상 비교를 실행하여 불이치의 경우에 상기 제1의 논리곱 게이트(2601)이 닫히도록 상기 게이트 제어 회로로 신호를 출력하는 비교회로(2605), 상기 비교 회로(2605)의 불일치 신호에 의해 리세트되어 상기 제3의 논리곱 게이트(2603)의 출력 신호를 계수하는 카운터 회로(2802)와 상기 카운터 회로(2802)가 일정값 계수후의 출력 신호를 한쪽끝으로 입력하고 상기 제3의 논리곱 게이트(2603)의 출력 신호를 다른쪽 끝으로 입력하고 있는 제4의 논리곱 게이트(2801)을 구비하는 텔레비젼 수신기.
18. 특허청구의 범위 제17항에 있어서, 상기 상관 판정 회로(2502)에서 상기 제4의 논리곱 게이트(2801)이 열려지도록 상기 카운터 회로(2802)가 신호를 출력할 때의 계수값을 수신기의 AGC전압의 크기에 따라 가변으로 하는 텔레비젼 수신기.
19. 특허청구의 범위 제17항에 있어서, 상기 상관 판정 회로(2502)에서 상기 제4의 논리곱 게이트(2801)이 열려지도록 상기 카운터 회로(2802)가 신호를 출력할 때의 계수값을 수신 채널의 전환 정보에 의해 가변으로 하는 텔레비젼 수신기.
20. 특허청구의 범위 제1항에 있어서, 상기 동기 신호 발생 회로(108)은 수평 동기 신호의 910배의 주파수의 기준 클럭을 발생하는 기준 클럭 신호 발생 회로(2500), 상기 동기 분리 회로(107)의 수평 동기 분리 출력 신호가 입력 할 때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주해서 수평 동기 신호 및 수평 동기의 2배의 주파수 2fH신호를 출력하는 제2의 분주회로(2504A), 상기 동기 분리 회로(107)의 수직 동기 분리 출력 신호가 입력할 때마다 그의 입력 에지를 상기 2fH 신호의 타이밍에서 검출 하는 수직 동기 에지 검출 회로(2501B), 상기 수직 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주해서 수직 동기 신호를 출력하는 제4위 분주 회로(2504B)를 구하는 텔레비젼 수신기.
21. 특허청구의 범위 제2항에 있어서, 상기 동기 신호 발생 회로(108)은 수평 동기 신호의 910배의 주파수의 기준 클럭을 발생하는 기준 클럭 신호 발생 회로(2500), 상기 동기 분리 회로(107)의 수평 동기 분리 출력 신호가 입력 할 때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주해서 수평 동기 신호 및 수평 동기의 2배의 주파수 2fH신호를 출력하는 제2의 분주회로(2504A), 상기 동기 분리 회로(107)의 수직 동기 분리 출력 신호가 입력할 때마다 그의 입력 에지를 상기 2fH 신호의 타이밍에서 검출 하는 수직 동기 에지 검출 회로(2501B), 상기 수직 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기 수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주해서 수직 동기 신호를 출력하는 제4위 분주 회로(2504B)를 구하는 텔레비젼 수신기.
22. 특허청구의 범위 제6항에 있어서, 상기 동기 신호 발생 회로(108)은 수평 동기 신호의 910배의 주파수의 기준 클럭을 발생하는 기준 클럭 신호 발생 회로(2500), 상기 동기 분리 회로(107)의 수평 동기 분리 출력 신호가 입력 할 때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주해서 수평 동기 신호 및 수평 동기의 2배의 주파수 2fH신호를 출력하는 제2의 분주회로(2504A), 상기 동기 분리 회로(107)의 수직 동기 분리 출력 신호가 입력할 때마다 그의 입력 에지를 상기 2fH 신호의 타이밍에서 검출 하는 수직 동기 에지 검출 회로(2501B), 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주해서 수직 동기 신호를 출력하는 제4위 분주 회로(2504B)를 구하는 텔레비젼 수신기.
23. 특허청구의 범위 제7항에 있어서, 상기 동기 신호 발생 회로(108)은 수평 동기 신호의 910배의 주파수의 기준 클럭을 발생하는 기준 클럭 신호 발생 회로(2500), 상기 동기 분리 회로(107)의 수평 동기 분리 출력 신호가 입력 할 때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주해서 수평 동기 신호 및 수평 동기의 2배의 주파수 2fH신호를 출력하는 제2의 분주회로(2504A), 상기 동기 분리 회로(107)의 수직 동기 분리 출력 신호가 입력할 때마다 그의 입력 에지를 상기 2fH 신호의 타이밍에서 검출 하는 수직 동기 에지 검출 회로(2501B), 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 2fH신호를 525분주해서 수직 동기 신호를 출력하는 제4의 분주 회로(2504B)를 구하는 텔레비젼 수신기.
24. 특허청구의 범위 제20항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 필드내의 임의의 라인에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
25. 특허청구의 범위 제21항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 필드내의 임의의 라인에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
26. 특허청구의 범위 제22항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 필드내의 임의의 라인에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
27. 특허청구의 범위 제23항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 필드내의 임의의 라인에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
28. 특허청구의 범위 제20항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
29. 특허청구의 범위 제21항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
30. 특허청구의 범위 제22항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
31. 특허청구의 범위 제23항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 상관 판정 회로(2502A)와 상기 제2의 분주 회로(2504A)의 사이에 수평 리세트 제어 회로(3101)을 마련하여 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 구성하는 텔레비젼 수신기.
32. 특허청구의 범위 제24항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
33. 특허청구의 범위 제25항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 리세트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
34. 특허청구의 범위 제26항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
35. 특허청구의 범위 제27항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
36. 특허청구의 범위 제28항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
37. 특허청구의 범위 제29항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
38. 특허청구의 범위 제30항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
39. 특허청구의 범위 제31항에 있어서, 상기 동기 신호 발생 회로(108)에서 상기 수평 리세트 제어 회로(3101)가 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 910분주하는 제5의 분주 회로(3201)와 상기 제5의 분주 회로(3201)의 출력 신호가 한쪽 끝으로 입력하고 다른 쪽 끝으로는 필드내의 임의의 라인 또는 수직 귀선 기간내에서만 게이트가 열려지도록 제어신호가 입력되는 논리곱 게이트(3202)로 구성하는 텔레비젼 수신기.
40. 수평 동기 신호의 N배의 주파수의 기준 클럭 신호를 발생하는 기준 클럭 신호 발생 회로(2500), 동기 분리 회로의 수평 동기 분리 출력 신호가 입력할때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 N분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 N분주하여 수평 동기 신호를 출력하는 제2의 분주 회로(2504A)와 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 하는 수평 리세트 제어 회로(3101)를 포함하는 수평 동기 발생 회로.
41. 수평 동기 신호의 N배의 주파수의 기준 클럭 신호를 발생하는 기준 클럭 신호 발생 회로(2500), 동기 분리 회로의 수평 동기 분리 출력 신호가 입력할때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준클럭 신호를 N분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2052A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 N부주하여 수평 동기 신호를 출력하는 제2의 분주 회로(2504A), 동기 분리 회로의 수직 동기 분리 출력 신호가 입력할때마다 그의 입력 에지를 상기 제2의 분주 회로(2504A)의 출력 신호의 타이밍에서 검출하는 수직 동기 에지 검출 회로(2501B), 상기 수직 에지 검출 회로(2501B)의 출력 신호에 의해 리세트되어 상기 제2의 분주 회로(2504A)의 출력 신호를 수직 동기 신호의 주파수까지 분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기 수직 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 제2의 분주 회로(2504A)의 출력 신호를 분주하여 수직 동기 신호를 출력하는 제4의 분주 회로(2504B)를 포함하는 동기 신호 발생 회로.
42. 수평 동기 신호의 N배의 주파수의 기준 클럭 신호를 발생하는 기준 클럭 신호 발생 회로(2500), 동기 분리 회로의 수평 동기 분리 출력 신호가 입력할때마다 그의 입력 에지를 상기 기준 클럭 신호의 타이밍에서 검출하는 수평 동기 에지 검출 회로(2501A), 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 N분주하는 제1의 분주 회로(2503A), 상기 제1의 분주 회로(2503A)의 출력 신호와 상기 수평 동기 에지 검출 회로(2501A)의 출력 신호의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수평 상관 판정 회로(2502A), 상기 수평 상관 판정 회로(2502A)의 출력 신호에 의해 리세트되어 상기 기준 클럭 신호를 N분주하여 수평 동기 신호를 출력하는 제2의 분주 회로(2504A) , 상기 제2의 분주 회로(2504A)가 수직 귀선 기간내에서만 리세트가 걸리도록 하는 수평 리세트 제어 회로(3101), 동기 분리 회로의 수평 동기 분리 출력 신호가 입력할때마다 그의 입력 에지를 상기 제2의 분주 회로의 출력 신호의 타이밍에서 검출하는 수직 동기 에지 검출 회로(2501B), 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호에 의해 리세트되어 상기 제2의 분주 회로(2504A)의 출력 신호를 수직 동기 신호의 주파수까지 분주하는 제3의 분주 회로(2503B), 상기 제3의 분주 회로(2503B)의 출력 신호와 상기 수직 동기 에지 검출 회로(2501B)의 출력 신호와의 주파수와 위상의 비교를 실행하여 일치한 경우에만 이것을 출력하는 수직 상관 판정 회로(2502B)와 상기 수직 상관 판정 회로(2502B)의 출력 신호에 의해 리세트되어 상기 제2의 분주 회로(2504A)의 출력 신호를 분주하여 수직 동기 신호를 출력하는 제4의 분주 회로(2504C)를 포함하는 동기 신호 발생 회로.

Images