KR920007484A - 체계적인 유지보수 기능의 전달장치 - Google Patents
체계적인 유지보수 기능의 전달장치 Download PDFInfo
- Publication number
- KR920007484A KR920007484A KR1019900015233A KR900015233A KR920007484A KR 920007484 A KR920007484 A KR 920007484A KR 1019900015233 A KR1019900015233 A KR 1019900015233A KR 900015233 A KR900015233 A KR 900015233A KR 920007484 A KR920007484 A KR 920007484A
- Authority
- KR
- South Korea
- Prior art keywords
- group
- feedback control
- shift
- groups
- flop
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 체계적인 유지보수 기능의 전달장치 구성도.
제2도는 본 발명에 이용된 궤환제어용 자리이동 변환기 구성도.
제3도는 제2도의 시간전이 상태를 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10∼50 : 궤환제어용 자리이동 변환기 60 : 멀티플렉서
70 : 디코더 A1∼An : 앤드 게이트
B1∼Bn : 입력완충기 L1∼Ln : D형 플립플롭
NA : 낸드 게이트 SB1∼SBn : 궤환제어용 버퍼
SR : 병렬/직렬 자리이동 변환기
Claims (4)
- 전전자 교환기내에서 공간분할 교환중에 발생되는 각종 기능별 대량의 오류를 검출하여 제어장치로 전달하는 장치에 있어서 ; 오류 비트를 검출하기 위한 각각의 그룹(그룹1∼그룹8) 및 클럭단(클럭1, 클럭2)에 연결된 제1궤환제어용 자리이동 변환기(10∼40), 상기 제1궤환제어용 자리이동 변환수단(10∼40) 각각의 상태경보 출력단() 및 클럭단에 연결되어 그룹 상태정보(Do) 및 그룹 상태경보()를 출력하는 제2궤환제어용 자리이동 변환수단(50), 상기 제1궤환제어용 자리이동 변환수단(10∼40) 각각의 정보 데이터 출력단(Do)에 연결되어 있고 또한 그룹로딩을 선택단(S0∼S2)으로 입력하여 입력데이터를 선택하며, 상기의 선택된 데이터를 출력하는 멀티플렉싱 수단(60), 및 그룹로딩을 선택단(S0∼S2)으로 입력하여 입력상태에 따라 상기 제1궤환제어용 자리이동 변환수단(10∼40)의 이동 및 로딩(S/L)을 선택하는 디코딩 수단(70)으로 구성함으로 특징으로 하는 체계적인 유지보수 기능의 전달장치.
- 제1항에 있어서, 상기 제1궤환제어용 자리이동 변환수단(10∼40)은 8종류의 오류 비트들을 하나의 그룹으로 묶어 형성된 8개의 그룹 각각에 디지탈 비트정보의 궤환제어용 자리이동 변환기(10∼40)를 할당하여 구성함으로서 64종류의 오류 비트들을 검출함을 특징으로 하는 체계적인 유지보수 기능의 전달장치.
- 제1항에 있어서, 상기 디코딩 수단(70)을 정확한 오류 비트 검출위치를 파악하기 위하여 그룹상태 정보 8비트중 논리값 “0”비트가 위치한 순서값의 2진수를 그룹로딩 3비트로 입력하고, 동시에 인에이블 단자()로 로딩 선택 논리값 “0”을 입력하여 해당 그룹의 오류 비트 검출위치를 파악할 수 있도록 하는 3×8디코더임을 특징으로 하는 체계적인 유지보수 기능의 전달장치.
- 제2항에 있어서, 상기 제1궤환제어용 자리이동 변환수단을 구성하는 각각의 궤환제어용 자리이동 변환기(10∼40)와 상기 제2궤환제어용 자리이동 변환수단(50)은 클럭(CP2)과 이동 및 로딩 선택 신호단(S/L)에 연결된 제1D형 플립플롭(Ln+1), 각각의 입력단(IN1∼INn)에 할당되어 오류 비트를 받아들이는 입력 완충기군(B1∼Bn), 상기 입력 완충기군의 출력단에 각각 연결되는 앤드게이트군(A1∼An), 상기 앤드 게이트 출력단 및 클럭(CP1)에 각각 연결된 D형 플립플롭군(L1∼L2), 상기 D형 플립플롭군(L1∼Ln) 각각의 출력단에 입력단이 연결되고 상기 제1D형 플롭플롭(Ln+1)에 제어단이 연결되며 출력단은 상기 앤드게이트군(A1∼An)에 각각 연결된 궤환제어용 버퍼군(SB1∼SBn), 상기 앤드 게이트군(A1∼An)의 각 출력단에 연결된 낸드 게이트(NA), 상기 D형 플립플롭군(L1∼Ln)의 각 출력단과 이동 및 로딩 선택신호단(S/L) 및 클럭단(CP2)에 연결된 병렬/직렬 자리이동 변환기(SR), 및 상기 낸드 게이트(NA) 출력단과 클럭단(CP1)에 연결된 제2D형 플립플롭(Ln+2)으로 구성됨을 특징으로 하는 체계적인 유지보수 기능의 전달장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900015233A KR930005347B1 (ko) | 1990-09-26 | 1990-09-26 | 체계적인 유지보수 기능의 전달장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900015233A KR930005347B1 (ko) | 1990-09-26 | 1990-09-26 | 체계적인 유지보수 기능의 전달장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920007484A true KR920007484A (ko) | 1992-04-28 |
KR930005347B1 KR930005347B1 (ko) | 1993-06-17 |
Family
ID=19303996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900015233A KR930005347B1 (ko) | 1990-09-26 | 1990-09-26 | 체계적인 유지보수 기능의 전달장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930005347B1 (ko) |
-
1990
- 1990-09-26 KR KR1019900015233A patent/KR930005347B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930005347B1 (ko) | 1993-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4386339A (en) | Direct flash analog-to-digital converter and method | |
US4498174A (en) | Parallel cyclic redundancy checking circuit | |
US5781129A (en) | Adaptive encoder circuit for multiple data channels and method of encoding | |
US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
US20040049723A1 (en) | Semiconductor integrated circuit with a test circuit | |
US4603322A (en) | High-speed sequential serial Manchester decoder | |
KR100605827B1 (ko) | 인코더 및 디코더 | |
CN110912549A (zh) | 一种串并转换电路及其驱动方法、显示面板 | |
US5079548A (en) | Data packing circuit in variable length coder | |
US5526390A (en) | Decoded counter with error check and self-correction | |
EP0416513A2 (en) | Fifo memory device | |
JPS6364413A (ja) | 逐次近似レジスタ | |
US5278902A (en) | Method and apparatus for transition direction coding | |
KR920007484A (ko) | 체계적인 유지보수 기능의 전달장치 | |
US4539680A (en) | Chip to chip information bit transmission process and device | |
US3969717A (en) | Digital circuit to eliminate display flicker | |
KR900000995B1 (ko) | 테스트 데이타 부하 기능을 갖춘 논리회로 | |
JP2000188555A (ja) | ブロックインターリーブ回路 | |
US5072446A (en) | Pcm communication system | |
JPH04351118A (ja) | カウンタ回路 | |
KR200155054Y1 (ko) | 카운터 회로 | |
US11881875B1 (en) | Waveform generator using a waveform coding scheme for both long states and toggle states | |
KR0176845B1 (ko) | 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 | |
KR950002303B1 (ko) | 듀얼코딩 모드를 갖는 부호기 | |
SU1753598A1 (ru) | Формирователь кодов дл рельсовой цепи |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980313 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |