KR920007427Y1 - Blank skip circuit - Google Patents

Blank skip circuit Download PDF

Info

Publication number
KR920007427Y1
KR920007427Y1 KR2019900005976U KR900005976U KR920007427Y1 KR 920007427 Y1 KR920007427 Y1 KR 920007427Y1 KR 2019900005976 U KR2019900005976 U KR 2019900005976U KR 900005976 U KR900005976 U KR 900005976U KR 920007427 Y1 KR920007427 Y1 KR 920007427Y1
Authority
KR
South Korea
Prior art keywords
terminal
inverting
unit
output
blank
Prior art date
Application number
KR2019900005976U
Other languages
Korean (ko)
Other versions
KR910020871U (en
Inventor
박병일
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR2019900005976U priority Critical patent/KR920007427Y1/en
Publication of KR910020871U publication Critical patent/KR910020871U/en
Application granted granted Critical
Publication of KR920007427Y1 publication Critical patent/KR920007427Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/05Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container
    • G11B15/087Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container by sensing recorded signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/48Starting; Accelerating; Decelerating; Arrangements preventing malfunction during drive change
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/52Controlling, regulating, or indicating speed by using signals recorded on, or derived from, record carrier

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

내용 없음.No content.

Description

블랭크-스킵회로Blank Skip Circuit

도면은 보 고안에 따른 블랭크-스킵회로도.The figure shows a blank-skip circuit according to the invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 뮤췰리셀형 스위치부 2 : 증폭 및 배전압 정류부1: mussel shell type switch unit 2: amplification and double voltage rectifying unit

3 : 제1검출부 4 : 제1반전부3: first detection part 4: first inversion part

5 : 등화증폭기 6 : 전압안정기5: equalization amplifier 6: voltage stabilizer

7 : 제1플랜저부 8 : 제2플랜저부7: first flanger portion 8: second flanger portion

9 : 제3플랜저부 10 : 모타9: third flanger 10: motor

11 : 데크제어부 12 : 자동역회전 센서부11: deck control unit 12: automatic reverse sensor

13 : 제2반전부 14 : 제2검출부13: second inversion unit 14: second detection unit

15 : 제3반전부 16 : 모타제어부15: third inverting unit 16: motor control unit

본 고안은 자동역회전 카세트 테이프 레코드 장치의 블랭크-스킵(Blank-skip)회로에 관한 것으로, 특히 테이프 전면 끝부분에서 카세트 테이프 전후면 동작용 프로그램을 전환하여 이면 첫 레코드음이 재생되기까지의 공백기간을 고속전진(Fast Foward ; FF)시키도록한 블랭크-스킵회로에 관한 것이다.The present invention relates to a blank-skip circuit of an automatic reversing cassette tape recorder. Particularly, a blank space between the front and rear end of the tape is changed to switch the program for the cassette tape front and back operation so that the first record sound is played back. It relates to a blank-skip circuit which allows the period to be fast forwarded (FF).

일반적인 카세트 테이프 레코더 장치는 테이프 전면의 레코드음이 재생동작 완료후 이면의 레코드음을 재생하려면 데크에 장착된 테이프를 인출한다음 뒤집어 다시 장착하여 사용하였다.In general, a cassette tape recorder apparatus was used to pull out a tape mounted on a deck and to refit it, in order to play the record sound on the back side after the record sound on the front of the tape was completed.

상기한 단점을 개선하기 위해 데크에 테이프를 장착한후 테이프의 전면을 재생시키고 전면테이프의 끝부분을 감지센서에 의해 감지하여 테이프를 역회전시켜 장착된 테이프의 인출없이 이면의 레코드음을 재생할 수 있었지만, 테이프전면 끝부분에서 이면 테이프 첫레코드음이 재생되기 까지는 불필요한 시간이 많이 소비되는 단점이 있었다. 이를 보완하기 위해 데크 콘트롤 IC를 개발, 주문 상품화하여 단일칩으로 사용하고 있으나, 이는 주문 상품화하는 비용이 많이들고 지정된 회로 이외에는 사용이 불가능한 단점이 수반되었다.To remedy the above drawbacks, the tape is mounted on the deck, and then the front side of the tape is regenerated and the end of the front tape is detected by the sensor to reverse the tape to play the record sound on the back without pulling out the tape. However, there was a disadvantage in that unnecessary time was consumed before the tape first record sound was played at the rear end of the tape. To compensate for this, deck control ICs have been developed, ordered, and used as a single chip. However, this has the disadvantage of being expensive to order and being impossible to use except specified circuits.

따라서, 본 고안은 어떠한 자동역회전 카세트 레코드 장치에도 사용될 수 있는 간단한 범용 블랭크-스킵회로를 제공하는데 그 목적이 있다.It is therefore an object of the present invention to provide a simple universal blank-skip circuit that can be used in any autoreverse cassette record apparatus.

본 고안에 의하면, 데크제어부의 제어신호에 의해 플랜저를 착탈가능케하여 카세트 테이프 레코드 장치의 블랭크 테이프 부분을 고속전진 시키고 레코드음이 다시 시작될때 정상적인 플레이 상태로 하게 하는 블랭크-스킵회로에 있어서, 블랭크 스위치 SW로부터 접속되어, 이 스위치의 ON 동작시 그 출력이 "고"레벨에서 "저"레벨로 천이되는 뮤췰리셀형 스위치(MUTUAL RESET TYPE SWITCH)부(1)와, 테이프에 레코드된 음을 증폭하는 등화증폭기(5)로부터 접속되어, 소정시간 동안의 블랭크를 검출하되 테이프를 Rewind 및 FF하도록 하는 제1 및 제2플랜저부(7 및 8)의 출력신호에 따라 인에이블 되도록 접속되는 제1검출부(3) 및 제2검출부(14)와, 상기 제2검출부(14) 및 데크제어부(11)의 Rewind 출력표시단 I2로부터 접속되고 그 출력단자는 상기 데크제어부(11)의 Pro/PLY 제어단자에 접속되며 상기 뮤췰리셀형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되어, 입력되는 신호를 반전시키는 제3반전부(15)와, 상기 등화증폭기(5)로부터 접속되고 상기 뮤췰리셀형 스위치부(1) 및 상기 데크제어부(11)의 FF 출력표시단자 출력신호에 따라 인에이블되도록 접속되어, 입력되는 신호를 증폭 및 배전압 정류하고 그 출력단자는 상기 데크 제어부(11)의 FF/REW 제어단자에 접속되는 증폭 및 배전압 정류부(2)와, 프로그램 전환하게 하는 제3플렌저부(9)로부터 접속되고 상기 뮤췰리셀형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되되, 그 출력단자는 상기 데크 제어부(11)의 FF/REW 제어단자에 접속되어 입력되는 신호를 반전시키는 제2반전부(13)와, 상기 제1검출부(3)로부터 접속되고 상기 뮤췰리셀형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되되 그 출력단자는 상기 데크제어부(11)의 FF/REW 제어단자에 접속되어 입력되는 신호를 반전시키는 제1반전부(4)로 구성되는 것을 특징으로 한다.According to the present invention, in the blank-skip circuit which makes the flanger detachable by the control signal of the deck control unit, the blank tape portion of the cassette tape record apparatus is advanced at high speed and brought into a normal play state when the record sound is restarted. The MUTUAL RESET TYPE SWITCH section 1, which is connected from SW and whose output transitions from the "high" level to the "low" level during ON operation of the switch, amplifies the sound recorded on the tape. A first detection part connected from the equalizing amplifier 5 and connected to be enabled in accordance with the output signals of the first and second flanger parts 7 and 8 which detect the blank for a predetermined time and allow the tape to rewind and FF. 3) and the second detection unit 14 and the second detection unit 14 and the connection from the Rewind output display level I 2 of the deck controller 11 and its output the Pro / PLY control of the deck controller 11 A third inverting portion 15 connected to a ruler, the third inverting portion 15 for inverting an input signal, the third inverting portion 15 for inverting an input signal, and the equalizing amplifier 5 The FF output display terminal of the resell type switch unit 1 and the deck control unit 11 are connected to be enabled according to an output signal, and the input signal is amplified and double-voltage rectified, and the output terminal is connected to the FF of the deck control unit 11. The amplification and double voltage rectifying unit 2 connected to the / REW control terminal and the third flanger unit 9 for program switching and to be enabled according to the output signal of the mussel-cell switch unit 1; The output terminal is connected to the FF / REW control terminal of the deck control unit 11, the second inverting unit 13 for inverting the input signal, and the mussellissel type switch unit connected from the first detection unit 3 According to the output signal of (1) Doedoe connected to enable its output characters characterized by consisting of a first reflecting part (4) for inverting a signal input is connected to the FF / REW control terminal of the deck controller 11.

이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도면은 본 고안에 따른 블랭크-스킵회로도로서, 한단자가 접지되는 블랭크-스킵 스위치 SW로부터 접속되는 뮤췰리셀형 스위치(Mutual Reset Type Switch)부(1)는 제2반전부(13)의 쓰리스테이트(Three State)소자 S5의 인에블단자, 제3반전부(15)의 쓰리 스테이트 소자 S4의 인에이블 단자, 제1반전부(4)의 쓰리스테이트소자 S3의 인에블단자 및 증폭 및 배전압 정류부(2)의 쓰리 스테이트 소자 S1의 인에이블 단자에 접속된다.FIG. 2 is a blank-skip circuit diagram according to the present invention, in which a mutual reset type switch unit 1 connected from a blank-skip switch SW having one terminal grounded is a three-state of the second inverting unit 13. Enable terminal of the element S5, enable terminal of the three state element S4 of the third inverting portion 15, enable terminal of the three state element S3 of the first inversion portion 4, and amplification and double voltage It is connected to the enable terminal of the three-state element S1 of the rectifier 2.

테이프에 레코드된 음을 증폭하는 등화증폭기(Eqalizeramplifier)(5)는 캐패시터 C5 및 C6을 각기 경유해 상기 증폭 및 배전압 정류부(2)의 완충증폭기 Q7, 예를들어 15초간의 테이프의 공백을 검출하는 제1검출부(3)의 완충증폭기 Q5 및 예를들어 0.1초간의 테이프의 공백(Blank)을 검출하는 제2검출부(14)의 연산증폭기 U3의 한입력단자에 각기 접속된다.An equalizer amplifier 5 which amplifies the sound recorded on the tape detects a blank space of the buffer amplifier Q7 of the amplification and double voltage rectifying unit 2, for example, 15 seconds, via the capacitors C5 and C6, respectively. It is connected to one input terminal of the buffer amplifier Q5 of the first detection unit 3 and the operational amplifier U3 of the second detection unit 14 which detects a blank of the tape, for example, for 0.1 second.

상기 증폭 및 배전압 정류부(2)의 완충증폭기 Q7의 출력단자는 개패시터 C1, 다이오드 D2, 쓰리 스테이트 S1 및 S2를 차례로 경유한다음, 다이오드 D3 및 D5를 통하여 상기 제2반전부(13)의 반전게이트 G3의 출력단자에 접속된다. 상기 캐패시터 C1 및 다이오드 D2의 접속점과 상기 쓰리 스테이트 S1 및 다이오드 D2의 접속점 각각은 다이오드 D1 및 캐패시터 C2를 각기 경유해 접지된다.The output terminal of the buffer amplifier Q7 of the amplifying and double voltage rectifying unit 2 passes through the capacitor C1, the diode D2, the three states S1 and S2, and then inverts the second inverting unit 13 through the diodes D3 and D5. It is connected to the output terminal of the gate G3. The connection point of the capacitor C1 and the diode D2 and the connection point of the three state S1 and the diode D2 are respectively grounded via the diode D1 and the capacitor C2, respectively.

상기 제1검출부(3)의 완충증폭기 Q5의 출력단자는 연산증폭기 U2의 한입력단자에 접속되고, 이 연산증폭기 U2의 나머지 입력단자는 저항 R1을 경유해 Vcc 단자에 접속되는 동시에 캐패시터 C3를 경유해 접지되며, 그 출력단자는 상기 제1반전부(4)의 쓰리 스테이트 S3의 입력단자에 접속된다. 상기 쓰리 스테이트 S3의 출력 단자는 반전게이트 G2 및 다이오드 D4를 경유해 데크 제어부(11)의 FF/REW 제어단자에 접속된다.(REW ; Rewind)The output terminal of the buffer amplifier Q5 of the first detector 3 is connected to one input terminal of the operational amplifier U2, and the remaining input terminal of the operational amplifier U2 is connected to the Vcc terminal via the resistor R1 and simultaneously via the capacitor C3. The output terminal is grounded and is connected to the input terminal of the three state S3 of the first inverting portion 4. The output terminal of the three state S3 is connected to the FF / REW control terminal of the deck control unit 11 via the inverting gate G2 and the diode D4. (REW; Rewind)

상기 제2검출부(14)의 연산증폭기 U3의 나머지 입력단자는 저항 R2를 경유해 Vcc 단자에 접속되는 동시에 캐패시터 C4를 경유해 접지되고, 그 출력단자는 상기 제3반전부(15)의 쓰리 스테이트 S4를 경유해 NAND 게이트 A1의 한입력 단자에 접속되고 그 출력단자는 상기 데크 제어부(11)의 Pro/PLY(Program/Play)제어단자에 접속된다.The remaining input terminal of the operational amplifier U3 of the second detecting unit 14 is connected to the Vcc terminal via the resistor R2 and grounded through the capacitor C4, and the output terminal thereof is the three state S4 of the third inverting unit 15. Is connected to one input terminal of the NAND gate A1, and its output terminal is connected to the Pro / PLY (Program / Play) control terminal of the deck controller 11.

상기 데크제어부(11)의 FF 출력단자는 에미터 단자가 접지되는 트랜지스터 Q1의 베이스 단자에 접속되고, 이 트랜지스터 Q1의 컬렉터 단자는 제1플렌저(Plunger)(7) 코일 L1을 경유해 Vcc 단자에 접속된다. 또한 상기 트랜지스터 Q1의 컬렉터 단자는 다이오드 D6 및 상기 제2검출부(14)의 완충증폭기 Q6를 경유해 연산증폭기 U3의 인에이블 단자에 접속되는 동시에 제1검출부(3)의 반전게이트 G1을 경유해 연산증폭기 U2의 인에이블 단자에 접속된다.The FF output terminal of the deck control unit 11 is connected to the base terminal of the transistor Q1 to which the emitter terminal is grounded, and the collector terminal of the transistor Q1 is connected to the Vcc terminal via the coil 1 of the first flanger 7. Connected. In addition, the collector terminal of the transistor Q1 is connected to the enable terminal of the operational amplifier U3 via the diode D6 and the buffer amplifier Q6 of the second detector 14, and is operated through the inverted gate G1 of the first detector 3. It is connected to the enable terminal of amplifier U2.

상기 데크제어부(11)의 Rew(Rewind) 출력단자는 에미터 단자가 접지되는 트랜지스터 Q2의 베이스 단자에 접속되고, 이 트랜지스터 Q2의 컬렉터 단자는 제2플렌저(8) 코일 L2을 경유해 Vcc 단자에 접속된다. 또한 상기 트랜지스터 Q2의 컬렉터 단자는 다이오드 D8을 경유해 상기 다이오드 D6 및 제1검출부(3)의 반전게이트 G1의 접속점에 접속된다(FF/Rew Plunger 는 Program 전화시 반전된다.)The Rew (Rewind) output terminal of the deck control unit 11 is connected to the base terminal of the transistor Q2 to which the emitter terminal is grounded, and the collector terminal of the transistor Q2 is connected to the Vcc terminal via the second flanger 8 coil L2. Connected. In addition, the collector terminal of the transistor Q2 is connected to the connection point of the inverting gate G1 of the diode D6 and the first detection unit 3 via the diode D8 (FF / Rew Plunger is inverted when the program is switched).

상기 데크제어부(11)의 Pro/PLY 출력단자는 에미터 단자가 접지되는 트랜지스터 Q3이 베이스 단자에 접속되고, 이 트랜지스터 Q3의 컬렉터 단자는 제3플렌저부(9)의 코일 L3를 경유해 Vcc 단자에 접속된다. 또한 상기 트랜지스터 Q3의 컬렉터 단자는 다이오드 D10을 경유해 상기 제2반전부(13)의 쓰리 스테이트 S에 접속되고, 이 쓰리 스테이트 S5는 반전게이트 G3에 접속된다. 한편 상기 릴레이 코일 L1, L2 및 L3 양단에는 각기 릴레이 보호용 다이오드 D7, D9 및 D11이 병렬접속된다. 단 상기 플렌저 코일 L1, L2 및 L3에 의해 플렌저의 착탈상태는 도면의 간단화를 위해 생략키로 한다.The Pro / PLY output terminal of the deck control unit 11 is connected to the base terminal of the transistor Q3 to which the emitter terminal is grounded, and the collector terminal of the transistor Q3 is connected to the Vcc terminal via the coil L3 of the third flanger unit 9. Connected. The collector terminal of the transistor Q3 is connected to the three state S of the second inverting portion 13 via the diode D10, and the three state S5 is connected to the inverting gate G3. On the other hand, the relay protection diodes D7, D9 and D11 are connected in parallel to both ends of the relay coils L1, L2 and L3. However, the detachable state of the flanger by the flanger coils L1, L2, and L3 is omitted for simplicity of the drawings.

상기 데크제어부(11)의 FF 표시단자 I1은 상기 증폭 및 배전압 정류부(2)의 쓰리 스테이트 S2의 인에블 단자에 접속되고 Rew 표시단자 I2는 상기 제3반전부(13)의 앤드게이트 A1의 나머지 입력단자에 접속된다.The FF display terminal I1 of the deck control unit 11 is connected to the enable terminal of the three state S2 of the amplifying and double voltage rectifying unit 2, and the Rew display terminal I2 is the AND gate A1 of the third inverting unit 13. Is connected to the rest of the input terminals.

또한 상기 데크제어부(11)는 전압안정기(6)를 경유해 Vcc 단자에 접속되는 한편 자동역회전 센서부(12)에 접속 구성되며, 상기 데크제어부(11)의 모터(10) 제어단자는 에미터 단자가 접지되는 트랜지스터 Q4의 베이스 단자에 접속되고, 이 트랜지스터 Q4의 컬렉터 단자는 모터제어부(16) 및 모타(10)를 경유해 접지된다.In addition, the deck control unit 11 is connected to the Vcc terminal via the voltage stabilizer (6), and is configured to be connected to the automatic reverse rotation sensor unit 12, the control terminal of the motor 10 of the deck control unit 11 Emmy The terminal terminal is connected to the base terminal of the transistor Q4 which is grounded, and the collector terminal of the transistor Q4 is grounded via the motor control unit 16 and the motor 10.

상기와 같이 구성된 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.

테이프(도면에 도시 않됨)가 플레이중(이때 데크제어부(11)의 모타 제어단자에서 "저" 레벨의 신호가 출력되어 모타 제어부(16)에 의해 모타(10)가 작동되고 있는 상태임)블랭크 스위치 SW를 ON시키면 뮤췰리셀형 스위치부(1)의 출력은 "고"레벨 상태에서 "저"레벨상태로 천이되어 상기 증폭 및 배전압 정류부(2)의 쓰리 스테이트 S1, 제1반전부(4)의 쓰리 스테이트 S3, 제2반전부(13)의 쓰리 스테이트 S5 및 제3반전부(15)의 쓰리 스테이트 S4가 인에이블된다. 테이프가 플레이(PLAY) 상태일때에는 상기 데크제어부(11)의 FF, Rew 및 Pre/PLAY 출력단자에서 "고"레벨 신호가 출력되어 트랜지스터 Q1, Q2 및 Q3가 ON되므로 플렌저 코일 L1, L2 및 L3가 작동하여 데크(도면에 도시않됨)에 플렌저(도면에 도시않됨)가 붙게 된다. 따라서 상기 트랜지스터 Q1 및 플렌저 코일 L1 접속점과 트랜지스터 Q2 및 플렌저 코일 L2의 각 접속점의 전위는 "O"전위가 되므로 상기 제2검출부(14)의 완층증폭기 Q6는 디스에이블(Disable)되며 상기 제1검출부(3)의 반전 게이트G1는 인에블(enable)된다. 이때 상기 등화증폭기(5)에서 증폭되는 신호가 예를들어 15초이상 없으면(블랭크 상태) 상기 제1검출부(3)의 연산증폭기 U2의 출력은 "저"레벨 상태에서 "고"레벨의 구형파를 발생한 다음, 상기 제1반전부(4)의 반전게이트 G2에 의해 반전된후 상기 데크제어부(11)의 FF/REW 단자에 "저"레벨상태로 인가되어서 FF 출력단자는 "저"레벨상태가 되므로 상기 트랜지스터 Q1이 OFF된다.When the tape (not shown) is playing (the motor 10 is operated by the motor control unit 16 by outputting a "low" level signal from the motor control terminal of the deck control unit 11). When the switch SW is turned ON, the output of the mussel-liquid switch unit 1 transitions from the "high" level state to the "low" level state, so that the three states S1 and the first inverting part 4 of the amplifying and double voltage rectifying unit 2 are changed. ), The three state S3 of the 2nd inversion part 13, and the three state S4 of the 3rd inversion part 15 are enabled. When the tape is in the PLAY state, " high " level signals are output from the FF, Rew and Pre / PLAY output terminals of the deck control unit 11 so that the transistors Q1, Q2 and Q3 are turned on, so the flanger coils L1, L2 and L3 is activated to attach the flange (not shown) to the deck (not shown). Therefore, the potential of each connection point of the transistor Q1 and the plunger coil L1 and each connection point of the transistor Q2 and the plunger coil L2 becomes an "O" potential, so that the complete amplifier Q6 of the second detector 14 is disabled and the second The inverting gate G1 of the one detection unit 3 is enabled. At this time, if the signal amplified by the equalizing amplifier 5 is no longer than 15 seconds (blank state), the output of the operational amplifier U2 of the first detection unit 3 generates a square wave of "high" level in the "low" level state. After generation, the inverted gate G2 of the first inverting unit 4 is inverted and applied to the FF / REW terminal of the deck control unit 11 in a "low" level so that the FF output terminal becomes a "low" level. The transistor Q1 is turned off.

상기 트랜지스터 Q1이 OFF되므로 플렌저 코일 L1에는 전류가 흐르지 못하므로 데크에 접속된 플렌저(도면에 도시않됨)는 떨어지게 되어 블랭크 테이프 부분은 고속전진하게 된다. 이때 상기 데크제어부(11)의 FF 표시 단자 I1에서 "저"레벨신호가 출력되어 상기 증폭 및 배전압 정류부(2)의 쓰리 스테이트 S2가 ON되어 있는데 FF 도중에 테이프 끝부분에 도달하면, 이를 상기 자동 역회전 센서부(12)에 감지하여 상기 데크 제어부(11)의 Pro/PLY 출력단자에서는 "저"레벨신호를 출력하여 트랜지스터 Q3가 OFF되므로 플렌저 코일 L3에 의해 프로그램 전환되어 테이프 이면이 동작하게 도니다. 이때 플렌저 코일 L3 및 다이오드 D10 접속점의 전위는 "고"전위상태인데, 제2반전부(13)에서 반전되어 상기 데크제어부(11)의 FF/REW 제어단자가 "저"레벨상태가 된다. 따라서 FF 동작은 계속되다가 테이프의 첫레코드음이 상기 등화증폭기(5)에서 증폭되어 상기 증폭 및 배전압 정류부(2)에 인가된다.Since the transistor Q1 is turned off, no current flows through the flanger coil L1, so that the flanger (not shown) connected to the deck is dropped, and the blank tape portion is advanced at high speed. At this time, the "low" level signal is output from the FF display terminal I1 of the deck control unit 11 so that the three-state S2 of the amplifying and double-voltage rectifying unit 2 is turned ON. Since the transistor Q3 is turned off by outputting a "low" level signal from the Pro / PLY output terminal of the deck control unit 11 by detecting the reverse rotation sensor unit 12, the program is switched by the flanger coil L3 so that the back of the tape operates. Turn. At this time, the potential of the connection point of the flanger coil L3 and the diode D10 is in the "high" potential state, but is inverted in the second inverting unit 13 so that the FF / REW control terminal of the deck control unit 11 is in the "low" level state. Therefore, the FF operation is continued, and the first record sound of the tape is amplified by the equalization amplifier 5 and applied to the amplification and double voltage rectifier 2.

상기 증폭 및 배전압 정류부(2)에서는 입력되는 레코드 신호를 완충증폭기 Q6에서 증폭한다음 캐패시터 C1 및 C2, 다이오드 D1 및 D2에서 배전압 정류시켜 쓰리 스테이트 S1 및 S2 그리고 다이오드 D3를 경유해 상기 데크제어부(11)의 FF/REW 제어단자에 "고"레벨신호를 인가시키면 REW 출력단자에서는 "저"레벨신호를 출력하므로 테이프는 Rewind되고 트랜지스터 Q2가 OFF된다. 상기 트랜지스터 Q2가 OFF되므로 플랜저 코일 L2 및 다이오드 D8 접속점은 "고"레벨이 되어 상기 제2검출부(14)가 인에이블되고 상기 제1검출부(3)는 디스에이블 된다.The amplification and double voltage rectifying unit 2 amplifies the input record signal in the buffer amplifier Q6 and rectifies the double voltage in the capacitors C1 and C2, the diodes D1 and D2, and the deck control unit via the three states S1 and S2 and the diode D3. When the "high" level signal is applied to the FF / REW control terminal of (11), the "low" level signal is output from the REW output terminal, so the tape is rewinded and the transistor Q2 is turned off. Since the transistor Q2 is turned off, the flanger coil L2 and the diode D8 connection point are at the " high " level to enable the second detector 14 and the first detector 3 to be disabled.

상기 제2검출부(14)가 인에이블 된다음 상기 등화증폭기(5)로부터 예를들어 0.1초 이상 레코드음이 출력되지 않으면 연산증폭기 U3에서는 "고"레벨의 구형파를 출력한다. 이 "고" 레벨신호와 상기 데크제어부(11)의 Rewind 표시단자 I2의 "고"레벨신호는 앤드게이트 A1에서 합성되어 상기 데크제어부(11)의 Pro/PLY 단자에 "저"레벨상태로 인가되어 상기 데크제어부(11)의 FF 및 Rew 출력단자에서는 "고"레벨신호를 출력하므로 데크에 플렌저가 붙게되어 테이프에 기록된 음을 재생하게 된다.When the second detector 14 is enabled and no record sound is output from the equalizing amplifier 5, for example, for 0.1 second or more, the operational amplifier U3 outputs a square wave of "high" level. The " high " level signal and the " high " level signal of the Rewind display terminal I2 of the deck control unit 11 are synthesized at the AND gate A1 and applied to the Pro / PLY terminal of the deck control unit 11 in a " low " level state. Since the FF and Rew output terminals of the deck control unit 11 output the " high " level signal, the deck has a flanger to reproduce the sound recorded on the tape.

상술한 바와같이, 본 고안의 구성에 의하면 어떠한 자동역회전 카세트 레코드 장치에도 사용할 수 있는 범용 블랭크-스킵회로를 제공할 수 있는 효과가 있다.As described above, according to the configuration of the present invention, there is an effect that a general blank-skip circuit that can be used for any automatic reverse cassette record apparatus can be provided.

Claims (7)

데크제어부의 제어신호에 의해 플렌저를 착탈가능케하여 카세트 테이프 레코드 장치의 블랭크 테이프 부분을 고속전진 시키고 레코드음이 다시 시작될때 정상적인 플레이 상태로 하게 하는 블랭크 스킵회로에 있어서, 블랭크 스위치 SW로부터 접속되어, 이 스위치의 ON 동작시 그 출력이 "고"레벨에서 "저"레벨로 천이되는 뮤췰리셀형 스위치부(1)와, 테이프에 레코드된음을 증폭하는 등화증폭기(5)로부터 접속되어, 소정시간 동안의 블랭크를 검출하되 테이프를 Rewind 및 FF하도록 하는 제2 및 제1 플렌저부(7 및 8)의 출력신호에 따라 교호로 인에이블 되도록 접속되는 제1검출부(3) 및 제1검출부(14)와, 상기 제2검출부(14) 및 데크제어부(11)이 Rewind 출력표시단자 I2로부터 접속되고 그 출력단자는 상기 데크제어부(11)의 Pro/PLY 제어단자에 접속되며 상기 뮤췰리셀형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되어, 입력되는 신호를 반전시키는 제3반전부(15)와, 상기 등화증폭기(5)로부터 접속되고 상기 뮤췰리셀형 스위치부(1) 및 상기 데크제어부(11)의 FF 출력표시단자 I1의 출력신호에 따라 인에이블되도록 접속되어, 입력되는 신호를 증폭 및 배전압 정류하고 그 출력단자는 상기 데크제어부(11)의 FF/REW 제어단자에 접속되는 증폭 및 배전압 정류부(2)와, 프로그램 전환하게 하는 제3플랜저부(9)로부터 접속되고 상기 뮤췰형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되되, 그 출력단자는 상기 데크제어부(11)의 FF/REW 제어단자에 접속되어 입력되는 신호를 반전시키는 제2반전부(13)와, 상기 제1검출부(3)로부터 접속되고 상기 뮤췰형 스위치부(1)의 출력신호에 따라 인에이블되도록 접속되되 그 출력단자는 상기 데크제어부(11)의 FF/REW 제어단자에 접속되어 입력되는 신호를 반전시키는 제1반전부(4)로 구성되는 것을 특징으로 하는 블랭크-스킵회로.In the blank skip circuit which makes the flanger detachable by the control signal of the deck control unit, and advances the blank tape portion of the cassette tape recording device at high speed, and makes the normal play state when the record sound starts again, it is connected from the blank switch SW. When the switch is turned ON, the output is connected from the mux-cell-type switch unit 1, which transitions from the "high" level to the "low" level, and from the equalizing amplifier 5 which amplifies the sound recorded on the tape, for a predetermined time. First detection part 3 and first detection part 14 which are connected alternately to enable detection of blanks during the operation but according to the output signals of the second and first flanger parts 7 and 8 for rewinding and FF the tape. And the second detection unit 14 and the deck control unit 11 are connected from the Rewind output display terminal I 2 , and the output terminal thereof is connected to the Pro / PLY control terminal of the deck control unit 11. A third inverting portion 15 connected to be enabled in accordance with an output signal of the cell type switch 1 and inverting an input signal, and connected from the equalizing amplifier 5 to the mussel resizing switch 1 And FF output display terminal I 1 of the deck control unit 11 is connected to be enabled, amplifies and rectifies the input signal, and its output terminal is an FF / REW control terminal of the deck control unit 11. An amplifying and double voltage rectifying unit 2 connected to the third and second plunger sections 9 for program switching and being enabled according to an output signal of the mute type switch section 1, the output terminal of the A second inverting unit 13 connected to the FF / REW control terminal of the deck control unit 11 and inverting the input signal, and an output signal of the mute switch unit 1 connected from the first detecting unit 3; To be enabled according to Output terminals, characterized in that blanks composed of a first reflecting part (4) for inverting a signal input is connected to the FF / REW control terminal of the deck controller 11-skip circuit. 상기 제1항에 있어서, 상기 증폭 및 배전압 정류부(2)는 완충증폭기 Q5로부터 캐패시터 C1, 다이오드 D2, 쓰리 스테이트 S1및 S2가 차례로 접속되되, 상기 다이오드 D2의 양단은 다이오드 D1및 캐패시터 C2를 각기 경유해 접지되도록 구성되는 것을 특징으로 하는 블랭크-스킵회로.The method of claim 1, wherein the amplifying and double voltage rectifying unit (2) is connected to the capacitor C 1 , diode D 2 , three states S 1 and S 2 in order from the buffer amplifier Q 5 , the both ends of the diode D 2 A blank-skip circuit, characterized in that it is configured to be grounded via D 1 and capacitor C 2 , respectively. 상기 제1항에 있어서, 상기 제1검출부(3)는 한 입력단자가 저항 R1을 경유해 Vcc 단자에 접속되는 동시에 캐패시터 C3를 경유해 접지되며 나머지 입력단자는 완충증폭기 Q5로부터 접속되되, 인에이블 단자에는 반전게이트 G1이 접속되는 연산증폭기 U2로 구성되는 것을 특징으로 하는 블랭크-스킵회로.2. The first detector (3) is characterized in that one input terminal is connected to the Vcc terminal via a resistor (R 1) and grounded via a capacitor (C 3) and the other input terminal is connected from a buffer amplifier (Q 5) . And an operational amplifier U 2 to which the inverting gate G 1 is connected to the enable terminal. 제1항에 있어서, 상기 제2검출부(14)는 한입력단자가 저항 R2를 경유해 Vcc 단자에 접속되는 동시에 캐패시터 C4를 경유해 접지되고 나머지 입력단자는 상기 등화증폭부(5)의 출력을 입력으로 하되, 인에이블 단자에는 완충증폭기 Q6가 접속되는 연산증폭기 U3로 구성되는 것을 특징으로 하는 블랭크-스킵회로.The method of claim 1, wherein the second detection unit 14 is a bite-force terminal via a resistor R 2 ground by at the same time via the capacitor C 4 is connected to the Vcc terminal and the other input terminal of the equalization amplification unit (5) A blank-skip circuit having an output as an input, wherein the enable terminal comprises an operational amplifier U 3 to which a buffer amplifier Q 6 is connected. 제1항에 있어서, 상기 제1 및 제2반전부(4 및 13)는 한개의 쓰리 스테이트 소자와 한개의 반전게이트가 직렬접속되도록 구성되는 것을 특징으로 하는 블랭크-스킵회로.2. The blank-skip circuit according to claim 1, wherein said first and second inverting portions (4 and 13) are configured such that one three state element and one inverting gate are connected in series. 상기 제1항에 있어서, 상기 제3반전부(15)는 한입력단자에 쓰리 스테이트 S4가 접속되는 앤드게이트 A1으로 구성되는 것을 특징으로 하는 블랭크-스킵회로.2. The blank-skip circuit according to claim 1, wherein said third inverting portion (15) comprises an AND gate A 1 to which three states S 4 are connected to one input terminal. 제1항에 있어서, 상기 증폭 및 배전압정류부(2)와 제2반전부(13)간에 역전류 방지용 다이오드 D3및 D5가 역접속되는 것을 특징으로 하는 블랭크-스킵회로.2. The blank-skip circuit according to claim 1, wherein reverse current preventing diodes D 3 and D 5 are reversely connected between the amplifying and double voltage rectifying section (2) and the second inverting section (13).
KR2019900005976U 1990-05-08 1990-05-08 Blank skip circuit KR920007427Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900005976U KR920007427Y1 (en) 1990-05-08 1990-05-08 Blank skip circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900005976U KR920007427Y1 (en) 1990-05-08 1990-05-08 Blank skip circuit

Publications (2)

Publication Number Publication Date
KR910020871U KR910020871U (en) 1991-12-20
KR920007427Y1 true KR920007427Y1 (en) 1992-10-12

Family

ID=19298450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900005976U KR920007427Y1 (en) 1990-05-08 1990-05-08 Blank skip circuit

Country Status (1)

Country Link
KR (1) KR920007427Y1 (en)

Also Published As

Publication number Publication date
KR910020871U (en) 1991-12-20

Similar Documents

Publication Publication Date Title
KR950001752A (en) Recorder
KR920007427Y1 (en) Blank skip circuit
US4636878A (en) Combined detector circuit for detecting a tape end or unrecorded area of a tape
KR920006318B1 (en) Automatic searching system for recording and reproducing system
JPS624913Y2 (en)
JPS6179869U (en)
KR900007794Y1 (en) Melody generating apparatus of varionr modes for vcr
JPH0437512B2 (en)
JPS6025807B2 (en) magnetic recording and reproducing device
KR890000153Y1 (en) Tape record and reproducing and detecting circuit
JPS6013067Y2 (en) Tape recorder cueing device
KR900004186Y1 (en) Power switching circuit of vcr
JPH07169003A (en) Signal reproducing circuit for magneto-resistance effect type head
KR930008489Y1 (en) Counter auto-reset & memory control circuit
JPS5935863Y2 (en) Tape recorder tweeter protection circuit
JPH0344398B2 (en)
JPS58164040A (en) Non-recording section detecting device
JPH0232694B2 (en) JOHOKIROKUSAISEIKI
KR930006892Y1 (en) Auto-repeat circuit for vcr
JPS5911502A (en) Circuit for detecting power supply off
KR970050477A (en) How to Correct Tape Position in a Tape Recorder
KR930010946A (en) Error prevention circuit during video dubbing
JPS5885949A (en) Automatic reversing circuit of tape recorder
KR970012468A (en) Double speed playback mode judgment circuit of video cassette recorder
JPH06103507A (en) Magnetic tape recorder and magnetic tape recording and reproducing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990917

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee