KR920007141Y1 - Automatic power turning-off circuit for vtr - Google Patents

Automatic power turning-off circuit for vtr Download PDF

Info

Publication number
KR920007141Y1
KR920007141Y1 KR2019890011547U KR890011547U KR920007141Y1 KR 920007141 Y1 KR920007141 Y1 KR 920007141Y1 KR 2019890011547 U KR2019890011547 U KR 2019890011547U KR 890011547 U KR890011547 U KR 890011547U KR 920007141 Y1 KR920007141 Y1 KR 920007141Y1
Authority
KR
South Korea
Prior art keywords
output
unit
signal
vtr
counter
Prior art date
Application number
KR2019890011547U
Other languages
Korean (ko)
Other versions
KR910003656U (en
Inventor
임한섭
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019890011547U priority Critical patent/KR920007141Y1/en
Publication of KR910003656U publication Critical patent/KR910003656U/en
Application granted granted Critical
Publication of KR920007141Y1 publication Critical patent/KR920007141Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

영상신호 무인가시 브이티알의 파워 자동오프 회로VTI's power auto-off circuit without video signal

제1도는 본 고안의 대략적인 블록도.1 is a schematic block diagram of the present invention.

제2도는 제1도의 구체적인 상세 회로도.2 is a detailed detailed circuit diagram of FIG.

제3도는 본 고안의 파형도.3 is a waveform diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비안정 멀티 바이브레이터 2 : 제어 케이 플립플롭1: Unstable multivibrator 2: Control K flip flop

3 : 신호검파부 4 : 게이트 어레이부3: signal detector 4: gate array

6 : 단안정 멀티 바이브레이터 7 : 카운터부6: monostable multivibrator 7: counter

8 : 아날로그 스위치부 9 : VTR8: analog switch unit 9: VTR

본 고안은 방송신호 무인가시 VTR의 파워 자동오프 회로로서, 특히 VTR을 이용해 TV방송을 시청하거나 녹화할 때 재생할 때 방송신호가 인가되지 않으면 수분의 경과 후 자동적으로 VTR의 파워를 오프시키도록한 것이다.The present invention is an automatic power-off circuit of VTR when no broadcasting signal is applied. Especially, when watching or recording TV broadcast using VTR, when the broadcasting signal is not applied, the power of VTR is automatically turned off after several minutes. .

종래에 있어서는 티브이의 경우 방송신호가 인가되지 않으면 자동 오프 기능을 갖춘 것이 있었으나 VTR은 이러한 자동오프 기능을 갖추고 있지를 못해 방송신호가 인가되지 않는 상태에서도 계속 작동을 하므로 사람이 직접 조작하여야 하는 번거로움과 전력의 손실 및 부품의 마모를 초래하는 문제점이 있었다.In the past, TVs were equipped with an auto-off function when a broadcast signal was not applied. However, since the VTR does not have such an auto-off function, it operates continuously even when a broadcast signal is not applied. There is a problem that causes the loss of power and wear of parts.

이에 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 이를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.The present invention is devised to solve the above problems, it will be described in detail based on the accompanying drawings as follows.

제1도는 본 고안의 대략적인 블럭 다이어그램으로서 시간 카운트를 위한 구형파를 공급하는 비안정 멀티바이브레이터부(1)와 펄스폭 정형을 위한 제이케이 플립플롭(2)와 신호유무 검파부(3)와 VTR의 모드신호(EE, DREC, CAPD)를 받아 VTR의 상태 및 신호유무 상태를 출력하는 게이트 어레이부(4)와, 카운터(7)의 초기 로우드(LOAD)를 형성한 신호를 출력할 단안정 멀티 바이 브레이터부(6)의 상기 제이케이 플립플롭부(2)와 단안정 멀티 바이브레이터부(6)로부터 신호를 인가받아 설정된 시간이 경과한 다음 아날로그 스위치부(8)를 인에이블 시킬 신호를 출력하는 카운터부(7)와 상기 카운터부(7)의 신호를 인가받아 VTR의 파워를 오프시키는 아날로그 스위치부(8)로 이루어져 된 것으로 미설명부호 BGP, EE, D. REC, CAP.D 입력단자이고 NOT1, NOT2는 나트게이트이다.1 is a schematic block diagram of the present invention, which includes an unstable multivibrator unit 1 for supplying a square wave for time counting, a JK flip-flop 2 for signal width shaping, a signal presence detector unit 3, and a VTR. The gate array unit 4 which receives the mode signals EE, DREC, and CAPD, and outputs the state of the VTR and the presence or absence of the signal, and the monostable to output the signal that forms the initial load LOAD of the counter 7. The JK flip-flop unit 2 and the monostable multi-vibrator unit 6 of the multi-vibrator unit 6 receive a signal and output a signal for enabling the analog switch unit 8 after a set time has elapsed. BGP, EE, D. REC, CAP.D input terminals, which are composed of a counter unit 7 and an analog switch unit 8 for turning off the power of the VTR by receiving a signal from the counter unit 7. And NOT1, NOT2 are natgates.

제2도는 제1도의 일실시예를 설명하기 위한 구체적인 상세회로도로서 게이트 어레이(4)는 신호검파부(3)을 통해 방송신호가 있을 때는 하이 상태, 없을 때는 로우 상대의 신호(BGP)와, 녹화 및 EE 모드시 로우 상태인D.REC신호와, EE신호 및 FF/REW모드시 하이상태인 CAP.D 신호와 VTR의 모드신호(EE)를 입력으로 받아 상기 신호의 조합에 따라 하이/로우 신호를 출력한다.FIG. 2 is a detailed circuit diagram for explaining an embodiment of FIG. 1. The gate array 4 is connected to the signal detection unit 3 by a high state when there is a broadcast signal, a low BGP signal when there is no broadcast signal, The D.REC signal, which is low in recording and EE mode, and the CAP.D signal that is high in EE and FF / REW mode, and the mode signal (EE) of VTR are input, and are high / low according to the combination of the above signals. Output the signal.

이 출력신호가 NOT1을 거쳐 단안정 멀티 바이 브레이터(6)의 트리거단자에 입력될과 동시에 NOT1을 거친 출력은 카운터(7)의 인에이블 단자에 입력되어 카운터부(7)을 인에이블시킨다.This output signal is input to the trigger terminal of the monostable multivibrator 6 via NOT1 and at the same time the output via NOT1 is input to the enable terminal of the counter 7 to enable the counter 7.

그리고 상기 단안정 멀티 바이 브레이터부(6)에서 출력된 신호를 NOT2에 입력하고, NOT2의 출력을 카운터부(7)에 입력함으로써 카운터의 초기 로오드를 형성한다. 동시에 카운터부(7)에는 특정시간을 카운트하기 위해 비안정 멀티 바이 브레이터부(1)에서 공급된 구형파 신호가 제이케이 플립플롭부(2)에서 펄스폭 정형되어 카운터부(7)의 클록(CLK) 신호 입력에 인가된다.The signal output from the monostable multivibrator section 6 is input to NOT2, and the output of NOT2 is input to the counter section 7 to form an initial rod of the counter. At the same time, a square wave signal supplied from the unstable multi-vibrator section 1 is pulse-width shaped by the JK flip-flop section 2 to counter the section 7 so as to count a specific time. ) Is applied to the signal input.

따라서 카운터부(7)는 NOT2게이트를 거친 상기 단안정 멀티 바이브레이터(6)로부터의 로오드(LOAD) 신호에 의해 초기상태 로드가 끝난 후 그 실정된 시간(예를들면 3분 : 설계자 임의로 조정가능)만큼 카운트하다가 설정된 시간에 조정하면 아날로그 스위치(8)를 동작시키기 위한 신호(RCD)를 아날로그스위치(8)의 인에이블단자(ENA)로 출력하며 아날로그 스위치(8)는 미도시된 부분에서 인가되는 스캔신호를 받아 VTR(9)의 파워를 오프시키는 신호를 출력한다.Therefore, the counter unit 7 can adjust the actual time (for example, 3 minutes: designer's arbitrarily) after the initial state load is finished by the LOAD signal from the monostable multivibrator 6 passing the NOT2 gate. After counting by) and adjusting it at the set time, the signal RCD for operating the analog switch 8 is output to the enable terminal ENA of the analog switch 8, and the analog switch 8 is applied at a portion not shown. Upon receiving the scan signal, a signal for turning off the power of the VTR 9 is output.

이와같이 본 고안은 사용자의 손을 거치지 않고도 VTR의 모드 상태(EE, D.REC, CAP. D) 신호와 검파된 방송(BGP) 신호를 입력하여 방송신호가 없을 경우 자동적으로 VTR의 파워를 오프시킴으로써 사용자의 번거로움을 줄일 뿐 아니라 전력의 소도와 부품의 마모를 방지하는 효과가 있다.As such, the present invention inputs the mode state (EE, D.REC, CAP.D) signal of the VTR and the detected broadcast (BGP) signal without the user's hand, and automatically turns off the power of the VTR when there is no broadcast signal. In addition to reducing user's hassle, it also has the effect of preventing power consumption and component wear.

Claims (1)

시간 카운트를 위한 구형파를 공급하는 비안정멀티 바이브레이터부(1)의 출력을 펄스폭 정형을 위한 제이케이 플립플롭부(2)에 입력하고, VTR 모드신호(EE, D. REC, CAP. D)와 신호 검파부(3)의 출력을 입력으로 받아 출력하는 게이트 어레이부(4)의 출력을 NOT1 게이트를 거쳐 카운터부(7)의 초기로오드(LOAD)를 형성할 신호를 만들어 내는 단안정 멀티바이 브레이터부(6)에 입력하고 상기 단안정 멀티 바이브레이터부(6)의 출력과 상기 NOT1 게이트의 출력과 상기 플립플롭부(2)의 출력을 설정된 시간만큼 카운트하여 출력하는 상기카운터부(7)의 입력에 연결하고 상기 카운터부(7)의 출력과 스캔신호(SCAN)부의 출력을 VTR을 자동으로 오프시키는 아날로그 스위치부(8)의 출력 인에이블 단자에 연결한 영상신호 무인가시 VTR의 파워 자동오프 회로.The output of the unstable multi-vibrator section 1 for supplying square waves for time counting is input to the JK flip-flop section 2 for pulse width shaping, and the VTR mode signals EE, D. REC, CAP. And a monostable multi-function that generates a signal for forming an initial load (LOAD) of the counter unit 7 through the NOT1 gate through the output of the gate array unit 4 that receives the output of the signal detector 3 as an input. The counter unit 7 which inputs to the vibrator unit 6 and counts and outputs the output of the monostable multi-vibrator unit 6, the output of the NOT1 gate, and the output of the flip-flop unit 2 for a predetermined time. Power of the VTR when no video signal is connected to the output enable terminal of the analog switch unit 8 which is connected to the input of the counter and the output of the counter unit 7 and the output of the scan signal SCAN unit are automatically turned off. Off circuit.
KR2019890011547U 1989-07-31 1989-07-31 Automatic power turning-off circuit for vtr KR920007141Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890011547U KR920007141Y1 (en) 1989-07-31 1989-07-31 Automatic power turning-off circuit for vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890011547U KR920007141Y1 (en) 1989-07-31 1989-07-31 Automatic power turning-off circuit for vtr

Publications (2)

Publication Number Publication Date
KR910003656U KR910003656U (en) 1991-02-27
KR920007141Y1 true KR920007141Y1 (en) 1992-10-02

Family

ID=19288903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890011547U KR920007141Y1 (en) 1989-07-31 1989-07-31 Automatic power turning-off circuit for vtr

Country Status (1)

Country Link
KR (1) KR920007141Y1 (en)

Also Published As

Publication number Publication date
KR910003656U (en) 1991-02-27

Similar Documents

Publication Publication Date Title
KR920007141Y1 (en) Automatic power turning-off circuit for vtr
JPS5767380A (en) Video clamping circuit
SG67886A1 (en) Video control circuit
EP0626787A3 (en) Videorecorder.
JPS6444179A (en) Television receiver
KR900003472Y1 (en) Automatic power of system for television
JPS5746369A (en) Signal switching circuit of magnetic picture recorder and reproducer
JPS55143821A (en) Automatic frequency control unit
KR840001336Y1 (en) Trigger circuit for record state control in video cameta
JPS641393A (en) Voltage control type comb-line filter
EP0343553A3 (en) Low voltage-controlled, stand-by electronic circuit with delayed switch off
JPS6384393A (en) Color signal processing circuit
KR900008278Y1 (en) Automatic mode selecting circuit for tv/video
JPS57113625A (en) Input circuit
JPS57193182A (en) Super signal inserting circuit
KR910002444Y1 (en) Circuits for combining tv and vcr
JPS5678231A (en) High-frequency switch
KR890003588Y1 (en) Timer mode changing circuit of vtr
GB1421827A (en) Demodulator circuit for demodulating an amplitude-modulated pulse signal
KR960008993B1 (en) Color system auto-changing device for using color killer voltage
JPS5745671A (en) Information processor
JPS579178A (en) Power supply controller
JPS6010160Y2 (en) Monaural/stereo switching control circuit
JPH0260343U (en)
JPS6489822A (en) Radio receiver

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee