KR920006154B1 - 수직 디테일 비데오 신호 처리용 장치 - Google Patents
수직 디테일 비데오 신호 처리용 장치 Download PDFInfo
- Publication number
- KR920006154B1 KR920006154B1 KR1019840007436A KR840007436A KR920006154B1 KR 920006154 B1 KR920006154 B1 KR 920006154B1 KR 1019840007436 A KR1019840007436 A KR 1019840007436A KR 840007436 A KR840007436 A KR 840007436A KR 920006154 B1 KR920006154 B1 KR 920006154B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- amplifier
- amplitude
- gain
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims description 31
- 230000014759 maintenance of location Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000001228 spectrum Methods 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000010008 shearing Methods 0.000 claims 1
- 230000004044 response Effects 0.000 description 13
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 원리에 따른 수직 디테일 신호 처리용 장치를 부분적으로 블록형태 및 부분적으로 개략적인 회로선도 형태로 도시
제2도는 제1도의 장치에 의해 발생된 신호전달 특성을 도시.
제3-5도는 제1도의 장치부에 대한 회로를 세부적으로 도시.
제6도는 칼라 텔레비젼 신호에서 분리된 휘도 및 색도 성분을 제공하는 코움필터와 제1도의 장치와의 관계를 도시.
* 도면의 주요부분에 대한 부호의 설명
10 : 캐패시터 12 : 입력반전용 버퍼증폭기
20,22,24,26 : 전건샘플 및 보유회로 30 : 지연장치
42,43,60,62 : 전압분할기 53 : 반전기
85 : 궤환 회로망 88 : 전건샘플링 스위치
99 : 필터 캐패시터 173 : 코움필터
202,210 : 저역통과필터
본 발명은 칼라 텔레비젼 신호에서 휘도와 색도성분을 분리하도록 텔래비젼 수상기에서 사용되는 코움(comb)필터의 출력에서 나올 수 있는 것과 같은 수직 디테일 정보신호를 비선형성으로 처리하는 장치에 관한 것이다. 특히, 본 발명은 수직 디테일 신호의 코링(coring) 및 페어링(paring)을 제공하는 장치에도 관한 것이다.
미합증국에서 사용된 것과 같은 칼라 텔래비젼 시스템에서, 칼라 텔레비젼 신호의 색도 및 휘도성분은 인터리브(interleave)관계로 비데오 신호 스펙트럼내에서 배치되는데, 이 휘도성분은 수평선 주사주파수의 정수배로 이 색도성분은 선주사 주파수 절반의 기수배로 배치된다. 휘도 및 색도성분은 예를들어 디.에이취.프라챠드(D.H.Pritchard)씨의 미합중국 특허 제4,096,516호에서 기술된 형인 코움필터에 의해서 칼라 텔레비젼 신호에서 가끔 서로 분리된다.
코움필터의 휘도출력에서 나타나는 코움된 휘도신호는 전대역에 대해서 "코움잉(combing)"실행을 받게 된다. 고주파수 대역부에 대한 코움잉 작용은 색도신호성분과 분배되어 색도신호성분을 삭제시키는 바람직한 효과를 갖는다. 저주파수 대역부내에서 이러한 코움잉 작용 확대는 색도신호성분의 바람직한 게거를 하는 데는 필요하지 않으며, 휘도신호성분을 삭제시키는데 작용한다. 이러한 삭제를 받는 이 대역의 더 낮은 주파수단에서의 성분은 "수직 디테일" 휘도정보를 표시한다. 이러한 수직 디태일 정보의 보전은 표시된 영상의 휘도내용에서 수직 해상도의 손실을 피하기 위해서 바람직하다.
수직 디테일 정보를 보전하는 한 장치에서는 "코움"된 색도성분이 나타나는 코움필터의 출력에 결합된 저역통과필터를 사용한다. 이 필터의 상부 차단 주파수는 색도신호성분에 의해 점유된 대역 아래에 놓여있다. 필터는 코움필터의 색도출력에서 색도대역아래에 있는 신호를 조합회로망에 선택적으로 결합하고 여기서 선택적으로 결합된 신호는 코움필터에서 나온 코움딘 휘도출력신호와 합산된다. 조합된 신호는 색도신호성분이 제거되어진(필터 차단 주파수 이상의 주파수 대역을 점유하는) "코움"된 고주파수와, 모든 휘도신호성분이 보전되는 코움되지 않은(즉, "평편") 저주파수부를 포함하고 있다.
재생된 영상의 디테일을 과도하게 강등하지 않고 재생된 영상에 의한 공동채널 간접을 포함하는 잡음 및 간섭인 악영향을 최소로 줄이는 것이 바람직하다. 이것은 통상신호 "코링"으로 명명된 처리에 의해 달성될수 있으며, 신호(잡음을 포함하고 있는)의 작은 진폭 행정은 제거된다. 상세히 설명하면, 신호코링은 축근접신호 진폭행정에서 "불감대"의 전달특성을 갖는 변환회로에 의해서 신호의 평균축근접을 제거시키도록 작용한다. 신호코링은 예를들어 1978년 3월 SMPTE지에서 발표된 134-140폐이지에 기재된 "텔레비젼 잡음을 감소하는 디지탈 기법"이란 제목으로 기재된 제이.피.로씨(J.P.Rossi)씨에 의한 논문에서 설명된 바와같이 잡음감소를 목적으로 종종 사용된 공지된 신호 처리용 함수이다.
또한 신호 "페어링"으로 명명되는 처리에 의해서 큰 비데오 신호 진폭 행정의 크기를 선택적으로 감소키는 것도 때때로 바람직하다. 신호 페어링은 재생된 비데오 영상에서 "블루밍(blooming)" 현상을 방지하도록 작용하여 영상 디테일이 왜곡되거나 불명확하게 되는 것을 방지한다. 더블유.에이.라고니(W.A.Lagon)씨의 미합중국 특허 제4,295,160호에서는 작은 신호 진폭 행정이 "코아"되고, 큰 신호 진폭 행정이 "페어"되는 것과 같은 비선형 전달특성을 발생하는 수직 디테일 신호 처리용 장치에 관해서 기술하고 있다. 이것은 수직 디테일 입력신호를 수신하는 증폭기의 출력에서 입력까지 결합된 다이오드 스위치된 임피던스를 갖는 궤환 회로망을 포함하고 있는 회로에 의해서 달성된다. 다이오드의 도통상태는 증폭기에 인가된 수직 디테일 신호의 크기에 따라 제어됨으로써, 주어진 디테일 신호 진폭범위에 관해서 선택적으로 궤환 임피던스의 크기를 변화시킨다. 수직 디테일 신호가 코움필터의 출력에서 유출되는 MOS 반도체 기법을 사용하고 있는 전하결합소자(CCD)의 코움필터인 코움필터와 같은 집적회로에 수직 디테일 신호 처리용 장치를 내장하는 것이 바람직하다고 인식된다. 더우기 다이오드와 같은 스위칭장치의 가끔씩 예측할 수 없는 스위칭래벨에 의존하지 않고 예측가능한 비선형 전달함수를 갖는 이러한 디테일 신호 처리용 장치를 제공하는 것이 바람직하다고 인식된다.
본 발명의 적합한 실시예에 따라 기술된 비선형 수직 디테일 신호 처리용 장치는 수직 디테일 신호증폭경로를 구비하고 있는 종속 접속된 다수의 증폭기단을 포함한다. 증폭기에서 나온 비선형으로 처리된 수직 디테일 출려긴호중 선택된 진폭부는 입력 수직 디테일 신호의 선형변형과 조합된다. 조합된 수직 디테일 신호는 다음과 같은 특성을 나타내는 데 즉 a) 제1진폭 범위내의 작은 진폭행정은 작은 진폭행정을 제거하도록 코아되고, b) 제2진폭 범위내의 적당한 진폭행정은 0보다 큰 주어진 증폭율로 변화되고, c) 제3진폭 범위내의 큰 진폭 행정은 페어되거나 감쇄된다.
본 발명의 또 다른 특징에 따라, 본 명세서에서는 개선된 동작특성을 갖는 수직 디테일 신호 처리기를 기술한다. 기술된 처리기는 수직 디테일 신호에서 샘플된 변형을 디테일 신호증폭경로에서 연관된 증폭기의 입력에 각각 공급하는 제1 및 제2전건샘플 및 보유회로망을 포함한다. 샘플링회로는 제1샘플링 회로망이 동작되지 않아서 "보유"상태를 나타날 때 제2샘플링 회로망 때때로 샘플링 상태로 동작하도록 다른 시간에서 동작한다. 샘플 및 보유 회로망은 코움필터의 동작의 시간을 정하는 스위칭신호에 연관될 수 있는 것과 같은 디테일 신호 처리기의 동작에 의한 스위칭신호천이의 효과를 유리하게 감소시킨다. 샘플 및 보유회로망은 또한 큰 진폭 고주파수 수직 디테일 신호성분의 존재로 특히 처리기의 비선형 전달함수에서 일어날 수 있는 왜곡을 바람직하게도 감소시킨다.
제1도에서,(제6도에서 보여질 바와같은) 코움필터의 출력에서 나온 수직 디테일 신호는 캐패시터(10)를 통하열 비선형 수직 디테일 신호 처리기 회로의 입력단자 T1에 교류(AC)결합된다. 수직 디테일 신호처리기는 코움필터 장치와 함께 공동 반도체 기판상에 집적회로로서 구성된 NMOS 트랜지스터 장치를 구비하고 있다.
입력반전용 버퍼 증폭기(12)는 수직 디테일 신호를 동일신호이득을 나타내는 종속접속된 다수의 반전용증폭기(14-17)를 포함하고 있는 주신호증폭경로에 결합된다. 전건증가형 NMOS 스위치장치(20)와 전하축적용량성소자(22)를 구비하고 있는 샘플 및 보유회로는 증폭기(14 및 15)사이에 결합된다. 스위치(20)는 증폭기(14)의 출력에 결합된 소스(source)입력전극과, 용량소자(22) 및 증폭기(15)의 입력에 결합된 드레인(drain)출력전극과, 스위치(20)의 도통상태를 제어하는 전건용 신호 ψ₁을 수신하는 게이트(gate)전극을 갖고 있다. 유사하게, 전건용 신호 ψ2에 응답하는 전진스위치(24)와, 축적용량성소자(26)를 구비하고 있는 전건 NMOS 샘플 및 보유회로는 증폭기(16)의 출력과 증폭기(17)의 입력사이에 결합된다.
파형으로 도시된 전건용 신호 ψ₁및 ψ2는 NTSC 텔레비젼 표준용 텔레비젼 신호 색도성분중 부반송파성분 주파수의 3배와 상응하는 10.7MHz 주파수를 나타낸다. 스위칭신호 ψ₁ 및 人의 위상관계는 신호 ψ₁및 ψ2가 다른 시간에서 신호샘플링(S) 및 보유(H)을 실행한다는 짐에서 차이가 있는데, 즉, 스위치(24)는 샘플 및 보유회로망(20,22)에 선행하는 보유간격(ψ₁의 H)과 상응하는 시간에서 샘플(∮2의 S)하도록 인에이블된다. 이와같이 샘플링 회로망(24,26)은 샘플링 회로망(20,22)에 선행함으로써 제공된 신호샘플을 "재샘플한다". 증폭기(15 및 16)사이에 연결된 직렬저항성 소자는 도시된 바와같이 배열된 상호연결된 NMOS장치(28 및 29)를 구비한다. 이 저항성 소자는 증폭기(14)의 입력에서 증폭기(17)의 출력까지 주신호경로에서 바람직한 신호이득을 설정하는 것을 도와준다.
이하의 설명은 제1도를 참조하여 제2도에서 도시된 신호전달특성을 기술한 것이다.
증폭기(12)(S1')의 출력에서 나온 수직 디테일 신호는 지연보상회로망(30) 및 저항성소자(32)를 통하여 신호합산용 마디 A에 결합된다. 저항성소자(32)는 상호연결된 게이트전극과 직렬연결된 드레인-소스 도통경로를 갖는 직렬연결된 소모형 NMOS장치(33,34)로 구성된다. 저항성소자(32)를 통하여 마디 A로 전달된 지연된 수직 디테일 신호(S1)는 제2도에서 도시된 바와같이 신호 S1에 대하여 선형전달특성을 나타낸다.
증폭기기(15)의 출력에서 나온 증폭된 수직 디테일 신호(S2')는 직렬저항성소자(42 및 43)로 구성된 전압분할기 회로망에 의해서 변환된 진폭이며, 저항소자(42 및 43)의 각각은 직렬연결된 NMOS장치(44,45 및 46,47)를 구비한다. 전압분할기 회로망에는 입력과 출력단자가 상호 연결된 반전기(48)가 연결되어 장치(47)에 인가된 공급전압(도시되지 않음)의 기준전위는 반전기의 저임피던스 출력에서 발생한다. 저항성소자(42,43)의 접합에서 나타나는 변환된 수직 디테일 신호는 전건용 신호 ψ2에 응답하는 NMOS 스위치(50)와 전하축적용량성 소자(52)를 포함하고 있는 회로망에 의해서 샘플된다. 샘플되어 진폭변환된 수직 디테일 신호는 반전기(55)와 직렬연결된 NMOS장치(56,57)를 구비하고 있는 저항성소자(55)를 통하여 마디 A에 결합된다. 저항성소자(55)에 의해 마디 A로 전달된 수직 디테일 신호 S2는 제2도에서 도시된 바와같이 신호S2에 대해서 비선형 특성을 나타낸다.
또한 증폭기(17)의 출력에서 나온 증폭된 수직 디테일 신호(S3')는 직렬저항성소자(60,62)에 의해 구성된 전압분할기 회로망에 의해서 변환된 진폭이며, 저항성소자(60,62) 각각은 도시된 바와같이 NMOS장치(63,64 및 65,66)를 구비하고 있다. 이 전압분할기용 기준전위는 상호연결된 입력 및 출력단자를 갖는 반전기(68)의 저임피던스 출력에서 공급된다. 저항성소자(60,62)의 접합에서 나타나는 변환된 수직 디테일 신호는 직렬연결된 NMOS장치(71 및 72)를 구비하고 있는 저항성소자(70)를 통하여 마디 A에 결합된다. 저항성소자(70)에 의해 마디 A로 전달된 변환된 수직 디테일 신호 S3는 제2도에서 도시된 바와같이 신호 S3에 대해서 비선형 전달특성을 나타낸다.
신호 S1,S2,S3의 조합된 전달특성은 제 2도에서 도트-대쉬(·-·-)으로 도시된 바와같이 마디 A에서 합성 "출력" 전달특성을 나타낸다. 마디 A의 수직 디테일 신호는 장치(75)과 단자 T2에 결합된 이용회로에 의해 구성된 부하회로인 출력 NMOS전압폴로워장치(78)를 포함하고 있는 NMOS증폭기단을 통하여 수직디테일 신호 출력단자 T2에 전달된다.
마디 A에서 수직 디테일 신호의 "출력" 합성전달특성은 수직 디테일 신호 진폭레벨의 세가지 소정의 범위에 관해서 세가지 동작영역을 나타낸다. 제2도에서 이들 영역은 영역 I,II,III으로서 지정된다.
영역 I은 0에서 +5IRE 단위와 0에서 -5IRE 단위의 작은 수직 디테일 신호 진폭을 포함한다. 이러한 작은 신호 진폭에서 출력수직 디테일 신호는 "코아"되거나 또는 실제로 0신호이득으로 처리되어 만족하지않은 잡음성분을 제거시켜 버린다. 코링은 영역 I에서 신호 S1,S2,S3에 대한 전달특성의 신호상쇄 영향으로 발생된다. 영역 I의 아닌 곳에서는 신호 S3에 전달특성은 진폭제한용 모드로 동작하는 제1도에서의 증폭기(17)에 의해 발생된 진폭제한용 현상을 나타낸다.
영역 II는 도시된 바와같이 +5에서 +40IRE와 -5에서 -40IRE의 적당한 진폭의 수직 디테일 신호를 포함한다. 이러한 적당한 신호진폭에서 출력 수직 디테일 신호는 0보다 큰 예를들어 1인 신호이득으로 처리된다. 그러나, 이 영역에서 수직 디테일 신호는 보다 더 큰 이득으로 예를들어 2 또는 3의 이득으로 증폭될수 있어서 특정한 시스템의 필요조건에 따라 영역 II에서 수직 디테일 신호의 증가 또는 "피킹(peaking)"을 제공한다. 영역 I에서의 피킹신호가 피크된 잡음성분을 바람직하지 않게도 포함할 수 있으므로 이러한 진폭피킹은 영역 I에서 작은 신호진폭에 대해서는 바람직하지가 않다. 영역 II에서 출력 신호 진폭 응답은 영역 II의 신호 S3에 연관된 전달특성의 보급으로 신호 S1및 S2에 연관된 전달특성의 선형부에 의해 우선적으로 결정된다. 영역 II가 아닌 즉 40IRE 이상에서 신호 S2의 전달특성은 진폭제한용 모드로 동작하는 제1도에서의 증폭기(15)에 의해 발생된 진폭제한용 현상을 나타낸다. 영역 II의 수직 디테일 신호에 분배된 신호이득양은 신호 S2의 처리에 연관된 신호 처리용 파라미터를 조정함으로써 테일러(tailor)될 수 있다.
영역 III은 +40IRE 보다는 크고 -40IRE 보다는 적은 큰 진폭 수직 디테일 신호진폭을 포함하고 있다. 이러한 큰 수직 디테일 신호진폭은 0보다 적은 신호이득으로 즉 부신호이득으로 처리되어 영역 III에서 신호진폭의 감쇄 또는 "페어링"을 발생시킨다. 이러한 큰 진폭 수직 디테일 신호의 감쇄는 재생된 비데오 영상에서 "블루밍 현상을 방지하는데 적합하여 영상 디테일이 왜곡되거나 불명확하게 되는 것을 방지한다. 영역 III에서, 증폭기(15)는 진폭제한용 모드로 증폭기(16 및 17)와 함께 동작한다.
이와같이 수직 디테일 신호 처리기가 마다 A에서 조합된 출력중 세 신호채널을 구비한다는 것이 명확해진다. 신호 S1'에 연관된 제1신호채널은 증폭기(12)의 출력과 마디 A에서 나온 선형성 신호 처리용 채널로 구성된다. 신호 S2'에 연관된 제2신호채널은 선형 및 비선형(극, 진폭제한) 영역을 나타내고 증폭기(15), 전압분할기(42,43), 반전기(53)를 포함하고 있는 증폭기(12)의 출력에서 마디 A까지의 신호경로로 구성된다. 이 신호채널은 영역 I과 II에서 작고 적당한 진폭신호에 대한 선형영역을 나타내고 큰 진폭신호에 응답하여 진폭제한용 모드로 증폭기(15)의 동작으로 인하여 영역 III에서 큰 진폭신호에 대한 제한영역을 나타낸다. 신호 S3'에 연관된 제3신호채널은 또한 선형 및 비선형(제한)영역을 나타내고 증폭기(17)와 전압분할기(60,62)를 포함하고 있는 증폭기(12)의 출력에서 마디 A까지의 신호경로로 구성된다.
이 신호채널은 영역 I에서 작은 진폭신호에 대한 선형영역을 나타내고, 적당하고 큰 증폭신호에 응답하여 진폭제한용 모드로 증폭기(17)의 동작으로 인하여 영역 II와 III에서 적당하고 큰 진폭신호에 대한 제한영역을 나타낸다. 제2채널에서 전압분할기(42,43) 및 반전기(53)와, 제3채널에서 전압분할기(60,62)는 제2 및 제 3 채널에서 나온 신호가 제1채널에서 나온 신호와 조합될때 바람직한 출력신호가 마디 A에서 제공되는 것과 같이 적당한 크기와 극성으로 마디 A로 신호를 공급한다.
제4도에 관련하여 기술될 바와같은 지연장치(30)내에 포함된 두 샘플링 회로망뿐만 아니라 샘플링 회로망(50,52)은 동일신호 천이지연이 마디 A에서 조합될때 처리된 수직 디테일 신호 S1,S2및 S3에 의해서 나타내지는 것을 보장하도록 신호천이지연 등화소자로 동작한다. 상세히 기술하면, 마디 A에서 나타나는 각신호 S1,S2및 S3는 정합으로 지연되는 두 샘플링동작에 종속된다. 샘플링 회로망(20,22와 24,26)의 부가양상은 차후에 기술될 것이다.
장치(80)는 수직 디테일 신호 증폭행정에 관해서 마디 A에서 합성출력 전달특성을 평형 또는 "센터링"하는 목적으로 증폭기(15 및 17)에 가변 직류평형 제어전압을 제공한다. 이 조정은 저레벨잡음의 제거가 긴급히 필요할때는 특히 영역 I에서 대칭 코링응답을 제공하는 것이 중요하다.
기술된 비선형 수직 디테일 신호 처리기는 직류에서 약 1MHz까지의 수직 디테일 신호 대역폭에 대하여 예기된 합성전달특성을 제공하고, 수직 디테일 신호가 유출되는 MOS 전하결합소자(CCD)의 코움필터와 같은 집적회로상에서 유리하게 구성될 수 있다. 전달함수의 예측도는 집적회로로 쉽게 실현될 수 있는 동일구조와 동작특성의 증폭기를 이용하여서 증가되어진다. 또한 동일한 이들을 갖기 위해서, 증폭기(15-17)는진폭제한용 모드로 피크대 피크 제한된 진폭레벨의 동일한 절대값을 나타내는 것이 적합하다. 더우기, 특히 진폭제한영역에서 전달특성은 우선적으로 증폭기의 예측가능 이득의 함수이고, 스위치 임계에 증폭기 스위칭 임계에서의 차에 연관된 스위칭 임대 및 옵셋에 의해서는 사실상 영향을 받지 않는다. 또한, 전압분할기인 저항성소자(42,43 및 60,62)에 의해서 발생된 신호변환은 집적회로에서 정확하게 결정될 수 있는 저항성비의 함수이다.
샘플링 회로망(20,22 및 24,26)은 수직 디테일 신호가 유출되는 CCD 코움필터의 전하 전달동작의 시간을 정하는데 사용된 타이밍신호에 연관된 스위칭과도의 신호 왜곡현상을 상당히 감소하도록 작용한다. 이들 스위칭 과도는 피할 수 없어서 접지경로와 수직 디테일 처리기와 코움필터에 의해 분배된 공통집적회로에 의해서 도통된다. 특히, 샘플링회로망(20,22 및 24,26)은 증폭기(15,17)가 이러한 스위칭 과도에 응답하여 포화제한상태를 나타내는 것을 방지시킨다. 이로인해 샘플링 전건신호 ψ1및 ψ2는 이러한 코움필터 타이밍신호와 동기로 발생되도록 시간이 정해진다. 다른 원으로부터 스위칭과도가 실제로 전혀 없도록 예기된 타이밍 간격을 포함하고 있는 시스템에서, ψ1및 ψ2샘플링 간격은 신호샘플링 처리가 이러한 타이밍 간격에 상웅하는 간격동안 인에이블 되는 것과 같이 유리하게 시간이 정해진다. 그리나, 어떤 시스템에서는 이리한스위짐과도가 실제로 전혀 없는 타이밍 간격은 존재하지 않을지도 모른다. 이러한 경우에 신호 ψ₁및 ψ2를 통하는 동기샘플링는 사이클에서 사이클로 실제로 일정한 스위칭과도샘플을 나타내어, 부궤환루프 예를돌어 이후에 기술될 궤환회로망(85)을 구비하고 있는 형에 의해서 보상될 수 있는 직류 옵셋 성분을 나타낸다.
두가지 경우에, 이러한 동기샘플링 없어. 스위칭과도가 증폭되어지는 수직 디테일 신호의 크기에 크게 관련된다면, 증폭기는 수직 디테일 신호에 응답하는 것 보다는 오히려 스위칭과도에 응답하도록 제한하여, 디테일 신호에 유용한 증폭기의 동적범위를 감소시킨다. 이것은 디테일 신호 처리기의 신호전달특성에 연관된 왜곡을 지녀 증폭기에서 나온 예기된 출력수직 디테일 신호의 곡을 가져온다.
샘플링 회로망(20,22 및 24,26)에 의해서 샘플된 데이타 신호를 이용하면 또한 증폭기의 슬류레이트(slew rate)제한에 연관된 신호진폭 왜곡의 현상을 실제로 감소시킨다. 이러한 진폭왜곡은 큰 증폭 고주파수 신호의 선형(즉, 샘플되지 않은 데이타) 신호에 의해 발생되기 쉽다. 기술된 시스템에서, 증폭기(17)는 다른 방식으로 증폭기(17)에 의해 처리된 비교적 큰 진폭 즉 미리 증폭된 신호로 인하여 슬류레이트 제한진폭대 극을 나타낼 수 있다. 슬류레이트 제한진폭왜곡은 출력신호 전달함수를 상당히 왜곡시킬 수 있고, 특히 영역 I에서 바람직한 코링응답에 대해서 불만족하다.
선형이고 샘플되지 않은 데이타이고 증폭되는 신호에 대해서 슬류레이트 제한 왜곡은 주어진 시간주기에 대해 신호증폭의 변화속도의 왜곡에 의해 명백해지는데, 이것은 출력신호의 진폭행정형태가 입력신호의 진폭행정의 형태에 따르지 않는 것과 같다. 샘플링 회로망(20,22 및 24,26)의 이용으로 제공된 샘플된 데이타신호 처리에서, 정확한 신호증폭 샘플은 샘플링 간격동안 제공된다. 각 샘플링 간격동안 얻어지고 연관된 각 보유간격동안 "보유"되는 이들 진폭샘플은 신호가 샘플되는 여러시간에서 존재하는 진폭천이에 연관된 신호증폭을 슬류레이트 제한 실행에서 나타나는 왜곡없이 정확하게 나타난다.
제3도에 연관되어 상세히 기술된 궤환회로망(85)은 단자 T3에 결합된 신호입력을 가진 차동비교기를 포함한다. 단자 T3는 전건샘플링스위치(88)과 축척용량성소자(89)와 반전용 증폭기(90)를 구비하고 있는 샘플링 회로망을 통하여 증폭기(17)에서 나온 출력신호의 샘플된 변형을 수신한다. 단자 T4를 통하여 비교기의 기준입력에 연결된 기준전압은 NMOS 결합장치(94)를 통하여 반전기(68)의 저임피던스 기준 전압 출력에서 유출된다. 비교기의 출력단자 T5는 직렬 NMOS장치(96,98)를 구비하고 있는 저항성 소자를 포함하는 궤환경로를 통하여 버퍼(12)의 입력에 결합된다. 비교기 출력신호는 궤환경로에 결합된 필터 캐패시터(99)에 의해서 집적된다. 궤환회로망은 증폭기(14-17)를 포함하는 신호경로의 직류이득을 안정시키도록 작용한다. 이 결과는 영역 I에서 작은 수직 디테일 신호에 대해서 발생된 코링특성의 정확도를 유지하도록 도와준다.
제1도의 궤환회로망(85)의 성분은 제3도에서 도시된다. 상호 연결된 소스전극을 가진 NMOS장치(100,102)는 차동비교기를 구비하여 신호가 단자 T3를 통항하여 장치(100)의 게이트 전극에 인가되고 기준전압은 단자 T4를 통하여 장치(102)의 게이트전극에 인가된다. 비교기장치(100)의 드레인 출력회로에서 NMOS장치(103)는 장치(100)용 부하 임피던스를 구비한다. 비교기 출력신호는 장치(100)의 드레인의로에서 발생되어 단자 T5를 동하여 궤환경로에 결합된다. 비교기광치(100,102)용 전류원은 장치(100)를 포함하는 궤환기준 전류원(108)에 연결되어 병렬 NMOS장치(105,106)를 구비한다. 궤환루프의 루프 안정화 필터의 NMOS장치(112)와 용량성 소자(113)는 부하 임피던스로서 장치(115)를 갖는 기준전류원 장치(110)에 연관된다. 장치(110)에 의해 도통된 전류는 또한 전류원장치(105) 및 106)에 의해서도 도통된다. NMOS장치(116)는 궤환기준전류원 회로망(108)의 전압이득을 감소하도록 저항성으로 동작하여 회로망(85)의 루프안정성올 보장한다.
회로망(85)은 포함하는 궤환회로는 두가지 모드의 동작을 나타낸다. 장치(100,102)를 포함하는 회로는 차동비교기로서 동작하여 특히 입력 수직 디테일 신호의 부지시에 그리고 증폭기(17 및 90)가 제한되는데 충분한 크기의 매우 작은(코링영역) 입력신호의 존재시에 신호증폭경로의 직류이득을 안정화시킨다.
비교기장치(100,102)는 단자 T3를 통하여 장치(100)에 연결된 출력을 갖는 증폭기(90)가 진폭제한을 나타내도록 하는 더 큰 진폭신호의 존재시에 고속전류 스위치로서 동작한다. 이 실시예에서 장치(100,102)는 단자 T5를 통하여 출력전류를 공급하는 증폭기(90)로부터 단자 T3에 인가된 제한신호 증폭행정에 응답하여 인가된 진폭제한 신호행정에 응답하여 궤환경로 집적캐패시터(99)(제1도)를 대칭으로 충전 및 방전시킨다. 전류스위칭 동작모드에서 집적캐패시터(99) 양단에서 발생된 전하는 실제로 변화하지 않으므로, 작은 신호용 신호경로에서 설정된 바이어스 례벨과 직류 이득은 실제로 변화하지 않는다. 이 점, CCD 코움필터의 코움된 색도출력에서 나온 수직 디테일 신호는 통상 50%의 충격 계수를 갖는 대칭 진폭 특성을 나타낸 다른 것에 주목된다.
회로망(85)을 포함하는 궤환회로는 샘플링처리의 결과로 주수직 디테일 신호증폭용 경로에서 나타날 수 있는 어떠한 직류 옵셋을 보상하도록 도와준다.
제4도에서는 제1도의 지연보상회로망(30)을 세부적으로 도시한다. 입력신호는 NMOS장치(120,121)를 포함하는 입력 결합회로에 인가되어 전건샘플링회로(125)와 축적용량성 소자(126)를 포함하는 회로에 의해서 샘플된다. 샘플된 신호는 전압폴로워장치(128)와 결합회로(130)를 통하여 샘플된 신호가 전압폴로워장치(138)를 통하여 출력에 결합되는 제2샘플링회로(135,136)로 전달된다.
제5도에서는 제1도에서 사용된 반전기(예를들어 증폭기)의 회로구성을 도시한다. 입력신호는 공통부하회로망으로서 직렬연결된 다수의 NMOS장치(143-146)를 갖는 신호반전용 NMOS장치(140,142)의 병렬로 연결된 게이트전극에 공통으로 인가된다.
공통부하 회로망 양단에서 발생된 출력신호는 전압폴로워장치(150)를 통하여 출력에 결합된다.
제6도에서는 제1도에서 도시된 장치와 상응하는 비선형 수직 디테일 신호 처리기(16)와 칼라 텔레비젼수상기에서 사용될 수 있는 CCD 코움필터 시스템의 배열에 대해서 도시한다. 수직 디테일 처리기(160)와 CCD 코움필터는 모두 점선으로 제한된 선 내에서 동일 직접회로상에 구성된다.
원(170)에서 나온 휘도 및 색도성분을 포함하는 비데오 신호는 캐패시터(172)와 단자 T6를 통하여 CCD코움필터장치(173)의 "긴선" 입력(175,176)과 코움필터의 "짧은 선" 입력(177,178)에 교류결합된다. 입력(178)에 인가되어지기 전에 비데오 신호는 반전기(180)에 의해서 반전된다. CCD 코움필터장치의 구조 및 동작에 관해서, 프리챠드씨의 미합중국 특허 제4,096,516호 및 카네스씨와 그외 공동발명자에 의한 미합중국 특허 제4,217,605호와 1982년 5월 28일자로 "CCD 전하 감산배열"이란 논문으로 출원된 디.제이.사우어씨에 의한 게류증인 미합중국 특허출원 제383,302호에서 기술된 코움필터 배열로 이루어진다.
코움필터 신호조합접합 "+"는 1H 즉 한 수평선 간격에 의해 상호지연된 신호(즉, 전하패킷)를 조합하여 코움필터출력(190)에서 코움된 휘도신호를 발생한다. 이것은 "+" 접합에서 가산전하 조합처리에 의해서 달성된다. 코움필터 신호조합접합 "-"는 상호 반전되어 1H로 지연된 신호를 조합하여 감산전하 조합처리를 통하여 코움필터출력(192)에서 코움된 색도신호를 발생한다. 코움된 휘도 및 색도신호는 샘플 및 보유회로(194,195)에 의해서 각각 샘플되어, 조합된 휘도 및 색도신호의 샘플된 변형은 단자 T7및 T8에서 각각 나타난다. 코움필터(173), 샘플링회로(194,195), 수직 디테일처리기(160)용 타이밍신호는 원(198)에서 공급된다. 원(198)에서 나온 타이밍신호는 타이밍기준신호 예를들어 3.58MHz 색도 부반송파 기준 신호 주파수(NTSC 표준방식)의 주파수 다중된 변형과 상응하는 10.7MHz에 응답하여 발생된다.
단자 T8에서 나온 코움된 색도신호는 대역통과필터(200)에 의해 여파되어 색도주파수 스펙트럼내의 색도신호를 색도신호 처리용 회로에 공급한다. 필터(200)는 색도신호용 3.58MHz±0.5MHz의 주파수 응답을 나타낸다. 단자 T8에서 나타나는 신호는 저역통과(예를들어,0-1MHz) 수직 디테일 필터(202)와 단자 T1를 통하여 수직 디테일 신호 처리기(160)에 결합된다. 필터(202)는 코움된 휘도신호에서 잃어버린 저주파수휘도신호 수직 디테일 정보를 코움된 색도 신호에서 발췌하도록 동작한다. 제1도에서 기술된 처리기(160)에 의해 처리된 후에, 비선형으로 처리된 수직 디테일 신호는 단자 T2에서 나타난다.
단자 T7에서 나온 조합된 휘도신호는 휘도신호 주파수 스펙트럼에 상응하는 0-4MHz 주파수 응답을 갖는 필터(205)에 의해 저역통과 여파된다. 신호조합 회로망(208)은 비선형신호 처리에 의해 발생된 고주파를 제거시키는 저역통과(0-1MHz)필터(210)를 통하여 결합된 비선형으로 처리된(즉, 코아되고, 피크되고 페어되고) 수직 디테일 신호와 함께 필터(205)에서 나온 여파된 휘도신호와 수직 디테일 필터(202)의 출력에서 나온 선형 수직 디테일 신호성분을 수신한다. 후자신호는 표시된 영상의 휘도내용에서 명목 저레벨 수직해상도를 보전하기에 충분한 양으로 조합기(208)에 인가된다. 상세히 기술하면, 후자신호의 크기는 수직 디테일 신호의 작은 진폭행정(즉, 영역 I의 증폭행정)을 휘도신호로 복원하는데 필요한 크기와 상응하여 최종으로 재구성된 휘도신호는 작은 진폭 디테일 신호에 관해서 본질적으로 "평편" 진폭응답을 나타나게 된다. 이와같이, 휘도신호 처리용 회로에 결합된 조합기(208)에서 나온 출력휘도신호는 적당하고 큰 진폭행정에 관해서 피킹 및 페어링을 나타내는 비선형으로 처리된 수직 디테일 성분과 작은 진폭행정에 관해서 복원된 "평편" 진폭특성을 갖는다.
Claims (12)
- 제 1범위에서 작은 신호진폭과 상기 제 1범위를 넘은 제 2 범위에서 적당한 신호진폭과, 상기 제 2 범위를 넘은 제3영역에서 큰 신호진폭을 나타내는 비데오 신호원(10)을 구비하고 있는 비데오 신호처리용 장치에 있어서, 상기 원의 주어진 신호이득을 갖는 비데오 신호를 전단하는 제1신호채널(12,30,32)과 상기원의 주어진 신호이득을 갖는 비데오 신호를 전달하는 제2신호채널(15,28,29,42,43)과, 상기 제2채널을 선형 및 제한영역을 나타내는 제1증폭기(15)를 포함하고 있으며, 상기 원의 주어진 신호이득을 갖는 비데오 신호를 전달하는 제3신호채널(17,60,62)과, 상기 제3채널은 선형 및 제한영역을 나타내는 제2증폭기(17)를 포함하고 있으며, 출력 비데오 신호를 발생하도록 상기 제1, 제2, 제3채널의 출력신호를 조합하는 수단(A)을 구비하는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제1항에 따른 장치에 있어서, 상기 제1증폭기(15)는 상기 제1(I) 및 제2(II)진폭범위에서는 선형영역을 그리고 상기 제3진폭범위에서는 제한영역(III)을 나타내고, 상기 제2증폭기(17)는 상기 제1진폭범위(I)에서는 선형영역을, 그리고 상기 제2(II) 및 제3(III)진폭범위에서는 제한영역을 나타내는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제1항에 따른 장치에 있어서, 상기 조합수단에서 나온 상기 출력 비데오 신호의 작은 진폭성분은 제1이득을 갖고, 상기 출력 비데오 신호의 적당한 진폭성분은 상기 제1이득보다 큰 제2이득을 갖고, 상기 출력 비데오 신호의 큰 진폭성분을 상기 제 2 이득보다 적은 제 3 이득을 갖는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제3항에 따른 장치에 있어서, 상기 제1이득은 실제로 0인 신호이득과 상응하고, 상기 제3이득은 부신호이득과 상응한 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제1항에 따른 장치에 있어서, 상기 제1(15) 및 제2(17)증폭기는 종속접속 관계로 배열되어 상기 제2증폭기는 상기 제1증폭기에서 나온 출력신호에 응답하는 것을 특징으로 하는 수직 디테일 비데오 신호처리용 장치.
- 제5항에 따른 장치에 있어서, 상기 제1(15) 및 제2(17)증폭기는 실제로 동신호이득을 나타내고, 상기 제2채널은 전압분할기 회로망(42,43)을 포함하여 상기 제1증폭기에서 나온 출력신호의 진폭변환된 변형을 상기 제2채널의 출력에서 제공하고, 상기 제3채널을 전압분할기 회로망(60,62)을 포함하여 상기 제2증폭기에서 나온 출력신호의 진폭변환된 변형을 상기 제3채널의 출력에서 제공하는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제1항에 따른 장치에 있어서, 상기 비데오 신호원은 수직 디테일 신호 성분원과 상응한 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제7항에 따른 장치에 있어서, 상기 수직 디테일 신호원은 주파수 인터리브 관계로 상기 비데오 신호의 주파수 스펙트럼내에 배치된 영상표시 휘도 및 색도를 포함하고 있는 비데오 신호에 응답하는 코움필터(173)를 구비하고 있으며, 상기 코움필터는 코움된 휘도신호를 제1출력(190)에서 공급하고, 상기 코움필터는 코움된 색도신호를 제2출력(192)에서 공급하고, 상기 코움필터의 상기 제2출력에 결합된 필터수단(202)를 구비하여 실제로 색도신호주파수의 대역을 점유하는 신호를 제외한 수직 디테일 신호주파수의 스펙트럼에 상응하는 신호주파수를 선택적으로 통과시키는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용장치.
- 제8항에 따른 장치에 있어서, 상기 코움된 휘도신호와 상기 처리된 수직 디테일 신호를 조합하고 상기 코움된 휘도신호와 상기 필터수단의 출력에서 나온 수직 디테일부를 조합하는 수단(208)을 구비하여 재구성된 휘도신호를 공급하는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제1항 내지 제9항중 어느 한 항에 따른 장치에 있어서, 상기 제2신호채널은 상기 원에 결합되어 a) 비데오 신호 진폭샘플을 얻는 제1간격동안 샘플링 상태를 b) 연속하는 제2간격동안 보유상태를 나타내는 제1전건샘플 및 보유희로(20,22)와 상기 제1샘플 및 보유회로에서 나온 출력신호에 응답하는 상기 제1증폭기(15)를 포함하고, 상기 제3신호채널은 상기 제1증폭기(15)의 출력에 결합되어 a) 상기 제1간격동안 보유상태를 b) 상기 제1증폭기에서 나온 출력신호를 샘플하는 상기 제2간격동안 샘플링 상태를나타내는 제2전건샘플 및 보유회로(24,26)와, 상기 제2샘플 및 보유회로에서 나온 출력신호에 응답하는 상기 제2증폭기(17)를 포함하는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제10항에 따른 장치에 있어서, 부직류궤환(85)는 상기 제2증폭기기(17)의 신호출력에서 상기 제1증폭기(15)의 신호입력까지 결합되어 있는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
- 제11항에 따른 장치에 있어서, 상기 궤환경로는 기준전위(94)에 결합된 기준입력(74)과, 상기 제2증폭기(17)의 상기 신호출력에 결합된 신호입력(73)과, 상기 제1증폭기(15)의 상기 신호입력에 결합된 신호출력(75)을 갖는 비교기를 구비하고, 필터캐패시터(99)는 상기 비교기의 상기 신호출력에 결합되는 것을 특징으로 하는 수직 디테일 비데오 신호 처리용 장치.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US555588 | 1983-11-28 | ||
US555587 | 1983-11-28 | ||
US06/555,587 US4602278A (en) | 1983-11-28 | 1983-11-28 | Non-linear processor for video signal vertical detail component |
US555,587 | 1983-11-28 | ||
US06/555,588 US4558352A (en) | 1983-11-28 | 1983-11-28 | Sampled data vertical detail signal processor |
US555,588 | 1983-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850004001A KR850004001A (ko) | 1985-06-29 |
KR920006154B1 true KR920006154B1 (ko) | 1992-07-31 |
Family
ID=27070924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840007436A KR920006154B1 (ko) | 1983-11-28 | 1984-11-27 | 수직 디테일 비데오 신호 처리용 장치 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPH0697781B2 (ko) |
KR (1) | KR920006154B1 (ko) |
DE (1) | DE3443380A1 (ko) |
FR (1) | FR2555850B1 (ko) |
GB (1) | GB2150786B (ko) |
HK (1) | HK24693A (ko) |
IT (1) | IT1177297B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
UA27117C2 (uk) * | 1993-01-15 | 2000-02-28 | Олександр Олександрович Антонов | Пристрій регеhерації відеосигhалів для кольорового телебачеhhя |
WO2005101658A1 (en) * | 2004-04-15 | 2005-10-27 | Koninklijke Philips Electronics N.V. | Analogue non-linear dynamic filter |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1428963A (en) * | 1972-04-04 | 1976-03-24 | Dolby Laboratories Inc | Circuits for modifying the dynamic range of signals |
JPS5234611B2 (ko) * | 1974-03-06 | 1977-09-05 | ||
JPS5177153A (ko) * | 1974-12-27 | 1976-07-03 | Meiyo Electric | |
JPS5234611U (ko) * | 1975-09-03 | 1977-03-11 | ||
JPS598984B2 (ja) * | 1975-12-24 | 1984-02-28 | ソニー株式会社 | テレビジヨンジユゾウキ |
JPS5510228A (en) * | 1978-07-05 | 1980-01-24 | Nec Corp | S/n improving unit for television video signal |
JPS5593377A (en) * | 1979-01-10 | 1980-07-15 | Matsushita Electric Ind Co Ltd | Sn ratio improving unit |
JPS55142066U (ko) * | 1979-03-30 | 1980-10-11 | ||
US4245238A (en) * | 1979-05-11 | 1981-01-13 | Rca Corporation | Non-linear processing of video image vertical detail information |
US4295160A (en) * | 1979-05-11 | 1981-10-13 | Rca Corporation | Signal processing circuit having a non-linear transfer function |
JPS56161708A (en) * | 1980-05-19 | 1981-12-12 | Toshiba Corp | Signal processing circuit |
JPS56169409A (en) * | 1980-05-31 | 1981-12-26 | Toshiba Corp | Logarithmic amplifier |
US4365266A (en) * | 1981-04-20 | 1982-12-21 | Rca Corporation | Horizontal and vertical image detail processing of a color television signal |
GB2110044A (en) * | 1981-11-06 | 1983-06-08 | Rca Corp | Digital signal separation network and television receiver including such a network |
-
1984
- 1984-11-22 IT IT23704/84A patent/IT1177297B/it active
- 1984-11-26 GB GB08429766A patent/GB2150786B/en not_active Expired
- 1984-11-27 FR FR848418052A patent/FR2555850B1/fr not_active Expired - Fee Related
- 1984-11-27 KR KR1019840007436A patent/KR920006154B1/ko not_active IP Right Cessation
- 1984-11-27 JP JP59251486A patent/JPH0697781B2/ja not_active Expired - Lifetime
- 1984-11-28 DE DE19843443380 patent/DE3443380A1/de active Granted
-
1993
- 1993-03-18 HK HK246/93A patent/HK24693A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2150786B (en) | 1987-09-30 |
DE3443380A1 (de) | 1985-06-05 |
JPH0697781B2 (ja) | 1994-11-30 |
KR850004001A (ko) | 1985-06-29 |
IT8423704A0 (it) | 1984-11-23 |
JPS60134670A (ja) | 1985-07-17 |
DE3443380C2 (ko) | 1988-06-30 |
FR2555850A1 (fr) | 1985-05-31 |
HK24693A (en) | 1993-03-26 |
GB8429766D0 (en) | 1985-01-03 |
FR2555850B1 (fr) | 1990-04-27 |
IT1177297B (it) | 1987-08-26 |
IT8423704A1 (it) | 1986-05-22 |
GB2150786A (en) | 1985-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4536796A (en) | Non-linear dynamic coring circuit for video signals | |
US4223340A (en) | Image detail improvement in a vertical detail enhancement system | |
US4096516A (en) | Electronic signal processing apparatus | |
US4245237A (en) | Controllable non-linear processing of video signals | |
US4365266A (en) | Horizontal and vertical image detail processing of a color television signal | |
FI62446B (fi) | Automatisk kontrollanordning foer frekvensaotergivning i en luinanskanal | |
CA1197609A (en) | Dynamic coring circuit | |
US4295160A (en) | Signal processing circuit having a non-linear transfer function | |
US4223339A (en) | Video image vertical detail restoration and enhancement | |
US4437123A (en) | Dynamically controlled horizontal peaking system | |
US4359756A (en) | Chrominance signal limiter | |
US4602278A (en) | Non-linear processor for video signal vertical detail component | |
KR920006154B1 (ko) | 수직 디테일 비데오 신호 처리용 장치 | |
US4350995A (en) | Self-limiting video signal peaking circuit | |
US4558352A (en) | Sampled data vertical detail signal processor | |
JPS61248682A (ja) | 映像信号処理表示装置 | |
US4509080A (en) | Video signal peaking system | |
US4454533A (en) | Vertical detail coring circuit to track a gain adjusted signal | |
KR850000990B1 (ko) | 제 3 고조파 신호 발생용 전자여파기 | |
KR920000980B1 (ko) | 비데오 신호 피킹장치 | |
CA1143828A (en) | Signal processing circuit having a non-linear transfer function | |
GB2107543A (en) | Frequency selective amplifier | |
KR820001556B1 (ko) | 전기신호 처리장치 | |
US3982067A (en) | Television signal amplifier apparatus for counteracting effects of unwanted signal components | |
JPH0217987B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010605 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |