KR920006117B1 - Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 - Google Patents
Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 Download PDFInfo
- Publication number
- KR920006117B1 KR920006117B1 KR1019890019640A KR890019640A KR920006117B1 KR 920006117 B1 KR920006117 B1 KR 920006117B1 KR 1019890019640 A KR1019890019640 A KR 1019890019640A KR 890019640 A KR890019640 A KR 890019640A KR 920006117 B1 KR920006117 B1 KR 920006117B1
- Authority
- KR
- South Korea
- Prior art keywords
- modem
- bit
- data
- input
- setting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 회로도.
제2도는 본 발명에 따른 동작파형도.
제3도는 제1도의 모뎀부의 구체회로도.
제4도는 본 발명에 따른 자동 다이얼링 흐름도.
제5도는 본 발명에 따른 자동 응답 흐름도.
본 발명은 MHS(Msil Handling Service) 시스템에서 인터페이스회로에 관한 것으로, 특히 스텐드 얼론(Stand Alone)으로 사용되고 있는 퍼스널 컴퓨터를 사용하여 PSTN망을 통해 MHS와의 접속을 가능케하며 데이타 베이스 구축을 통하여 각종 정보를 공유할 수 있도록 함과 동시에 MHS시스템을 통한 퍼스널 컴퓨터간 통신을 가능케하는 MHS시스템과 퍼스널 컴퓨터간의 동기 인터페이스회로에 관한 것이다.
종래의 MHS시스템과 퍼스널 컴퓨터(이하"PC"라 칭함)간의 통신은 비동기 방식으로 이루어져 왔었다. 종래는 비동기이므로 에러복구(Error Recovery)기능이 미약하고 하위 계층의 기능인 에러검출기능과 상위 계층의 기능인 화일기능이 ISO에게 제공하는 OSI에서 제시한 OSI개방연결 모델을 따르지 못하는 문제점이 있었다.
따라서 본 발명의 목적은 스텐드 얼론으로 사용하고 있는 PC를 사용하여 PSTN망을 통해서 MHS시스템과의 접속을 가능케하며, 각종 테이타 베이스 구축을 통하여 각종 정보를 공유할 수 있도록 함과 동시에 MHS시스템을 통한 PC간의 통신을 가능케하는 회로를 제공함에 있다.
본 발명의 다른 목적은 MHS서어비스에 준하는 PC인터페이스용 회로의 구현을 통하여 OSI의 개방연결 모델에 준하는 PC통신 방식을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 사세히 설명한다.
제1도는 본 발명에 따른 회로도로써, 중앙처리장치(CPU)(10)와, 공중선(Tip,Ring)과 연결되어 송수신통신신호를 전달하는 데이타억세스 어레지먼트(DAA)(40)와, 상기 DAA(40)를 통해 입출력되는 데이타를 변복조하는 변복조부(MODEM)(30)와, 상기 변복조부(30)의 송수신클럭(RXC, TXC) 및 송수신데이타(TXD, RXD)를 입출력하도록 연결하고 상기 중앙처리장치(10)의 어드레스, 데이타 및 제어버스(ADDR, DATA, CONT)와 연결되어 직렬로 입출력하는 직렬 입출력회로(SIO)(20)로 구성된다.
제2도는 본 발명에 따른 제1도의 동작 파형도로써, (2a)는 전송클럭 파형이고, (2b)는 전송 데이타 파형이며, (2c)는 수신 클럭 파형이고, (2d)는 수신 데이타 파형이다.
제3도는 본 발명에 따른 제1도의 변복조부(30)의 구체회로도로써, DAA(40)의 입출력단에 아나로그 회로(IAD)가 연결되고, 상기 아나로그 회로(IAD)로부터 송수신회로(TR, RE)가 연결되며, 상기 송수신회로(TR, RE)로부터 상기 중앙처리장치(CPU)(l0)의 어드레스 및 데이타/제어버스가 연결된다.
제4도는 본 발명에 따른 자동 다이얼링 흐름도로서, 모뎀을 초기화하고 CRQ(Call Request) 비트를 세팅한 후 DLO(Dial Line Occupation) & 톤 비트가 "1"인가를 체킹하는 제1과정과, 상기 제1과정에서 DLO & 톤 비트가 "1"일때 DDRE(Dial Digit Register Emty) 비트가 "1"인지의 여부를 체킹하여 "1"이면 다일얼링하는 제2과정과, 상기 제2과정에서 다이얼링하여 톤카덴스를 체킹하여 통화중일때 호출을 취소하고 통화중이 아닐때 데이타 모드를 세팅한 후 모뎀을 데이타 입력 모드로 하는 제3과정과, 상기, 제3과정에서 모뎀의 데이타 입력 모드로 한 후 연결여부를 체킹하여 연결되지 않았을때 CRQ 비트를 리세트하고 모뎀을 행업하는 제4과정으로 이루어진다.
제5도는 본 발명에 따른 자동응답 흐름도로써 모뎀을 초기화하고 AAE(AUTO Answer Enable) 비트를 세팅하는 제1단계와, 제1단계에서 AAE비트를 세팅하고 링신호가 있는가를 체킹하는 제2단계와, 상기 제2단계에서 링신호가 있을때 모뎀을 응답 입력 모드로 하는 제3단계와, 상기 제3단계에서 응답 입력 모드로 한 후 연결을 절단하고 AAE비트를 리세트하고 모뎀을 행업하는 제4단계로 이루어진다. 따라서 본 발명의 구체적 일실시예를 제1도-제4도를 참조하여 상세히 설명하면, DAA(40)는 PSTN에 연결되어 후크 온/오프, 링감지, 임피던스 배정 이득 조정기능 등을 가지게 되며 모뎀(30)에 의해 보내지는 아나로그 신호를 주고 받게 된다.
상기 모뎀(30)에서는 직렬 입출력회로(20)를 통하여 직렬로 전송되는 디지탈 데이타를 아나로그 신호로 바꾸어 DAA(40)로 보내며, 상기 DAA(40)로부터 전송되는 아나로그 신호를 디지탈 데이타로 바꾸어 직렬 입출력회로(20)로 보내주게 되며, 또 타이밍 복구회로를 통하여 타이밍을 맞추어 준다. 상기 모뎀(30)은 CCITT의 V=22, V.22 Bis와 Bel1 212 A/B 규격을 만족하며 최대 2400Bps의 속도로 전송이 가능하다. 상기 모뎀(30)은 자체의 (2a), (2c)와 같은 송수신의 클럭으로 직렬 입출력회로(20)에 필요한 클럭을 만들어 직렬 입출력회로(20)에 제공하며, 직렬 입출력회로(20)는 상기 클럭이 갖는 속도로(2b), (2d)에 따라 송수신 데이타를 전송하게 된다.
상기 모뎀(30)은 제3도와 같이 크게 3개의 부분으로 구분할 수 있는데, 크게 수신부(RE)와 전송부(TR)및 아나로그회로(IAD)로 나눌 수 있으며, 전송부(TR) 수신부(RE)에는 각각 신호 프로세서와 16바이트(O-F)의 레지스터를 가지고 있어서 상기 레지스터를 통해서 모뎀(30)을 제어하게 된다. 아나로그 회로(IAD)는 라인으로부터 들어오는 디지탈 신호를 아나로그 신호로 또는 디지탈 신호를 아나로그 신호로 바꾸어 라인쪽으로 보내주며, 상기 레지스터 값의 변화에 따라 후크 온/오프 링감지 기능을 보유하고 있다. 또한 톤다이얼리가 있어서 다이얼 펄스나 DTMF방식으로 다이얼 할 수가 있다.
그리고 직렬 입출력회로(20)는 중앙처리장치(10)로부터 병렬로 보내지는 데이타를 직렬로 바꾸어 모뎀(30)쪽으로 보내주며, 모뎀(30)으로부터 들어오는 직렬 데이타를 병렬로 변환하여 CPU(10)에 의해 읽어갈수 있도록 인터럽트를 걸어 주게 된다.
자동 다이얼링시 제4도에서와 같이 (4a)과정에서 CPU(10)는 모뎀(30)을 초기화하고 (4b)과정에서 소정내부 레지스터 CRQ비트를 세팅한 후 CPU(10)가 DLO & 톤 비트가 "1"인가를 (4c)과정에서 체킹한다. 그리고 상기 (4c)과정에서 "1"일때 (4d)과정에서 DDRE비트가 "1"인가를 체킹한다.
상기 (4d)과정에서 CPU(10)가 DDRE비트가 "1"일때 (4e)과정에서 SIO(20) 및 모뎀(30)을 통해 다이얼링한다. 그리고 (4f)과정에서 톤 키덴스를 체킹하여 상대방이 통화중인가를 체킹한다. 상기 (4g)과정에서 통화중일때 (4l)과정에서 호출을 취소시키고 통화중이 아닐때 (4h)과정에서 데이타 모드로 세팅한다. 그리고 (4i)과정에서 모뎀(30)을 데이타 입력 모드로 데이타를 입력하고 그리고 라인이 연결 상태를 체킹하여 연결되지 않거나 떨어졌을시 (4j)과정에서 CRQ비트를 리세트하고 (4k)과정에서 모뎀(30)을 행업(Hang up) 한다.
한편 자동 응답시 제5도와 같이 (5a)과장에서 모뎀(30)을 초기화 하고 (5b)과정에서 CPU(10)가 AAE비트를 세팅시키고 (5c)과정에서 링신호가 있는가를 체킹한다. 상기 (5c)과정에서 링신호가 있을시 (5D)과정에서 모뎀(30)을 응답 입력 데이타 모드로 하여 데이타를 수신한다. 이어서 (5e)과정에서 연결을 끊고 (5f)과정에서 AAE비트를 리세트시키고, (5G)과정에서 모뎀(30)을 행업한다.
상술한 바와같이 동기 방식에 의한 통신이므로 기존의 비동기 방식에 의한 통신 방식보다 에러 복구 기능이 강화되므로써 에러가 거의 없는 데이타 통신이 가능하고 기존의 CCITT규격을 준하지 않는 통신방식을 지향하여 ISO개발 연결모뎀이 따른 통신 방식을 구현할 수 있는 이점이 있다.
Claims (3)
- MHS시스템과 퍼스널 컴퓨터간 인터페이스 회로에 있어서, 중앙처리장치(CPU)(10)와 공중선(Tip, Ring)과 연결되어 송수신 통신신호를 전달하는 데이타억세스 어레지민트(DAA)(40)와, 상기 DAA(40)를 통해 입출력되는 데이타를 변복하여 변복조부(MODEM)(30)와, 상기 변복조부(30)의 송수신클럭(RXC, TXC) 및 송수신데이타(TXD, RXD)를 입출력하도록 연결되고 상기 중앙처리장치(10)와 어드레스, 데이타 및 제어버스(ADDR, DATA, CONT)와 연결되어 직렬로 입출력하는 직렬 입출력회로(SIO)(20)로 구성됨을 특징으로 하는 회로.
- MHS시스템과 퍼스널 컴퓨터간 인터페이싱의 자동 다이얼링 방법에 있어서, 모뎀을 초기화하고 CR비트를 세팅한 후 DLO & 톤 비트가 "1"인가를 체킹하는 제1과정과, 상기 제1과정에서 DLO & 톤 비트가 "1"일때 DDRE비트가 "1"인지의 여부를 체킹하여 "1"이면 다이얼링하는 제2과정과, 상기 제2과정에서 다이얼링하여 론카덴스를 체킹하여 통화중일때 호출을 취소하고 통화중이 아닐때 데이타 모드를 세팅한 후 모뎀을 데이타 입력 모드로 하는 제3과정과, 상기 제3과정에서 모뎀의 데이타 입력 모드로 한후 연결부를 체킹하여 연결되지 않았을때 CRQ 비트를 리세트하고 모뎀을 행업하는 제4과정으로 이루어짐을 특징으로 하는 방법.
- MHS시스템과 퍼스널 컴퓨터간의 자동응답 방법에 있어서, 모뎀을 초기화하고 AAE비트를 세팅하는 제1단계와, 제1단계에서 AAE비트를 세팅하고 링신호가 있는가를 체킹하는 제2단계와, 상기 제2단계에서 링신호가 있을때 모뎀을 응답 입력 모드로 하는 제3단계와, 상기 제3단계에서 응답 입력 모드로 한 후 연결을 절단하고 AAE비트를 리세트하고 모뎀을 행업하는 제4단계로 이루어짐을 특징으로 하는 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019640A KR920006117B1 (ko) | 1989-12-27 | 1989-12-27 | Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019640A KR920006117B1 (ko) | 1989-12-27 | 1989-12-27 | Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910012878A KR910012878A (ko) | 1991-08-08 |
KR920006117B1 true KR920006117B1 (ko) | 1992-07-27 |
Family
ID=19293747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890019640A KR920006117B1 (ko) | 1989-12-27 | 1989-12-27 | Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920006117B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558050B1 (ko) * | 2004-11-19 | 2006-03-07 | 주식회사 하이닉스반도체 | 데이터 출력 모드를 변경할 수 있는 메모리 장치 |
-
1989
- 1989-12-27 KR KR1019890019640A patent/KR920006117B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910012878A (ko) | 1991-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0762655B1 (en) | Host signal processing communication system that compensates for missed execution by signal maintenance procedures | |
US4864567A (en) | High throughput data communication system | |
US4432089A (en) | Digital loop transceiver for interfacing a digital PABX to a digital subscriber set via a subscriber line | |
US4965641A (en) | Processor modem | |
EP0378037B1 (en) | Modem having a software-adapted modulation rate | |
EP0232437B1 (en) | Multiplex interface for a communication controller | |
US5483576A (en) | Method and apparatus for communicating data over a radio transceiver with a modem | |
US4862456A (en) | High speed modem | |
JPH0667019B2 (ja) | 交換機制御方式 | |
US4156931A (en) | Digital data communications device with standard option connection | |
JPH0969843A (ja) | メッセージ通信の方法および装置 | |
USH1175H (en) | Dynamic channel selection system | |
US6581100B1 (en) | System and method for communication parameter determination | |
US8041841B1 (en) | Protocol and interface for source-synchronous digital link | |
WO1997049228A1 (en) | A rapid startup protocol for communication between a plurality of modems | |
KR920006117B1 (ko) | Mhs시스템과 퍼스널 컴퓨터간의 동기인터페이스회로 | |
JPH05502151A (ja) | 多重化同期/非同期データバス | |
CA1181840A (en) | Self-switched data port in-band signaling protocol | |
US6188720B1 (en) | Modulation and signaling converter | |
US5689643A (en) | Communication device for transmitting asynchronous formatted data synchronously | |
KR950007502B1 (ko) | 모뎀의 다중 속도 접속방법 | |
JP2501450B2 (ja) | ゲ−トウエイ | |
FI84542B (fi) | Foerfarande foer vaexling av oeverfoerings- hastigheten i ett med tvenne fraon varandra avvikande oeverfoeringshastigheter drivbart dataoeverfoeringssystem. | |
CN213938049U (zh) | 一种电话报时授时服务器 | |
EP0103324A2 (en) | Simultaneous voice and data transmission circuit having a digital loop transceiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020624 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |