KR920005238B1 - 각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법 - Google Patents

각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법 Download PDF

Info

Publication number
KR920005238B1
KR920005238B1 KR1019890014394A KR890014394A KR920005238B1 KR 920005238 B1 KR920005238 B1 KR 920005238B1 KR 1019890014394 A KR1019890014394 A KR 1019890014394A KR 890014394 A KR890014394 A KR 890014394A KR 920005238 B1 KR920005238 B1 KR 920005238B1
Authority
KR
South Korea
Prior art keywords
signal
intersections
processor
layer
azimuth
Prior art date
Application number
KR1019890014394A
Other languages
English (en)
Other versions
KR900006876A (ko
Inventor
패트릭 에프. 카스텔라즈
Original Assignee
휴우즈 에어크라프트 캄파니
앤 데 게나로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 앤 데 게나로 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR900006876A publication Critical patent/KR900006876A/ko
Application granted granted Critical
Publication of KR920005238B1 publication Critical patent/KR920005238B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S3/00—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received
    • G01S3/02—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received using radio waves
    • G01S3/74—Multi-channel systems specially adapted for direction-finding, i.e. having a single antenna system capable of giving simultaneous indications of the directions of different signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8038—Associative processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Radiation (AREA)
  • Nuclear Medicine (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

내용 없음.

Description

각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법
제1도는 3개의 센서에 대한 각-전용 디고스팅 문제의 도면.
제2도는 3개의 센서에 대한 각-전용 디고스팅 문제에 대한 바람직한 해법의 도면.
제3도는 본 발명에 따른 디고스팅 문제를 해결하기 위한 알고리즘의 플로우차트.
제4도는 본 발명에 따른 실세계의 센서 배치, 센서 궤적, 및 X-Y층의 아날로그를 형성하는 다층 기판의 도면.
제5도는 본 발명에 따른 아날로그 관련 프로세서의 다층 기판 내의 각각의 층의 도면.
제6도는 본 발명에 따른 아날로그 관련 프로세서의 양호한 실시예에 따른 도전 패드의 도면.
제7도는 본 발명에 따른 아날로그 관련 프로세서의 여러 층의 배열을 도시한 도면.
제8도는 본 발명에 따른 아날로그 관련 프로세서의 기판 배치의 도면.
*도면의 주요부분에 대한 부호의 설명
10 : 센서 12 : 아날로그 관련 프로세서
32 : 도전 패드 35 : X-Y 억세스 라인
36 : 센서층 억세스 라인 38 : X-Y 구동기/센서
40 : 센서 구동기/센서 42 : 인터페이스 회로
44 : 제어회로
본 발명은 정보 프로세서에 관한 것으로, 특히 인접 도전층들 사이의 관련 결합을 이용한 아날로그 관련프로세서 (analog associative processor)에 관한 것이 다.
다수의 센서(sensor)를 사용하여 타겟의 위치를 찾아내는 작업은 광범위한 형태의 시스템으로 수행된다. 여러가지 시스템에서, 각각의 센서는 타겟이 방위선(line-of-baraing) 상에 놓인 각[방위(azimuth)]으로 이루어진 측정을 제공한다. 2개 이상의 센서로서, 타겟의 위치는 2개의 방위선의 교점(interseciton)으로서 결정될 수 있다. 그러나, 다수의 타겟에 대해서, 다수의 방위선이 센서들 모두에게 보여지게 된다. 라인들은 교차하고, 교점은 타겟이 실제로 존재하지 않는 점에서 형성된다. 이 교점이 고스트(ghost)라 불리고 실제 타겟은 이 고스트와 구별되어야 한다.
각-전용 데이타(angle-only data)를 제공하기 위해 사용되는 센서는 레이다, 소나(sonar), 적외선(infrared), 광학(optical) 센서이거나 다른 종류의 센서일 수 있다. 이 센서는 컴퓨터로 처리되는 단층 사진술(computerized tomography), 다중 비임 초음파(multiple-beam ultra-sound), 핵 입자 트랙킹(unclear particle tracking)등과 같은 시스템의 부분일 수 있다. 어떤 시스템이든, 소정 방법이 고스트로부터 실제 타겟을 분리시키기 위해 필요하다. 문제의 엄격성(severtiy)을 도시하기 위해, 필요하다. 문제의 엄격성(severity)을 도시하기 위해, 10개의 타겟이 2개의 센서에 의해 관찰되면, 최대 100개의 교점이 형성될 수 있다. 타겟을 10개 뿐이므로 이는 90개의 교점이 고스트라는 것을 의미한다. 50개의 타겟에 대해 2500개의 교점 및 2450개의 고스트가 형성된다. 센서가 다른 정보를 이용할 수 없기 때문에, 타겟의 판별(discrimination)이 또한 센서에 의해 형성될 수 없다.
제3센서를 부가하면 한 센서가 3개의 방위선의 교점 또는 3중 교점에서 타겟을 발견하기 때문에, 모호성(ambi-guity)을 해결하는데 도움이 된다. 그러나, 측정의 부정확성으로, 실제 타겟에 대응하는 3개의 방위선은 단일점에서 교차하지 않고 3각 영역을 정한다. 이때의 문제는 3각 영역이 타겟으로 될 수 있는 충분히 작은 영역을 갖는가를 먼저 결정하고, 그 다음 타겟보다 많은 교점이 있는 그룹 내의 고스트로부터 실제타겟을 분류시키는 것이다. 타겟은 일반적으로 작은 영역을 가지나, 단순히 최소 영역을 택한다해도 고스트가 선택되지 않으리라는 것을 확신하지 못한다.
디고스팅(deghosting) 문제에 대한 종래의 방법은 범용 컴퓨터를 이용한 소프트웨어로서의 해결책을 강조하였다. 디고스팅 문제에 대한 소프트웨어 해결이 가진 한 단점은 그들이 대용량의 계산 능력(computational power)을 요구하고 실-시간 또는 근-실-시간(near-real time) 각-전용 타겟 위치 문제를 상당히 늦게 하는 것이다. 이것은 종종 "조합적 폭발(combinatorial explosion)" 및 가능한 해답 수의 지수적인 증가를 포함하기 때문이다. 그러므로, 디고스팅 문제를 해결하기 위해, 진보된 어레이 및 병렬프로세서를 사용하여도 종래의 해결책은 실-시간이라는 현실적 크기의 문제를 다루는 어려움이 있다. 예를들어, 디고스팅 문제의 종래의 해결책은 약 15개의 타겟까지는 상당히 고속이지만 그 이상을 넘는 타겟수에 대해서는 지수적 계산 한계가 대두된다. 30개 정도의 범위의 많은 타겟에 대해, 정수(integer) 프로그래밍기술을 사용하는 전형적인 소프트웨어 방법은 VAX CPU로 실제로 수년 걸린다.
디고스팅 문제를 해결하기 위한 여러가지 신경망(neural networv)이 존재한다. 디고스팅 문제를 해결하기 위해 이 신경망 방법이 효율적이지만, 이러한 프로세서의 속도 및 경비에서 보다 개선하는 것이 바람직하다. 따라서, 각-전용 문제에 대해 디고스팅 문제를 해결하기 위한 개량된 프로세서를 제공하는 것이 바람직하다. 또한, 보다 고속인 종래의 프로세서인 디고스팅 문제를 해결하기 위한 프로세서를 제공하는 것이 바람직하다. 최소 전기 부품수를 갖고, 비교적 저가에서 제조될 수 있는 이러한 프로세서를 제공하는 것이 바람직하다.
본 발명에 따라, 프로세서는 다수의 센서로부터 각-전용 데이타에 대한 디고스팅 문제를 신속히 해결할수 있는 것이 제공된다. 본 출원 발명은 신경망 및 이와 관련한 프로세싱 기술의 상승적 효과를 제공한다. 특히, 본 발명은 많은 간단한 프로세싱 구성 요소의 적합하고, 대량적인 교점을 포함하고 있다.
프로세서는 간단한 도전성의 기하학적 패턴 또는 라인으로 구성된 다층 기판을 갖고 있다. 각각의 층 내의 라인은 센서들 중 1개의 센서로부터 타겟들 중 1개의 타겟의로의 방위선을 나타낸다. 그러므로, 각각의 센서에 방위선의 총수는 타겟의 총수와 동일하다. 특히, 구동기(driver) 및 센서는 상이한 센서들로부터의 방위선들이 교차하는 각각의 교정에 접속된다. 다음, 펄스는 각각의 교점에서 한번에 하나씩 구동기에 의해 초기화 되어서 이 펄스는 신호 도선(conducting line)을 따라 도전된다. 다음 펄스된 교점에 접속된 이 라인들을 따라 각각의 교점에서 수신되는 펄스들이 센서들에 의해 감지된다. 그 다음, 각각의 교점에서 감지되는 펄스의 총수는 카운터에 의해 계수된다. 소정의 교점에서 계수된 펄스의 수가 선정된 임계(predetermined threshold)를 초과할 때, 그 교정은 고스트로서 식별된다. 다음, 고스트는 추가적인 프로세싱 스텝에서 제거된다. 상기 프로세스가 반복되어 펄스들은 다른 교점들의 각각에서 다시 초기화되고, 지나친 펄스들을 수신하는 추가적인 교점들은 다시 고스트로서 제거된다.
교점이 고스트인 것이 발견될 때마다, 잔여 교점의 수가 계수되며, 이 수가(타겟의 수와 또한 동일한) 소정 센서로부터의 라인 총수와 동일할 때, 프로세서는 정지하고, 잔여 교점을 실제 타겟으로서 식별한다. 요약하면, 프로세서는 고스트가 실제 타겟보다 방위선을 따라 교점에 접속된 보다 많은 교점을 갖고 있다는 사실을 이용한다. 그러므로, 접속된 교점의 수를 계수함으로써(수신된 펄스의 수를 카운트함으로써), 지나치게 많이 접속된 교점을 갖고 있는 이 교점은 고스트로서 식별된다. 본 발명의 양호한 실시예에서, 고스트를 식별하기 위해 사용되는 수신된 펄스의 선정된 수 또는 임계는 일정하다기 보다 변화할 수 있다. 보다 정확히는, 프로세서는 해결책에 보다 신속히 도달하기 위해 종래의 경험에 기초한 이 임계를 채택할 수 있다.
이제, 제1도를 참조하면, 3개의 센서로부터 각-전용 데이타의 경우에 타겟 식별 문제의 설명을 도시하고 있다. 각각의 센서(10)은 소정 각에서 타겟의 존재를 검출한다. 제1도에서, 각각의 센서는 타겟을 3가지로 식별하고 출력과 같은 3개의 각을 제공한다. 이 각으로부터, 각각의 라인 또는 스트로브(strobe)가 인출될 수 있다. 3개의 스트로브 교점의 각 점은 3중 교점을 나타낸다. 각각의 3중 교점은 잠재(potential)타겟이다. 디고스팅 문제에 대한 바람직한 해결책이 제2도에 도시되어 있다. 여기에서 3개의 교점은 유효(valid) 교점, 또는 타겟으로서 식별되지만 1개의 교점은 고스트로서 식별된다.
이제, 제4도를 참조하면, 아날로그 관련 프로세서(12)의 전체 기하학적 배치(layout)가 도시되어 있다. 아날로그 관련 프로세서(12)는 실세계(real world) 센서 배치(emplacement), 각 해상도(resolution) 및 시스템 X-Y 해상도의 다층 아날로그 또는 복제(replica)이다. 특히, 센서는 실세계에서 그들의 위치에 대응하는 위치에서 아날로그 관련 프로세서(12) 내에 배치된다. 각각의 센서로부터 방사하는 일련의 도선은 모든 가능한 센서 각 또는 스트로브에 응답한다. 부수적으로, 도전 궤적의 그리드(grid)는 X-Y 좌표 시스템 내의 라인에 응답한다. 각 셋트의 라인을 포함하는 여러가지 층을 실행시키기 위한 실제 하드웨어층은 차후에 보다 상세히 설명하겠다.
이제 제3도를 참조하면, 본 발명에 따라 아날로그 관련 프로세서의 제어/프로세싱 알고리즘의 플로우차트가 도시되어 있다. 제1스텝에서[스텝(14)], 각 데이타는 각각의 센서로부터 얻어진다. 이것은 임의의 해상도를 갖는 데이타의 디지탈 표시일 수 있다. 다음, 모든 3중 교점이 발견되고 교점에 대한 (x, y) 좌표위치가 결정되며 모든 (x, y) 위치가 초기에 유효하리라고 가정한다[스텝(16)]. 교점은 모든 센서에 대하여 제4도에 도시된 것과 같은 모든 실제 스트로브 라인의 모든 결합을 펄스하고 X-Y 교점 좌표에서 임계T1을 초과하는 펄스를 검출함으로써 발견될 수 있다. 검출은 스트로브 라인을 나타내는 도전 궤적에 인접한 층의 (x, y)좌표에 응답하는 도전 궤적의 감지에 의할 수 있다. 펄스는 차후에 보다 상세히 기술되는바와 같이, 용량성 결합에 의해 인접층 내에 유도될 수 있다. 임계 T1은 종래의 프로세싱 실험에 기초하여 임계 T1이 아날로그 관련 프로세서(12)의 실행을 개량시키기 위해 교정될 수 있도록 고정될 수 있거나 적합할 수 있는 전압 레벨일 수 있다.
다음, 유효 교점(x, y)는 펄스된다[스텝(18)]. 이것은 제4도에 도시된 도전 X-Y궤적을 통해 소정의 좌표에서 회로내로 공지된 전압 레벨을 입력시킴으로써 달성될 수 있다. 다음, 펄스는 또 다른 교점(x, y)에서 감지된다[스텝(20)]. 펄스는 스트로브 도전 궤적을 따라 X-Y 교점으로부터, 및 아날로그 관련 프로세서(12)의 여러층들 사이의 X-Y 교점상으로 전송된다. 감지는 차후에 상세히 기술되는 바와 같이 센서회로를 분리시킴으로써 달성될수 있다. 감지된 펄스가 임계 T2를 초과하면, 그때, 누산기는 그 교점(x, y)에 대해 증분된다[스텝(22)]. T1과 마찬가지로 T2는 고정되거나 적합할 수 있다. 임계 T2 가 초과된다는 사실은 펄스 3중 교점과 동일한 스트로브들 중 1개의 스트로브상에 다른 교선이 있는 것을 지시한다. 다음, 스텝(20 및 22)는 모든 다른 교점(x, y)에 대해 반복된다. 스텝(20 및 22)가 반복될 때마다 부가적인 펄스가 스텝(18)에서 지시된 바와 같이 유효 3중 교점으로 전송된다는 것을 알수 있다. 교점이 일단 감지되면, 스텝(18,20 및 22)가 다시 제2유효 교점에 대해 반복하고 이 제2유효 교정으로부터의 펄스는 모든 잔여교점에 대해 감지된다. 스텝(18, 20 및 22)가 각각의 교점에 대해 실행되면, 누산기가 T3을 초과하는 다수배로 증분되는 교점은 무효로 선언된다[스텝(24)].
다음, 잔여 유효 교점의 수가 계수되고 그것이 이 수가 N이하의 수인 경우에 결정되고 여기에서 N은 타겟 스트로브의 최소 수를 갖는 센서로부터의 스트로브 수와 동일하다[스텝(26)]. N은 또한 타겟의 수와 동일하다. 타겟보다 많은 교점이 존재하면, 아날로그 관련 프로세서(12)는 잔여 유효 교점에 누산기를 명료히하고 스텝(18, 20, 22, 24 및 26)을 반복한다. 잔여 유효 교점의 수가 타겟의 수와 동일하면, 잔여(x, y)교점은 실제 타겟 위치이도록 선언되고 이 정보는 호스트(host) CPU(도시하지 않음)에 기록된다[스텝(28)].
상기 순서가 제1도를 참조하여 직관적으로 이해할 수 있다. 소정 교점이 펄스될 때, 신호는 그 교점과 공통으로 스트로브 라인을 갖고 있는 모든 다른 교점에서 감지된다. 고스트인 교점은 각각의 실제 타겟 교점이(3배인 이 경우에) 펄스될 때 펄스를 수신한다. 실제 타겟은 고스트가(각각이 단일 펄스인 이 경우에)펄스될 때 펄스만을 수신한다. 그러므로, 고스트는 3개의 펄스 및 1개의 타겟을 수신한다. 임계 T3을 적당히 셋팅함으로써, 고스트가 타겟과 구별될 수 있다는 것을 볼 수 있다.
이제 제5도를 참조하면, 본 발명의 한 실시예에서 아날로그 관련 프로세서(12)의 다층 기판 그리드를 형성하는 일련의 층이 도시되어 있다. 제5도에 도시된 바와 같이, X-Y 궤적은 인쇄 회로기판 상의 동선(Copper line)과 같은 도선으로써 실행될 수 있다. 층(1 및 5)는 X라인에 대응하는 라인을 포함하고 있다. 층(3 및 7)은 Y라인에 대응하는 라인을 포함하고 있다. 층(2, 4 및 6)은 각각의 센서(1, 2 및 3)의 각각으로부터 모든 가능한 센서각에 대응한다. 제4도에 도시된 각각의 라인이 제5도의 최소한 1개의 층에서 실행된다는 것을 알게 된다. 동일한 패턴의 반복층은 인접 층들 중에 최대 결합을 보증하기 위해 사용된다. 각각의 층은 임의적으로 얇고, 임의적으로 얇은 유전체(dielectric)에 의한 모든 인접 층으로부터 분리된다. 각각의 층이 X 및 Y 좌표 라인을 포함하는 2개의 층들 사이에 샌드위치된 센서 스트로브 라인을 포함하고 있는 것이 양호하다. 원치 않는 전자기 간섭(electromagnetic interference)로부터 프로세서를 차폐시키기 위해 그라운드 플레인에 의해 상부 및/또는 하부의 아날로그 관련 프로세서(12)의 다층 기판 커버시키는 것이 바람직할 수 있다.
제6도에서, 본 발명에 따라 아날로그 관련 프로세서(12)의 교체 실시예가 도시되어 있다. 이 실시예는 각각의 (x, y)교점에서 도전 패드(Pad, 32)의 사용에 의해 제5도에 도시된 것과 상이하다. 그러므로, 제5도에 도시된 X-Y 패턴층에 대한 전술한 기하학적 라인 다음에 오는 도전 패치(patch, 32)의 어레이가 있다. 센서 스트로브 층에 대한 궤적은 고체 라인에 남아 있다. 부수적으로, 각각의 도전 패드(32)는 독립 억세스 라인(34)를 통해 독립적으로 억세스 가능하다. 제6도에 도시된 실시예는 그것이 분리패드(32) 및 억세스 라인(34)의 제조를 요구하기 때문에, 제5도에 도시된 실시예 보다 비싸다. 그러나, 보다 덜 민감한 센서 회로가 요구되도록 층들 사이에 개량된 결합을 제공한다.
이제 제7도를 참조하면, 제5도의 7개의 층은 아날로그 관련 프로세서(12)내에서 그들 각각의 위치에 도시되어 있다. 그러나, 제6도에 도시된 각각의 억세스 라인의 다발이 제7도의 안될 라인으로서 도시되어 있다. 억세스 라인(34)에 대해 요구될 수 있는 부가적인 층도 또한 도시되어 있지 않다. 센서층 억세스 라인(36)은 또한 3개의 센서층의 각각에 접속하는 것이 도시되어 있다. 다시, 센서층 상에 각각의 스트로브라인에 억세스를 허용하는 각각의 라인의 제7도의 단일 라인(36)으로 도시되어 있다.
제8도에서, 아날로그 관련 프로세서(12)의 총 기판 배치의 기능 설명이 도시되어 있다. X-Y 구동기/센서(38)은 제5도에 도시된 X-Y층의 궤적, 또는 제6도에 도시된 각각의 도전 패드(32)에 교대적으로 접속되어 있다. 이와 마찬가지로, 센서 구동기/센서(40)은 억세스 라인(36)을 통해 센서 스트로브 라인 상의 궤적에 접속된다. X-Y 구동기/센서(38)은 스트로브 라인의 교점에 대응하는 (x, y)위치에선 펄스를 초기화시키는 기능을 수행한다. 펄스의 초기화는 제3도의 스텝(18)에 기술되어 있다. X-Y 구동기/센서(38)은 또한 다른 교점에 대응하는 (x, y)위치에서 펄스를 검출하는 기능을 수행한다. 이것은 제3도의 스텝(20)에 대응한다. 센서 구동기/센서(40)은 스트로브 라인의 모든 교점에서 신호를 발생시키기 위해 센서데이타로부터 스트로브를 펄스화하는 기능을 수행한다. 다음 이 신호는 X-Y 구동기/센서(38)에 의한 (x, y)좌표 상에서 검출된다. 이것은 제3도의 스텝(16)에 대응한다.
아날로그 관련 프로세서(12)에 의해 수행되는 전체 프로세싱은 다음과 같다. 각각의 센서에 대한 각각의 스트로브의 스트로브 각을 지시하는 초기 입력은 제8도에 도시된 인터페이스회로(12)에 대한 호스트 컴퓨터(도시하지 않음)에 의해 아날로그 관련 프로세서(42)로 제공된다. 다음 이 정보는 인터페이스 회로(42)로부터 제어회로(44)로 공급된다. 제어회로(44)는 센서 각에 응답하여 궤적을 여기(excite)하는 센서 구동기/센서(40)으로 정보를 지향하게 한다. 상기 프로세싱은 제어회로(44) 및 센서 구동기/센서(40)에 의한 다수의 방법으로 달성될 수 있다. 예를들어, 프로세싱은 진폭 영역(amplitude domain)내에 있을 수 있는데, 단일 펄스는 임계 레벨을 통해 적당한 궤적으로 신호를 지향하게 적당히 시기가 정해지고 감지된다. 선택적으로, 프로세싱은 적당한 주파수 내용의 신호가 적당한 필터를 사용하여 감지된 조합(combination)이 이용되고 국부화되는 주파수 영역 내에 있을 수 있다.
센서 궤적이 센서 구동기/센서(40)에 의해 펄스되면, X-Y 구동기/센서(38)은 모든 교점을 검출하기 위해 T1을 초과하는 응답을 갖는 (x, y) 교점을 발견한다. 센서 궤적으로부터 X-Y 궤적으로의 펄스 전송은 아날로그 관련 프로세서(12)의 다층 기판 내의 층들 사이에 신호 결합에 의해 야기된다. 예를들어, 양호한 실시예에서, 궤적을 통해 전기 신호를 통과시키는 경우에, 인접층들 사이에 용량성 결합이 될 수 있다. 그러나, 다른 결합 장치가 연속 층들 사이에 자기 또한 광학 결합과 같은 것으로 가능하다는 것을 알 수 있다. 예를들어, 광학 실시예에서, 아날로그 관련 프로세서(12)의 소정 기능은 광학 부품에 의해 실행될 수있다. 결합 모드라도, 그것은 결합 속도가 고속이고 결합 세기가 여기 교점으로부터 떨어져 감소하는 결합의 중요한 특성이다. 이렇게 하여, 펄스된 교점과 가장 인접한 교점은 소정의 다른 점보다 보다 강력하게 유도된 신호를 갖는다.
교점이 검출되면, 제3도의 잔여 스텝(8 내지 30)은 제어회로(44)의 제어하에 X-Y 구동기/센서(38)에 의해 수행된다. 유효 타겟이 검출되면, 타겟의 (x, y) 위치는 제어회로(44)로부터 인터페이스 회로(42) 및 호스트 프로세서로 전송될 수 있다.
상기 기술된 아날로그 관련 프로세서(12)가 종래의 인쇄회로 기판 기술을 사용하여 발생시키는데 저렴하고 간단한 지지회로만 요구한다는 것을 알 수 있다. 또한, 초고속에서 각-전용 데이타의 디고스팅을 수행한다. 진폭 영역에서 1 나노초(nanosecond)의 펄스를 사용하여 50개의 타겟이 약 40밀리초(millisecond)에서 3개의 고정된 센서위치를 사용하여 오류(false) 타겟 없이 배치될 수 있다는 것이 평가된다. 이것은 정수 프로그래밍 알고리즘을 사용한 소프트웨어 실행보다 고속인 최소한 3 내지 4배 크기이다. 보다 고속이 달성될 수 있지만, 지지회로, 및 다층 인쇄 회로 기판 자체의 밀리미터(millimeter) 파동효과(wave effect)에 의해 제한된다. 본 분야에 숙련된 기술자들은 다른 장점이 본 발명을 사용하여 얻어질 수 있고 그 변형이 명세서, 도면 및 다음 특허청구의 범위를 읽은 후 본 발명의 원리를 벗어나지 않고 이루어질 수 있다는 것을 알 수 있다.

Claims (19)

  1. 다수의 센서로부터 각-전용 데이타를 갖고 있는 고스트로부터 실제 타겟을 구별하기 위한 프로세서에 있어서, 각각이 상기 센서들 중 1개의 센서로부터 상기 타겟들중 1개의 타겟으로의 방위선을 나타내는 다수의 신호 도선, 각각의 센서로부터의 방위선이 교차하는 점들을 결정하기 위한 장치, 각각의 상기 교점들에서 상기 신호 도선들을 따라 도전되는 신호 펄스를 한번에 하나씩 초기화시키기 위한 장치, 각각의 상기 교점들에서 수신된 상기 도전 펄스들의 수를 계수하기 위한 장치, 상기 소정의 상기 교점들에서 계수된 펄스들의 수가 선정된 수를 초과하는 경우를 결정하여, 일단 상기 선정된 수가 소정 교점에 대해 초과되면 그 점이 더 이상 펄스를 수신하지 않고 고스트로서 식별되는 장치, 상기 선정된 수를 초과하지 않은 잔여교점들의 수를 계수하기 위한 장치, 및 상기 펄스가 입력될 때마다 상기 센서들중 1개의 센서로부터의 방위선의 수와 상기 잔여 교점의 수를 비교하여, 상기 잔여 교점의 수가 타겟의 수와 동일한 경우에 잔여 교점들이 유효 타겟으로서 식별되는 장치로 구성되는 것을 특징으로 하는 프로세서.
  2. 제1항에 있어서, 상기 센서들중 1개의 센서에 대응하는 상기 방위선을 나타내는 일련의 신호 도선들을 각각 갖고 있는 다수의 평면 부재층, 좌표 시스템에서 좌표 라인을 나타내는 일련의 신호 도선을 각각 갖고 있는 다수의 평면 부재층, 및 방위선을 갖고 있는 상기 층들 각각이 좌표 라인을 갖고 있는 연속층들사이에 배치되도록 좌표 라인을 갖고 있는 상기 층들에 인접하여 배치되어, 상기 층들 중 선택된 층들내의 상기 교점들에서 입력되는 상기 펄스가 상기 교점들의 위치를 상기 좌표 시스템상에서 결정되도록 하는 인접층 내에 신호를 입력하는, 방위선을 갖고 있는 상기 층들을 더 포함하는 것을 특징으로하는 프로세서.
  3. 제1항에 있어서, 신호 도선이 전기적으로 도전성이고, 상기 신호가 전기 신호인 것을 특징으로 하는 프로세서.
  4. 제3항에 있어서, 인접층 내의 상기 유도신호가 용량성 결합에 의해 발생되는 것을 특징으로 하는 프로세서.
  5. 제2항에 있어서, 좌표 시스템내의 좌표 라인을 나타내는 상기 셋트의 신호 도선이 상기 좌표 시스템내의 각 교점에 배치되어 상기 펄스를 발생할 수 있고 또한 상기 펄스를 감지할 수 있는 도전 패드의 열들로 구성되어 있는 것을 특징으로 하는 프로세서.
  6. 제2항에 있어서, 좌표 시스템이 카티젼 좌표 시스템인 것을 특징으로 하는 프로세서.
  7. 제1항에 있어서, 펄스를 초기화시키기 위한 상기 장치가, 선택된 진폭을 갖는 신호를 발생시키기 위한 장치, 및 상기 신호의 진폭에 따라 상기 라인들중 선택된 1개의 라인에 상기 신호를 지향하게 하기 위한 장치로 또한 구성되어 있는 것을 특징으로 하는 프로세서.
  8. 제1항에 있어서, 펄스를 초기화시키기 위한 상기 장치가, 선택된 주파수를 갖는 신호를 발생시키기 위한 장치, 및 상기 신호의 주파수에 따라 상기 라인들중 선택된 1개의 라인에 신호를 지향하게 하기 위한 장치로 또한 구성되어 있는 것을 특징으로 하는 프로세서.
  9. 제2항에 있어서, 상기 층들이 3개의 센서로부터 X-Y 및 방위선을 포함하고, 제1층이 상기 Y라인을 포함하고, 제2층이 제1센서로부터의 방위선을 포함하며, 제3층이 상기 X라인을 포함하고, 제4층이 제2센서로부터의 방위선을 포함하며, 제5층이 상기 Y라인을 포함하고, 제6층이 제3센서로부터의 방위선을 포함하며, 제7층이 상기 X라인을 포함하도록 배여로되어 있는 것을 특징으로 하는 프로세서.
  10. 다수의 센서로부터의 각-전용 데이타로부터 고스트와 실제 타겟을 구별하기 위한 프로세서에 있어서, 각각이 상기 센서들중 1개의 센서로부터 상기 타겟들중 1개의 타겟으로의 방위선을 나타내는 다수의 신호 도선, 각각의 센서로부터의 방위선이 교차하는 점들을 결정하기 위한 장치, 각각의 상기 교점들에서 상기 신호 도선들을 따라 도전되는 신호 펄스를 한번에 하나씩 초기화시키기 위한 장치, 각각의 상기 교점들에서 수신된 상기 도전 펄스들의 수를 계수하기 위한 장치, 상기 소정의 상기 교점들에서 계수된 펄스들의 수가 선정된 수를 초과하는 경우를 결정하여, 일단 상기 선정된 수가 소정 교점에 대해 초과되면 그 점이 더 이상 펄스를 수신하지 않고 고스트로서 식별되는 장치, 상기 선정된 수를 초과하지 않은 잔여 교점들의 수를 계수하기 위한 장치, 및 상기 펄스가 입력될 때마다 상기 센서들중 1개의 센서로부터의 방위선의 수와 상기 잔여 교점의 수를 비교하여, 상기 잔여 교점의 수가 타겟의 수와 동일한 경우에 잔여 교점들이 유효타겟으로서 식별되는 장치로 구성되는 것을 특징으로 하는 프로세서.
  11. 제10항에 있어서, 상기 센서들 중 1개의 센서에 대응하는 상기 방위선을 나타내는 일련의 신호 도선들을 각각 갖고 있는 다수의 평면 부재층, 좌표 시스템에서 좌표 라인을 나타내는 일련의 신호 도선을 각각 갖고 있는 다수의 평면 부재층, 및 방위선을 갖고 있는 상기 층들 각각이 좌표 라인을 갖고 있는 연속층들사이에 배치되도록 좌표 라인을 갖고 있는 상기 층들에 인접하여 배치되어, 상기 층들중 선택된 층들내의 상기 교점들에서 입력되는 상기 펄스가 상기 교점들의 위치를 상기 좌표 시스템상에서 결정되도록 하는 인접층 내에 신호를 입력하는, 방위선을 갖고 있는 상기 층들을 더 포함하는 것을 특징으로 하는 프로세서.
  12. 제10항에 있어서, 신호 도선이 전기적으로 도전성이고, 상기 신호가 전기 신호인 것을 특징으로 하는 프로세서.
  13. 제12항에 있어서, 인접층 내의 상기 유도신호가 용량성 결합에 의해 발생되는 것을 특징으로 하는 프로세서.
  14. 제11항에 있어서, 좌표 시스템내의 좌표 라인을 나타내는 상기 셋트의 신호 도선이 상기 좌표 시스템내의 각 교점에 배치되어 상기 펄스를 발생할 수 있고 또한 상기 펄스를 감지할 수 있는 도전 패드의 열들로 구성되어 있는 것을 특징으로 하는 프로세서.
  15. 제11항에 있어서, 좌표 시스템이 카티젼 좌표 시스템인 것을 특징으로 하는 프로세서.
  16. 제10항에 있어서, 펄스를 초기화시키기 위한 상기 장치가, 선택된 진폭을 갖는 신호를 발생시키기 위한 장치, 및 상기 신호의 진폭에 따라 상기 라인들중 선택된 1개의 라인에 상기 신호를 지향하게 하기 위한 장치로 또한 구성되어 있는 것을 특징으로 하는 프로세서.
  17. 제10항에 있어서, 펄스를 초기화시키기 위한 상기 장치가, 선택된 주파수를 갖는 신호를 발생시키기 위한 장치, 및 상기 신호의 주파수에 따라 상기 라인들중 선택된 1개의 라인에 신호를 지향하게 하기 위한 장치로 또한 구성되어 있는 것을 특징으로 하는 프로세서.
  18. 제10항에 있어서, 상기 층들이 3개의 센서로부터 X-Y 및 방위선을 포함하고, 제1층이 상기 Y라인을 포함하고, 제2층이 제1센서로부터의 방위선을 포함하며, 제3층이 상기 X라인을 포함하고, 제4층이 제2센서로부터의 방위선을 포함하며, 제5층이 상기 Y라인을 포함하고, 제6층이 제3센서로부터의 방위선을 포함하며, 제7층이 상기 X라인을 포함하도록 배열되어 있는 것을 특징으로 하는 프로세서.
  19. 다수의 센서로부터의 각 전용 데이타로부터 고스트와 실제 타겟을 구별하기 위한 방법에 있어서, 각각이 상기 센서들 중 1개의 센서로부터 상기 타겟들 중 1개의 타겟으로의 방위선을 나타내는 다수의 신호도선을 배치하는 스텝, 각각의 센서로부터의 방위선이 교차하는 모든 교점들을 결정하는 스텝, 각각의 상기 교점들에서 상기 신호 도선들을 따라 도전되는 신호 펄스를 한번에 하나씩 초기화시키기 위한 스텝, 각각의 상기 교점들에서 수신된 상기 전송 펄스의 수를 계수하는 스텝, 상기 교점들 중 소정의 교점에서 계수된 펄스의 수가 선정된 수를 초과하는 경우를 결정하는 스텝, 수신된 펄스들의 선정된 수를 초과하지 않는 교점들만에 대해 초기화하고 계수하는 스텝을 반복하고 다른 교점들이 비활성화되어 고스트로서 식별되는 스텝, 상기 선정된 수를 초과하지 않는 잔여 교점들의 수를 계수하고, 신호 펄스를 초기화하고 펄스의 수를 계수하는 스텝이 반복될 때마다 상기 센서들 중 1개의 센서로부터의 방위선의 수와 상기 교점들의 수를 비교하는 스텝, 및 상기 잔여 교점들의 수가 상기 타겟들 수와의 동일한 경우에 실제 타겟으로서 상기 선정된 수를 초과하지 않는 교점들을 식별하는 스텝을 포함하고 있는 것을 특징으로 하는 방법.
KR1019890014394A 1988-10-07 1989-10-05 각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법 KR920005238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/255,205 US4914604A (en) 1988-10-07 1988-10-07 Processor for analyzing angle-only data
US255205 1988-10-07

Publications (2)

Publication Number Publication Date
KR900006876A KR900006876A (ko) 1990-05-09
KR920005238B1 true KR920005238B1 (ko) 1992-06-29

Family

ID=22967302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014394A KR920005238B1 (ko) 1988-10-07 1989-10-05 각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법

Country Status (5)

Country Link
US (1) US4914604A (ko)
EP (1) EP0362873A3 (ko)
JP (1) JPH0315782A (ko)
KR (1) KR920005238B1 (ko)
AU (1) AU622714B2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001631A (en) * 1988-10-07 1991-03-19 Hughes Aircraft Company Cellular network assignment processor using randomly triggered adaptive cell thresholds
US5093781A (en) * 1988-10-07 1992-03-03 Hughes Aircraft Company Cellular network assignment processor using minimum/maximum convergence technique
US5033020A (en) * 1989-02-08 1991-07-16 Grumman Aerospace Corporation Optically controlled information processing system
US5276770A (en) * 1989-08-11 1994-01-04 Hughes Aircraft Company Training of neural network for multi-source data fusion
US5050096A (en) * 1989-09-26 1991-09-17 Northrop Corporation Path cost computing neural network
US5267502A (en) * 1991-05-08 1993-12-07 Sd-Scicon Uk Limited Weapons systems future muzzle velocity neural network
US5604683A (en) * 1991-09-12 1997-02-18 Lockheed Martin Corporation Evaluating target tracking when using multiple sensors
US5390679A (en) * 1993-06-03 1995-02-21 Eli Lilly And Company Continuous cardiac output derived from the arterial pressure waveform using pattern recognition
US5680514A (en) * 1994-09-23 1997-10-21 Hughes Electronics Multiple elastic feature net and method for target deghosting and tracking
SE515621C2 (sv) * 1995-05-08 2001-09-10 Ericsson Telefon Ab L M Förfarande vid lägesbestämning
US5877722A (en) * 1997-08-25 1999-03-02 Hughes Electronics Corporation Search method for detection and tracking of targets using multiple angle-only sensors
US6522288B1 (en) * 2002-01-09 2003-02-18 M/A-Com, Inc. Method and apparatus for determining location of objects based on range readings from multiple sensors
EP2081050B1 (en) * 2008-01-18 2010-12-22 Mitsubishi Electric Information Technology Centre Europe B.V. Multiple object localisation with a network of receivers
US7966147B2 (en) * 2008-04-07 2011-06-21 Raytheon Company Generating images according to points of intersection for integer multiples of a sample-time distance
US20110110557A1 (en) * 2009-11-06 2011-05-12 Nicholas Clark Geo-locating an Object from Images or Videos
JP5301521B2 (ja) * 2010-12-03 2013-09-25 ブラザー工業株式会社 電波推定方法、及び電波推定プログラム、並びに電波推定装置
JP5634423B2 (ja) * 2012-03-02 2014-12-03 株式会社東芝 目標追跡装置、目標追跡プログラム、目標追跡システム、及び目標追跡方法
US20210389071A1 (en) * 2020-06-10 2021-12-16 David H. Sitrick Automatic Weapon Subsystem Selecting Target, ID Target, Fire

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3323128A (en) * 1964-09-01 1967-05-30 George J Vogel Multiple target tracking system
US3950733A (en) * 1974-06-06 1976-04-13 Nestor Associates Information processing system
GB1572903A (en) * 1976-06-30 1980-08-06 Mcgeoch I Method and appratus for identifying radar targets
DE2818942C2 (de) * 1978-04-28 1986-03-27 Zellweger Uster Ag, Uster Verfahren zur Raumüberwachung und Vorrichtung zur Durchführung des Verfahrens
US4254474A (en) * 1979-08-02 1981-03-03 Nestor Associates Information processing system using threshold passive modification
US4320287A (en) * 1980-01-25 1982-03-16 Lockheed Electronics Co., Inc. Target vehicle tracking apparatus
US4326259A (en) * 1980-03-27 1982-04-20 Nestor Associates Self organizing general pattern class separator and identifier
US4449127A (en) * 1981-03-10 1984-05-15 Westinghouse Electric Corp. System and method for tracking targets in a multipath environment
US4450530A (en) * 1981-07-27 1984-05-22 New York University Sensorimotor coordinator
JPS5965780A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 相関判定方法
US4589079A (en) * 1983-04-14 1986-05-13 Ficht Gmbh Evaluation circuit for the signals from an array of N photoconductors which are successively scanned in a fast rhythm
US4591980A (en) * 1984-02-16 1986-05-27 Xerox Corporation Adaptive self-repairing processor array
US4746770A (en) * 1987-02-17 1988-05-24 Sensor Frame Incorporated Method and apparatus for isolating and manipulating graphic objects on computer video monitor

Also Published As

Publication number Publication date
AU4259889A (en) 1990-07-05
JPH0315782A (ja) 1991-01-24
EP0362873A2 (en) 1990-04-11
KR900006876A (ko) 1990-05-09
EP0362873A3 (en) 1990-10-03
AU622714B2 (en) 1992-04-16
US4914604A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
KR920005238B1 (ko) 각-전용 타겟 위치를 아날로그 관련 프로세서 및 이를 의한 방법
RU2547234C2 (ru) Датчик прикосновения
US11023075B2 (en) Method and device for sensing operating conditions of a touch screen, corresponding apparatus and computer program product
US7145552B2 (en) Electric field proximity keyboards and detection systems
US8659557B2 (en) Touch finding method and apparatus
US4710757A (en) Planter monitor system
EP0483519A1 (en) Touch sensitive overlay
EP0250931A2 (en) Combined finger touch and stylus detection system for a display device
CN102150109A (zh) 高灵敏度数字系统的电容触摸面板装置
US9052788B2 (en) Touch detection for capacitive touch screen
JP2019521423A (ja) ハプティックタッチスクリーン及びそれを動作させる方法
EP0268882B1 (en) Tamper resistant package for protecting electronic circuitry
US11126307B2 (en) Detection device and detection method for touch panel
US20170293379A1 (en) Sensing device and method with functions of force measurement, touch control and fingerprint identification
CN106951133A (zh) 触控面板的驱动方法、触控面板及触控显示装置
KR920005207B1 (ko) 무작위로 트리거되는 어댑티브 셀 임계를 사용하는 세포형 회로 할당 프로세서
WO2019200263A1 (en) Capacitively coupled conductors
US20160132180A1 (en) Capacitive Touch Circuit and Touch Sensor and Capacitive Touch System Using The Same
CN110363032B (zh) 安全芯片的主动屏蔽层电路
JP2019522792A (ja) 膜厚検出装置及び方法
GB2584669A (en) Touch-sensitive apparatus and method
KR920005236B1 (ko) 파면 벡터 상관 인자 프로세서 및 이의 상관방법
JPS61228524A (ja) グラフイツク・タブレツト
US11726609B2 (en) Touch-sensitive apparatus and method
GB2623544A (en) Touch-sensitive apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee