KR920004590B1 - Remocon mode conversion method using latch - Google Patents

Remocon mode conversion method using latch Download PDF

Info

Publication number
KR920004590B1
KR920004590B1 KR1019890019047A KR890019047A KR920004590B1 KR 920004590 B1 KR920004590 B1 KR 920004590B1 KR 1019890019047 A KR1019890019047 A KR 1019890019047A KR 890019047 A KR890019047 A KR 890019047A KR 920004590 B1 KR920004590 B1 KR 920004590B1
Authority
KR
South Korea
Prior art keywords
flop
terminal
latch
signal
counter
Prior art date
Application number
KR1019890019047A
Other languages
Korean (ko)
Other versions
KR910013705A (en
Inventor
김병일
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890019047A priority Critical patent/KR920004590B1/en
Publication of KR910013705A publication Critical patent/KR910013705A/en
Application granted granted Critical
Publication of KR920004590B1 publication Critical patent/KR920004590B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J9/00—Remote-control of tuned circuits; Combined remote-control of tuning and other functions, e.g. brightness, amplification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Selective Calling Equipment (AREA)
  • Telephone Function (AREA)

Abstract

Remote control signals as mode selecting signals are inputted into a counter IC clock terminal (14) and into a master flip-flop clock terminal. The control signals are inverted to be inputted into a slave flip-flop clock terminal. The output of another terminal (10) of the counter IC is supplied to a set terminal of the master flip-flop so as for the signals to be inverted. Further, the inverted signals are supplied to a reset terminal of the master flip-flop, and also to a normal output terminal (Q) of the slave flip-flop. The normal output of the slave flip-flop is supplied to a clear terminal (15) of the counter IC, and therefore, even if any kind of remote control signals is inputted to a clock terminal (14) of the counter IC, an accurate operation of the latch is assured, thereby switching the modes sequentially.

Description

랫치(Latch)를 이용한 리모콘 모드전환 방식Remote control mode switching method using latch

제 1 도는 종래의 J-K 플립플롭을 나타낸 도면.1 shows a conventional J-K flip-flop.

제 2 도는 종래의 리모콘 모드전환 방식을 나타낸 회로도(a)와 그의 타이밍(b).2 is a circuit diagram (a) showing a conventional remote control mode switching method and its timing (b).

제 3 도는 본 발명에 따른 랫치를 이용한 리모콘 모드전환 방식을 나타낸 도면.3 is a view showing a remote control mode switching method using a latch according to the present invention.

제 4 도는 본 발명에 사용된 랫치, 즉 마스터-슬래이브(Master-Slave) 플립플롭을 나타낸 도면.4 illustrates a latch, ie, master-slave flip-flop, used in the present invention.

제 5 도는 본 발명에 따른 랫치를 이용한 리모콘 모드전환방식의 타이밍도.5 is a timing diagram of a remote control mode switching method using a latch according to the present invention.

본 발명은 리모콘으로 모드를 선택할 수 없는 TV, VTR, 오디오, 가전제품 등에서 리모콘의 모드를 선택함에 있어서, 랫치를 이용하여 오동작을 방지한 싱크로나이즈드(Synchronized) 리모콘 모드전환 방식에 관한 것이다.The present invention relates to a synchronized remote control mode switching method in which a malfunction is prevented by using a latch in selecting a mode of a remote control in a TV, a VTR, an audio, a home appliance, and the like, in which a mode cannot be selected by a remote control.

먼저, 종래기술의 문제점을 유도하기 위하여 제 1 도에 도시된 바와 같이 J-K 플립플롭을 예로들어 설명한다.First, in order to induce the problems of the prior art, a J-K flip-flop will be described as an example as shown in FIG.

J-K 플립플롭은 그의 피이드백 연결때문에 J=1, K=1일때 그 출력이 일단 보수가 한번 취해지며, 그래도 클럭펄스(CP)가 계속 남아있게 되면, 또 다시 출력에 보수가 취해지는 반복적이고 연속적인 출력의 변화를 야기시키게 된다.The JK flip-flop is an iterative and continuous that its output is taken once when J = 1 and K = 1 because of its feedback connection, and once the clock pulse (CP) remains, the output is taken again. Will cause a change in output.

이 바람직하지 못한 결점을 피하기 위해서는 클럭펄스의 지속시간이 신호가 플립플롭을 통과하는 전파 지연시간보다 더 길어야 하나, 이는 회로의 작동이 펄스의 폭에 달려 있기 때문에 매우 제한적인 요소가 된다.To avoid this undesirable drawback, the duration of the clock pulse must be longer than the propagation delay time the signal passes through the flip-flop, but this is a very limiting factor because the operation of the circuit depends on the width of the pulse.

또 다른 해결방법은 플립플롭을 펄스의 지속기간에 응답하도록 하는 대신에, 상승모서리 변이 또는 하강 모서리 변이에만 반응하도록 만드는 것이며, 이는 플립플롭이 오직 펄스변이 때에만 반응하도록 하며, RC(Resistor-Capacitor)회로를 플립플롭의 클럭입력에 삽입함으로써 실현된다.Another solution is to make the flip-flop respond only to rising edge transitions or falling edge transitions, instead of responding to the duration of the pulse, which causes the flip-flop to respond only to pulse transitions, and is a resistor-capacitor. By inserting the circuit into the clock input of the flip-flop.

그래서 이 회로는 입력신호의 순간적인 변화에 반응해서 스파이크(spike)를 발생시키며, 상승모서리는 正스파이크로 나타나고, 하강모서리는 負스파이크로 나타난다.Thus, the circuit generates spikes in response to instantaneous changes in the input signal, with rising edges appearing as positive spikes and falling edges appearing as spike spikes.

상기와 같은 방법을 리모콘 모드전환 방식에 적용한 실시예가 종래의 도면으로 제 2 도에 도시되며 이를 상세히 설명하면 다음과 같다.An embodiment in which the above-described method is applied to a remote controller mode switching method is shown in FIG. 2 in the related art.

일반적인 리모콘 송, 수신기를 갖춘 TV에서는 휴대용 리모콘 송신기의 모드전환 조작에 의해 수시기인 리모콘 보드에서는 리모콘 제어신호를 수신하게 되며, 상기 수신된 제어신호는 마이콤으로 전송되며, 이어 요구되는 다음단으로 각기 전송되게 된다.In a TV equipped with a general remote control transmitter and receiver, the remote controller board receives a remote control signal by a mode switching operation of a portable remote control transmitter, and the received control signal is transmitted to the microcomputer and then transmitted to the next stage required. Will be.

여기서는 마이콤에서 전송된 리모콘 제어신호가 카운터 IC로 정확히 전송되기 위한 회로배치(가)를 나타내고 있으나, 이 또한 정확한 동작이 이루어지지 않는 문제점이 대두된다.Here, the circuit arrangement for accurately transmitting the remote control signal transmitted from the microcomputer to the counter IC is shown.

이를 타이밍도 (나)와 함께 설명하면, 먼저 상기 리모콘 제어신호는 타이밍도 (나)의 (A)같은 펄스신호형태를 나타내며, NPN 트랜지스터(Q1)을 통과한 B지점의 신호는 상기 타이밍도(나)의 (B) 같은 위상이 반전된 펄스신호를 나타내게 되며, C지점의 신호도 상기 (B)신호와 같은 위상을 갖는 신호가 된다.Referring to this together with the timing diagram (b), first, the remote control control signal has a pulse signal form as shown in (a) of the timing diagram (b), and the signal at point B passing through the NPN transistor Q 1 is the timing diagram. The pulse signal in which the phase of (B) of (B) is reversed is shown, and the signal at the point C also becomes the signal having the same phase as the signal (B).

또, 상기 트랜지스터(Q1)에 연결된 커패시터(C2) 및 저항(R4)로 이루어진 제 1 미분회로를 거친 D지점의 신호는 상기 타이밍도(나)의 (D)신호같이 시작점이 負스파이크를 나타내는 스파이크신호가 되며, NPN 트랜지스터(Q2)를 통과한 E지점의 신호는 상기 타이밍도(나)의 (E)신호처럼 위상이 다시 반전되어 원래의 리모콘 제어신호와 동상인 펄스신호가 되며, 상기 트랜지스터(Q2)에 연결된 커패시터(C3) 및 저항(R5)로 이루어진 제 2 미분비회로를 거친 F지점의 신호는 상기 타이밍도(나)의 (F)신호처럼 시작점이 正스파이크를 나타내는 스파이크신호가 된다.In addition, the signal at the point D, which has passed through the first differential circuit composed of the capacitor C 2 and the resistor R 4 connected to the transistor Q 1 , has a starting point like the (D) signal of the timing diagram (b). The signal at the point E passing through the NPN transistor Q 2 becomes a pulse signal in phase with the original remote control signal as shown in the timing diagram (E). The signal at the point F, which has passed through the second differential circuit consisting of the capacitor C 3 and the resistor R 5 connected to the transistor Q 2 , has the starting point as the (F) signal of the timing diagram (b). It is a spike signal indicating.

이들을 합한 G지점의 신호는 상기 타이밍도(나)의 (G)신호처럼 하나의 입력펄스에 대해 2개의 正스파이크가 발생되는 스파이크신호를 나타내게 되며 카운터 IC의 클럭단자(14)로 입력된다.The signal at the G point which adds these up represents the spike signal which generate | occur | produces two positive spikes with respect to one input pulse like the (G) signal of the said timing chart (b), and is input to the clock terminal 14 of a counter IC.

여기서, 상기 카운터 IC의 클럭단자(14)로 상기 G지점의 펄스신호가 입력될때마다 카운터 IC의 단자들이 단자 (3)→(2)→(4)→(7)→(10)의 순서로 "하이"신호를 출력하게되며, 또 상기 단자(10)의 출력신호는 클리어단자(15)로 입력되어 리셋시키도록 구성되어 있는데, 입력신호인 리모콘 제어신호의 펄스신호가 들어올때마다 카운터 IC의 클럭단자(14)로 상기 펄스신호가 순차적으로 들어가야 하지만, 상기 타이밍도 (나)에 나타난 바와 같이 입력펄스신호(A)가 들어오면 클럽입력으로 들어가는 신호인 (G)신호는 하나의 입력펄스에 대해 2개의 펄스(스파이크)신호가 발생하므로 결국 입력 주파수에 비해 2배의 주파수를 갖는 펄스신호가 카운터 IC로 입력되는 상태가 되어 리모콘 송신기를 동시에 수차례 누를 경우 (G)신호의 각 펄스(스파이크)사이에 또 다른 펄스가 발생되어 오동작이 발생되는 문제점이 생긴다.Here, whenever the pulse signal of the G point is inputted to the clock terminal 14 of the counter IC, the terminals of the counter IC are arranged in the order of terminals (3) → (2) → (4) → (7) → (10). It outputs a "high" signal, and the output signal of the terminal 10 is configured to be reset by input to the clear terminal 15, each time the pulse signal of the remote control control signal as the input signal of the counter IC The pulse signal must be sequentially entered into the clock terminal 14, but as shown in the timing diagram (b), when the input pulse signal A is input, the (G) signal, which is a signal entering the club input, is input to one input pulse. Since two pulse (spike) signals are generated, a pulse signal having a frequency twice as large as the input frequency is input to the counter IC, and when the remote control transmitter is pressed several times at the same time, each pulse (spike) of the (G) signal Another pulse between There is a problem that a malfunction occurs.

따라서, 본 발명의 목적은 상기한 바와 같은 오동작을 방지하기 위하여 상기 클리어단자(15)와 상기 단자(10)사이에 랫치(Latch;Master-Slave F/F)를 연결하여 클럭단자에 입력되는 입력펄스에 따라 정확한 모드전환이 이루어질 수 있도록 한 싱크로나이즈드 리모콘 모드전환 방식을 제공함에 있다.Accordingly, an object of the present invention is to connect a latch (Master-Slave F / F) between the clear terminal 15 and the terminal 10 in order to prevent the malfunction as described above is input to the clock terminal The present invention provides a synchronized remote control mode switching method that enables accurate mode switching according to a pulse.

상기한 목적을 달성하기 위한 본 발명의 구성은, 모드선택용신호인 리모콘 제어신호가 랫치의 마스터 플립플롭의 클럭단자 및 카운터 IC의 클럭단자(14)로 입력되고, 상기 제어신호의 반전된 신호가 상기 랫치의 슬래이브 플립플롭의 클럭단자로 입력되며, 상기 카운터 IC의 단자(10)의 출력이 상기 랫치의 마스터 플립플롭의 셋(set)단자로 입력되고, 그의 반전된 신호가 상기 랫치의 마스터 플립플롭의 리셋(reset)단자로 입력되며, 상기 랫치의 슬래이브 플립플롭의 정상출력(0)이 상기 카운터 IC의 클리어단자(15)로 입력되어서, 어떠한 주파수를 갖는 리모콘 제어신호가 카운터 IC의 클럭단자(14)로 입력되더라도 상기 랫치의 정확한 동작을 보장하여 순차적인 모드전환이 이루어지도록 한 것을 특징으로 한다.In the configuration of the present invention for achieving the above object, the remote control control signal, which is a mode selection signal, is input to the clock terminal of the master flip-flop of the latch and the clock terminal 14 of the counter IC, and the inverted signal of the control signal. Is input to the clock terminal of the slave flip-flop of the latch, the output of the terminal 10 of the counter IC is input to the set terminal of the master flip-flop of the latch, and the inverted signal thereof is The reset terminal of the master flip-flop is input, and the normal output (0) of the slave flip-flop of the latch is input to the clear terminal 15 of the counter IC, so that a remote control signal having a certain frequency is supplied to the counter IC. Even if the input to the clock terminal 14 of the latch to ensure the correct operation is characterized in that the sequential mode switching is made.

이하, 본 발명을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

제 3 도는 본 발명에 따른 랫치를 이용한 리모콘 모드전환 방식을 나타낸 도면이며, 일반적인 리모콘 송, 수신기를 갖춘 TV에 있어서, 휴대용 리모콘 송신기의 모드 전환조작에 의해 수신기인 리모콘 보드는 펄스형태의 리모콘 제어신호를 수신하게 되며, 상기 수신된 제어신호는 마이콤으로 전송되고, 이어 모드선택 IC를 구동하기 위해 카운터 IC로 전송되는 과정에서 상기 제어신호가 정확히 전송되도록 랫치를 이용한 것을 나타낸다.3 is a view showing a remote control mode switching method using a latch according to the present invention, in a TV having a general remote control song, a receiver, the remote control board as a receiver by the mode switching operation of the portable remote control transmitter is a pulse type remote control signal The control signal is transmitted to the microcomputer, and then the latch is used to correctly transmit the control signal in the process of being transmitted to the counter IC to drive the mode selection IC.

상기 제 3 도 중의 랫치 즉, 마스터-슬래이브 플립플롭 부분을 상세히 나타낸 것이 제 4 도이며 이를 상세히 설명하면, 리모콘 제어신호가 상기 마스터 플립플롭의 클럭단자에 연결되고 상기 제어신호의 반전된 신호가 상기 슬래이브 플립플롭의 클럭단자에 연결되며, 카운터 IC의 단자(10)의 출력이 상기 마스터 플립플롭의 셋단자(set)에 연결되고 상기 카운터 IC의 단자(10)의 반전된 출력이 상기 마스터 플립플롭의 리셋단자(Reset)에 입력된다.FIG. 4 illustrates the latch of FIG. 3, that is, the master-slave flip-flop in detail. In detail, the remote control signal is connected to the clock terminal of the master flip-flop and the inverted signal of the control signal is Connected to the clock terminal of the slave flip-flop, the output of terminal 10 of the counter IC is connected to the set terminal of the master flip-flop, and the inverted output of terminal 10 of the counter IC to the master It is input to the reset terminal Reset of the flip-flop.

또, 상기 슬래이브 플립플롭의 정상출력(Q)가 상기 카운터 IC의 클리어단자(15)로 연결된다.In addition, the normal output Q of the slave flip-flop is connected to the clear terminal 15 of the counter IC.

위와 같은 연결상태에서 리모콘 송신기의 모드전환 조직이 수행되면 제 5 도에 도시된 바와 같은 모드전환이 이루어지게 된다.When the mode switching organization of the remote control transmitter is performed in the above connection state, the mode switching as shown in FIG. 5 is performed.

즉, 제 5 도에 상기 카운터 IC의 단자(10)의 신호가 "하이"상태로 상기 마스터 플립플롭의 셋단자(set)에 연결된 상태이며, 이때 클럭단자에 연결된 상기 리모콘 제어신호가 "로우"상태에서 "하이"상태로 변화하는 상승모서리변이(rising edge)를 가지면, 상기 마스터 플립플롭은 인에이블되어 중간출력(Y)가 "로우"상태에서 "하이"상태로 변하게 되지만, 상기 리모콘 제어신호의 반전된 상태가 클럭으로 입력되는 슬래이브 플립플롭은 디스에이블되어 최종출력(Q)에는 변화가 없다.That is, in FIG. 5, the signal of the terminal 10 of the counter IC is connected to the set terminal of the master flip-flop in a high state, and the remote control signal connected to the clock terminal is low. When the rising edge transitions from the state to the "high" state, the master flip-flop is enabled so that the intermediate output Y is changed from the "low" state to the "high" state, but the remote control signal The slave flip-flop in which the inverted state of is inputted to the clock is disabled so that the final output Q does not change.

또, 상기 리모콘 제어신호가 "하이"상태에서 "로우"상태로 변화하는 하강모서리변이(falling edge)를 가지면, 상기 마스터 플립플롭은 디스에이블되고, 슬래이브 플립플롭이 인에이블되어 전상황에서 전송되어 온 중간출력(Y)의 "하이"신호를 최종출력(Q)으로 전송하게 되어 랫치의 출력(Q)은 "하이"상태를 나타내게 된다.In addition, when the remote control signal has a falling edge that changes from a "high" state to a "low" state, the master flip-flop is disabled, and the slave flip-flop is enabled and transmitted in all situations. Since the "high" signal of the intermediate output Y, which has been received, is transmitted to the final output Q, the output Q of the latch indicates a "high" state.

그런데 상기 슬래이브 플립플롭의 정상출력(Q)는 상기 카운터 IC의 클리어단자(15)에 연결되어 있으므로 리모콘 제어신호가 랫치를 통하여 정확히 순차적으로 모드전환된다.However, since the normal output Q of the slave flip-flop is connected to the clear terminal 15 of the counter IC, the remote control signal is sequentially switched mode correctly through the latch.

이상에서 설명된 바와 같이 랫치, 즉 마스터 슬래이브 플립플롭을 사용한 본 발명은 오동작이 없이 정확한 동작이 보장되므로 리모콘을 조작하는 사용자에게 편리함을 주는 효과가 있다.As described above, the present invention using a latch, that is, a master slave flip-flop, has an effect of providing convenience to a user who operates a remote controller because accurate operation is guaranteed without malfunction.

Claims (1)

모드선택용신호인 리모콘 제어신호가 랫치의 마스터 플립플롭의 클럭단자 및 카운터 IC의 클럭단자(14)로 입력되고, 상기 제어신호의 반전된 신호가 상기 랫치의 슬래이브 플립플롭의 클럭단자로 입력되며, 상기 카운터 IC의 단자(10)의 출력이 상기 랫치의 마스터 플립플롭의 셋(set)단자로 입력되고, 그의 반전된 신호가 상기 랫치의 마스터 플립플롭의 리셋(reset)단자로 입력되며, 상기 랫치의 슬래이브 플립플롭의 정상출력(Q)단자로 입력되며, 상기 랫치의 슬래이브 플립플롭의 정상출력(Q)이 상기 카운터 IC의 클리어단자(15)로 입력되어서, 어떠한 주파수를 갖는 리모콘 제어신호가 카운터 IC의 클럭단자(14)로 입력되더라도 상기 랫치의 정확한 동작을 보장하여 순차적인 모드전환이 이루어지도록 한 것을 특징으로 하는 랫치를 이용한 리모콘 모드전환 방식.The remote control signal, which is a mode selection signal, is input to the clock terminal of the master flip-flop of the latch and the clock terminal 14 of the counter IC, and the inverted signal of the control signal is input to the clock terminal of the slave flip-flop of the latch. The output of the terminal 10 of the counter IC is input to the set terminal of the master flip-flop of the latch, and its inverted signal is input to the reset terminal of the master flip-flop of the latch. The latch is input to the normal output (Q) terminal of the slave flip-flop of the latch, the normal output (Q) of the slave flip-flop of the latch is input to the clear terminal 15 of the counter IC, the remote control having a certain frequency Even if a control signal is input to the clock terminal 14 of the counter IC, the remote control mode switching using the latch is characterized in that sequential mode switching is performed by ensuring the correct operation of the latch. Expression.
KR1019890019047A 1989-12-20 1989-12-20 Remocon mode conversion method using latch KR920004590B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019047A KR920004590B1 (en) 1989-12-20 1989-12-20 Remocon mode conversion method using latch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019047A KR920004590B1 (en) 1989-12-20 1989-12-20 Remocon mode conversion method using latch

Publications (2)

Publication Number Publication Date
KR910013705A KR910013705A (en) 1991-08-08
KR920004590B1 true KR920004590B1 (en) 1992-06-11

Family

ID=19293238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019047A KR920004590B1 (en) 1989-12-20 1989-12-20 Remocon mode conversion method using latch

Country Status (1)

Country Link
KR (1) KR920004590B1 (en)

Also Published As

Publication number Publication date
KR910013705A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
US4497060A (en) Self-clocking binary receiver
US5280539A (en) Synchronous circuit for serial input signal
JPS6347038B2 (en)
KR870011522A (en) Clock control circuit
KR920004590B1 (en) Remocon mode conversion method using latch
US5194768A (en) Apparatus for filtering noise from a periodic signal
JPH0532940B2 (en)
JPH0625845B2 (en) Camera remote control device
US4558457A (en) Counter circuit having improved output response
US4175241A (en) Master-slave flip-flop circuit
KR0128399Y1 (en) Synchronization apparatus of monitor
JPH0548440A (en) Semiconductor integrated circuit
SU1534437A1 (en) On-off pulsed dc voltage stabilizer
KR880000811Y1 (en) Synchronizing signal polarity automatic processing apparatus
KR920004930B1 (en) Equipment to increase secret code with timing sequence
JPH02125515A (en) Clock generating circuit
SU788360A1 (en) Pulse shaper
JP3017993B1 (en) Electronic tuner
JP2666479B2 (en) Clock switching circuit and clock switching method
JPS5912826Y2 (en) oscillator
JPS58125160A (en) Microcomputer control circuit
JPS589380Y2 (en) Channel selection device
JP2787389B2 (en) Serial data transmission system
JPH0681060B2 (en) Control signal generation circuit
JPH01269313A (en) Pulse generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee