KR920003372B1

KR920003372B1 - Progressive scanning converting inter polator

Info

Publication number: KR920003372B1
Application number: KR1019890013403A
Authority: KR
Inventors: 김성찬; 강임수; 문병준
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1989-09-18
Filing date: 1989-09-18
Publication date: 1992-04-30
Also published as: KR910007358A

Abstract

The interpolator for compressing the field data prior to an inter- field without data storing to extend the compressed data upon sequential scanning to reduce the size of memory and to obtain a high image quality, comprises a divider (1) for dividing a digital luminance input signal (Y) by two sections of bits and a delay unit (2) for delaying the luminance signal. A data variation detection unit (3) includes a delay part (A), a comparator (B) and a selector (C) and detects the variation of the bisected data in inter-field. An interpolating unit (6) includes a register (G), a delay part (H), a comparator (I), a selector (J) and an output prt (K) and reads the compressed data stored in a field memory (4).

Description

Sequential Scan Interpolator

제1도는 본 발명 내삽기가 적용된 순차주사변환시스템의 개략적인 블록구성도.1 is a schematic block diagram of a sequential scan conversion system to which the present invention interpolator is applied.

제2도는 본 발명 내삽기의 상세한 구성도이다.2 is a detailed block diagram of the interpolator of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 2분기 2 : 지연기1: 2nd quarter 2: Delay

3 : 데이터변화검출부 4 : 피일드메모리부3: Data change detection part 4: Feed memory part

5 : 메모리제어부 6 : 내삽부5: memory control unit 6: interpolation unit

7 : 순차주사변환내삽기 8 : 배속변환부7: Sequential Scan Conversion Interpolator 8: Double Speed Conversion

E : 라인메모리 F : 멀티플렉서E: Line Memory F: Multiplexer

본 발명은 TV 시스템에 있어서의 순차주사변환시스템에 관한 것으로서, 특히 인터피일드(Inter-Field)이전피일드의 데이터를 저장하지 않고 압축하고 순차주사시 확장함으로써 사용메모리의 용량을 256K 비트 정도로 줄일 수 있으면서 양호한 화질을 얻을 수 있게 해주는 데이터의 압축을 이용한 순차주사변환내삽기(Interpolator)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sequential scan conversion system in a TV system, and in particular, compresses without storing inter-field transfer feed data and expands in sequential scanning, thereby reducing the capacity of the used memory by 256K bits. The present invention relates to a sequential scanning transform interpolator using compression of data that allows a good image quality while being able to obtain good image quality.

일반적으로 TV 시스템에 있어서 화질상의 문제점들은 영상신호의 휘도성분 및 색성분을 분리하는 과정에서의 크로스루미넌스(Cross Luminance) 및 칼라(Color) 현상을 들 수가 있고, 비월주사방식에서 유기되는 플리커(Flicker) 현상에 의한 수직 해상도의 저하등을 들 수 있는바, 이와같은 문제점들을 해결하기 위한 방법으로 비월주사방식을 더블스캐닝(Double-Scanning)으로 순차주사변환 시키는 방법이 제안되어 있는데, 그 중 인터라피일드(Inter-Field)형의 순차주사변환은 인접한 두 수평주사선의평균으로 내삽하는 것으로서, 이는 정지화면에 대한 화질불량의 문제점이 있어서 실질적으로는 순차주사에 의한 화질개선이 미흡하다고하는 결점이 있었고, 또 다른 순차주사변환방법인 인터피일드(Inter-Field)형의 적응형 순차주사변환은 동작의 정도에 따른 인터피일드 및 인터라피일드를 절충한 방식으로 화질의 평가면에서 양호하여 호평을 받지만 사용하는 메모리가 대용량(인터피일드인 경우 약 2M 비트)이어야 하기 때문에 이를 디지탈 TV에 적용하는 것은 곤란하므로 디지탈 TV의 상품화에 커다란 장해요인이 될 뿐만 아니라 이 순차주사변환 또한 동작적응하는 정지동작에서의 화질이 불량하다고하는 약간의 결점을 포함하고 있었다.In general, problems in image quality in a TV system include a cross luminance and a color phenomenon in a process of separating luminance and color components of a video signal, and flicker caused by interlaced scanning. In order to solve these problems, a method of sequentially converting interlaced scanning to double-scanning has been proposed. The sequential scan transformation of the (Inter-Field) type is interpolated by an average of two adjacent horizontal scan lines, which has a drawback that the image quality improvement due to sequential scanning is practically insufficient due to a problem of poor image quality for still images. Another sequential scan conversion method, the inter-field adaptive sequential scan conversion, has an inter-file according to the degree of motion. And it is well received in the evaluation of the image quality by the inter-rapid compromise method, but it is difficult to apply it to digital TV because the memory used must be large capacity (about 2M bit in the case of inter-feed). In addition to being a major obstacle, the sequential scanning transformation also included some drawbacks of poor image quality in motion-adapted stop motions.

본 발명은 상기한 실정을 감안하여 종래 순차주사변환에서의 문제점을 해결하고자 발명된 것으로서, 인터피일드 및 인터라피일드의 동작적응 순차주사변환은 하되, 인터피일드 이전 피일드의 데이터를 저장하지 않고 압축하여 순차주사시 확장함으로써 사용메모리의 용량을 256K비트 정도로 줄일 수 있으면서 양호한 화질을 얻을 수 있도록 하는 순차변환내삽기를 제공함에 그 목적이 있다.The present invention has been invented to solve the problems of the conventional sequential scanning conversion in view of the above situation, the operation of the inter-feed and inter-rapid sequential scanning conversion, but does not store the data of the feed before the inter-feed It is an object of the present invention to provide a sequential conversion interpolator that can obtain a good image quality while reducing the capacity of the used memory by compressing and expanding during sequential scanning.

이하 본 발명의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.Hereinafter, the configuration, operation, and effects of the present invention will be described in detail with reference to the accompanying drawings.

상기한 목적을 달성하기 위한 본 발명 순차주사변환내삽기는 입력되는 디지탈 휘도신호(Y)의 n 비트데이터를 두범위의 비트로 분할하는 2분기(1)와 ; 상기 휘도신호(Y)를 지연시키는 지연기(2) ; 지연기(A)와 비교기(B) 및 선택기(C)로 구성되어 반분된 데이터의 인터라피일드내 변화를 검출하는 데이터변화검출부(3) ; 이 데이터변화검출부(3)에서 검출선택된 데이터를 메모리하는 피일드메모리부(4) ; 이 피일드메모리부(4)를 제어하는 메모리제어부(5) 및 ; 레지스터(G)와 지연기(H), 비교기(I), 선택기(J) 및 출력부(K)로 구성되어 상기 피일드메모리부(4)에 저장된 압축데이터를 독출하는 내삽부(6)를 구비한 구성을 갖는다.The sequential scanning conversion interpolator for achieving the above object comprises: a second branch (1) for dividing n-bit data of an input digital luminance signal (Y) into two ranges of bits; A delay unit 2 for delaying the luminance signal Y; A data change detection section (3) comprising a delay unit (A), a comparator (B), and a selector (C) to detect a change in the interrapidal of the data divided in half; A feed memory unit 4 for storing the data selected and detected by the data change detection unit 3; A memory control unit 5 for controlling the feed memory unit 4; An interpolation part 6 composed of a register G, a delayer H, a comparator I, a selector J and an output part K for reading compressed data stored in the feed memory part 4; It has a configuration provided with.

미설명 부호 7은 본 발명 순차주사변환내삽기를 나타낸다.Reference numeral 7 denotes a sequential scan conversion interpolator of the present invention.

제2도는 본 발명 내삽기의 상세한 구성도로서, 비디오신호중 n 비트의 디지탈신호인 휘도 신호(Y)가 본 발명 순차주사변환내삽기(7)에 있는 2분기(1)와 지연기(2)로 인가되면, 2분기(1)는 입력되는 n 비트의 휘도신호(Y)를 두가지 범위의 비트로 분할하여(예컨대 8비트의 휘도신호인 경우 상하위 각 4비트씩) a신호로서 데이터변화검출부(3)의 지연기(A)와 비교기(B) 및 선택기(C)로 출력함과 더불어 내삽부(6)에 있는 선택기(J)로도 출력하게 되며, 지연기(2)는 입력되는 휘도신호(Y)를 지연시켜 b신호로서 출력하게 된다. 그러면 지연기(A)는 입력되는 a신호를 지연시켜 비교기(B)로 출력하게되고, 비교기(B)는 지연기(A)를 통해 입력되는 신호와 a신호를 비교하여 그에 따른 출력신호를 선택기(C)로 출력한다. 따라서 상하위 두범위의 비트로 반분된 휘도신호(Y)인 데이터의 인터라피일드내 변화에 따라 선택기(C)가 상하 두범위의 비트중 하나를 선택하여 피일드메모리부(4)로 출력하게 되는바, 예컨대 데이터의 변화가 심할 경우에는 반분된 상위 비트만을 선택하고, 변화가 심하지 않을 경우는 반분된 하위 비트만을 선택하여 피일드메모리부(4)로 출력하게 된다.2 is a detailed block diagram of the interpolator of the present invention, in which a luminance signal Y, which is an n-bit digital signal of a video signal, has a second branch 1 and a delay unit 2 in the sequential scanning conversion interpolator 7 of the present invention. Is applied, the second branch 1 divides the input n-bit luminance signal Y into two ranges of bits (for example, 4 bits each up and down in the case of an 8-bit luminance signal) as a a data change detection section 3 In addition to the delay (A) and the comparator (B) and the selector (C) of the output, the output is also output to the selector (J) in the interpolation section (6), the delay unit (2) is input luminance signal (Y) ) Is output as a b signal. Then, the delayer A delays the input signal a and outputs it to the comparator B. The comparator B compares the signal inputted through the delayer A with the signal a and selects the output signal accordingly. Output to (C). Therefore, the selector C selects one of the bits of the upper and lower two ranges and outputs it to the feed memory unit 4 in accordance with the change in the interrapid data of the luminance signal Y divided into two bits of the upper and lower ranges. For example, when the change of data is severe, only the upper half of the bit is selected, and when the change is not severe, only the half of the lower half is selected and output to the dead memory unit 4.

그에 따라 피일드메모리부(4)는 메모리제어부(5)의 제어를 받아 상기 선택기(C)에서 선택된 데이터를 저장하게 된다. 결국 인터라피일드내의 데이터의 변화 즉, 화질의 변동에 따라 휘도신호(Y)의 데이터가 상하 두범위의 비트로 나누어져 피일드메모리부(4)에 저장된다.Accordingly, the feed memory unit 4 stores the data selected by the selector C under the control of the memory controller 5. As a result, the data of the luminance signal Y is divided into two upper and lower bits according to a change in data in the interrapid, that is, a change in image quality, and is stored in the dead memory unit 4.

이와같이 피일드메모리부(4)에 저장된 데이터는 내삽부(6)에서 독출되게 되는데, 이 내삽부(6)의 동작을 설명하면 다음과 같다.In this way, the data stored in the feed memory unit 4 is read out from the interpolation unit 6. The operation of the interpolation unit 6 will be described as follows.

피일드메모리부(4)에 저장된 데이터는 내삽부(6)에 있는 선택기(J)로 인가됨과 더불어 레지스터(G)로도 인가되어 레지스터(G)는 입력되는 데이터를 일시기억하게 된다. 이때 레지스터(G)는 상위비트레지스터 및 하위비트레지스터 둘로 이루어져 있어서, 상위비트레지스터에 일시기억된 데이터는 상위비트의 새로운 데이터가 입력될때까지 호울드되며, 이때에는 하위비트레지스터에 일시기억된 하위비트의 데이터가 출력된다. 한편 상위비트레지스터로 변화된 새로운 상위비트의 데이터가 입력될때에는 하위비트레지스터에서 출력되는 하위비트의 데이터는 0로 된다. 이렇게 레지스터(G)에서 출력되는 데이터는 지연기(H)를 통해 지연되어 비교기(I)로 인가되며, 이 비교기(I)는 지연기(H)로부터 입력되는 지연된 데이터와 상기 레지스터(G)의 출력데이터를 비교하여 비교결과에 따른 출력데이터를 선택기(J)로 출력하게 된다. 그러면 선택기(J)는 입력되는 피일드메모리(4)의 출력데이터와 비교기(I)의 출력데이터 및 2분기(1)의 출력인 a신호중 하나를 선택하여 출력부(K)로 출력하게 되고, 출력부(K)에서는 입력되는 선택기(J)와 레지스터(G)의 출력데이터을 조합하여 원래의 n 비트데이터로 환원시켜 d신호로서 출력하게 된다.The data stored in the feed memory section 4 is applied to the selector J in the interpolation section 6 and also to the register G so that the register G temporarily stores the input data. At this time, the register G is composed of two upper bit registers and a lower bit register. Thus, data temporarily stored in the upper bit register is called until new data of the upper bit is input, and in this case, the lower bit temporarily stored in the lower bit register. Data is output. On the other hand, when the new upper bit data that is changed into the upper bit register is input, the lower bit data output from the lower bit register is zero. The data output from the register G is delayed through the delay unit H and applied to the comparator I. The comparator I of the delayed data input from the delay unit H and the register G The output data is compared and the output data according to the comparison result is output to the selector (J). Then, the selector J selects one of the output data of the input memory 4, the output data of the comparator I, and the a signal that is the output of the second branch 1, and outputs it to the output unit K. The output unit K combines the input data of the selector J and the register G, which is input, is reduced to the original n-bit data and output as a d signal.

요약하면, 예컨대 8비트의 휘도신호(Y)는 2분기(1)와 데이터변화검출부(3)를 거쳐 인터라피일드내의 데이터변화에 따라 상위 4비트와 하위 4비트로 분할 압축되어 피일드메모리부(4)에 저장되고, 이 피일드메모리부(4)에 저장된 압축데이터는 내삽부(6)를 통해 원래의 8비트의 휘도신호(Y)로 확대되어 즉, 내삽된 기존의 휘도신호(Y)인 d신호로서 출력된다.In summary, for example, the 8-bit luminance signal Y is divided into upper 4 bits and lower 4 bits according to the data change in the interrapid through the second branch 1 and the data change detection unit 3, and then the combined memory unit ( The compressed data stored in 4) and stored in the feed memory section 4 are enlarged into the original 8-bit luminance signal Y through the interpolation section 6, that is, the existing luminance signal Y interpolated. It is output as a d signal.

여기서 상기 지연기(2)의 b신호와 출력부(K)의 d신호는 라인메모리(E)와 제어기 및 멀티플렉서(F)로 구성된 배속변환부(8)로 인가되는데, 이 배속변환부(8)는 기존의휘도신호(Y)사이에 내삽된 휘도신호(Y)인 d신호를 보간해 주는 작용을 하게 된다.Here, the b signal of the delayer 2 and the d signal of the output unit K are applied to a double speed conversion unit 8 including a line memory E, a controller, and a multiplexer F. ) Interpolates the d signal, which is the luminance signal Y interpolated between the existing luminance signals Y.

상기한 바와같이 작용하는 본 발명은 인터피일드 이전피일드의 데이터를 압축하고 순차주사시 원래대로 확장함으로써 디지탈 TV에 있어서 동작적응형 순차주사변환부위의 메모리용량을 대폭(약 2M비트를 256K 비트로) 줄일 수 있을 뿐만 아니라 정지동작에서도 우수한 화질을 얻을 수 있는 장점이 있다.The present invention, which works as described above, greatly compresses the data of the inter-feed before feed and extends it as it is during sequential scanning, thereby significantly reducing the memory capacity of the adaptive sequential scanning conversion portion in digital TV (about 2M bits to 256K bits). Not only can it reduce, it also has the advantage of getting excellent image quality even in stop motion.

Claims

A second branch 1 for dividing n-bit data of the input digital luminance signal Y into two ranges of bits; A delay unit 2 for delaying the luminance signal Y; A data change detection section (3) comprising a delay unit (A), a comparator (B), and a selector (C) to detect a change in the interrapidal of the data divided in half; A feed memory unit 4 for storing the data selected and detected by the data change detection unit 3; A memory control unit 95 for controlling the feed memory unit 4; An interpolation part 6 composed of a register G, a delayer H, a comparator I, a selector J and an output part K for reading compressed data stored in the feed memory part 4; A sequential scan conversion interpolator.